CN109994468A - 半导体超结功率器件 - Google Patents

半导体超结功率器件 Download PDF

Info

Publication number
CN109994468A
CN109994468A CN201711481167.4A CN201711481167A CN109994468A CN 109994468 A CN109994468 A CN 109994468A CN 201711481167 A CN201711481167 A CN 201711481167A CN 109994468 A CN109994468 A CN 109994468A
Authority
CN
China
Prior art keywords
power device
shaped
semiconductor
type
super junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711481167.4A
Other languages
English (en)
Other versions
CN109994468B (zh
Inventor
刘磊
刘伟
龚轶
袁愿林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Dongwei Semiconductor Co.,Ltd.
Original Assignee
Suzhou Dongwei Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Dongwei Semiconductor Co Ltd filed Critical Suzhou Dongwei Semiconductor Co Ltd
Priority to CN201711481167.4A priority Critical patent/CN109994468B/zh
Priority to KR1020207004987A priority patent/KR102246501B1/ko
Priority to JP2019571990A priority patent/JP6990890B2/ja
Priority to PCT/CN2018/117414 priority patent/WO2019128587A1/zh
Priority to US16/645,016 priority patent/US11189698B2/en
Publication of CN109994468A publication Critical patent/CN109994468A/zh
Application granted granted Critical
Publication of CN109994468B publication Critical patent/CN109994468B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于半导体功率器件技术领域，具体公开了一种半导体超结功率器件，包括半导体衬底，在所述半导体衬底上形成有MOSFET单元和IGBT单元，IGBT单元的p型集电极区与MOSFET单元的n型漏区连接形成pn结结构，该pn结结构具有比较大的隧穿电流，因此IGBT单元的p型集电极区与MOSFET单元的n型漏区在电学上接近于短接。本发明的一种半导体超结功率器件能够实现电子和空穴双载流子导电，提高半导体超结功率器件的输出电流密度。

Description

半导体超结功率器件
技术领域
本发明属于半导体功率器件技术领域，特别是涉及一种具有电子和空穴双载流子导电的半导体超结功率器件。
背景技术
现有技术的一种半导体超结功率器件的剖面结构如图1所示，包括半导体衬底底部的漏区50，漏区50通过漏极接触金属层58接漏极；位于半导体衬底顶部的源区53和体区52，源区53和体区52通过源极接触金属层57接源极；位于漏区50和体区52之间的漂移区51，柱状掺杂区59与漂移区51之间形成pn结结构，体区52位于源区53和漂移区51之间，位于体区52内且介于源区53和漂移区51之间的电流沟道，以及控制所述电流沟道开启和关断的栅极结构，栅极结构包括栅介质层54和栅极55。现有技术的半导体超结功率器件在开启时是在源区53与漏区50之间形成电子载流子电流，这种单一载流子的输出电流密度难以再持续增加。随着半导体集成电路技术的不断发展，如何进一步提高半导体超结功率器件的输出电流密度，已成为本领域技术人员亟需解决的问题。
发明内容
有鉴于此，本发明的目的是提供一种半导体超结功率器件，以解决现有技术中如何进一步提高半导体超结功率器件的输出电流密度的技术问题。
为达到本发明的上述目的，本发明提供了一种半导体超结功率器件，包括：
半导体衬底；
在所述半导体衬底上形成的至少一个MOSFET单元，所述MOSFET单元包括：n型源区和p型体区，所述n型源区和所述p型体区从所述半导体衬底的顶部引出接源极；n型漏区，所述n型漏区从所述半导体衬底的底部引出接漏极；位于所述n型漏区和所述p型体区之间的n型漂移区；位于所述半导体衬底中的至少一个p型柱状掺杂区，所述p型柱状掺杂区与所述n型漂移区之间形成pn结结构；位于所述p型体区内且介于所述n型源区和所述n型漂移区之间的电流沟道；控制所述电流沟道开启和关断的栅极结构；
位于所述半导体衬底中且位于所述n型漏区之上的至少一个p型集电极区，所述p型集电极区与所述n型漏区连接形成pn结结构，所述p型集电极区、所述n型漂移区、所述p型体区、所述n型源区与所述栅极结构之间形成IGBT单元。
可选的，所述p型柱状掺杂区位于所述p型体区下方并与所述p型体区连接。
可选的，所述p型集电极区为位于所述n型漏区之上的多晶硅导电柱。
可选的，所述p型集电极区环绕包围所述MOSFET单元，或者所述p型集电极区位于所述MOSFET单元的一侧或者两侧。
可选的，所述集电极与所述漏极电性连接。
可选的，所述半导体衬底内设有栅极沟槽，所述栅极结构设于所述栅极沟槽中，所述栅极结构包括栅介质层和控制栅极。
可选的，所述栅极结构还包括绝缘介质层和屏蔽栅极。
可选的，所述控制栅极设于所述栅极沟槽的上部两侧，所述屏蔽栅极由所述绝缘介质层与所述控制栅极和所述n型漂移区隔离。
可选的，所述p型集电极区和所述MOSFET单元之间设有分压结构。
可选的，所述分压结构为场板或者为场限环，或者用来电荷匹配的交替排布的p柱和n柱，或者为填充有多晶硅的沟槽结构。
本发明提供的一种半导体功率器件，在半导体衬底中形成有MOSFET单元和p型集电极区，该p型集电极区与MOSFET单元的n型漏区连接形成pn结结构，同时，p型集电极区、n型漂移区、p型体区、n型源区和栅极结构之间形成横向的绝缘栅场效应晶体管(InsulatedGate Bipolar Transistor，IGBT)单元。IGBT单元的p型集电极区与MOSFET单元的n型漏区形成的pn结结构由高浓度掺杂的p型掺杂和高浓度掺杂的n型掺杂形成，因此该pn结结构会有较大的隧穿电流，从而IGBT单元的p型集电极区与MOSFET单元的n型漏区在电学上接近于短接。本发明的一种半导体功率器件在开启时，当漏极电压达到一定值时，在MOSFET单元中形成电子载流子电流，在IGBT单元中形成电子载流子和空穴载流子双载流子电流，从而本发明的一种半导体功率器件能够实现电子载流子和空穴载流子双载流子电流，这能够大幅提高半导体功率器件的输出电流密度。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是现有技术的一种半导体超结功率器件的一个实施例的剖面结构示意图；
图2是本发明提供的一种半导体超结功率器件的第一个实施例的剖面结构示意图；
图3是本发明提供的一种半导体超结功率器件与现有技术的半导体超结功率器件的输出电流曲线对比示意图；
图4是本发明提供的一种半导体超结功率器件的第二个实施例的剖面结构示意图；
图5是本发明提供的一种半导体超结功率器件的第三个实施例的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
应当理解，本发明所使用的诸如“具有”、“包含”以及“包括”等术语并不配出一个或多个其它元件或其组合的存在或添加。同时，为清楚地说明本发明的具体实施方式，说明书附图中所列示意图，放大了本发明所述的层和区域的厚度，且所列图形大小并不代表实际尺寸；说明书附图是示意性的，不应限定本发明的范围。说明书中所列实施例不应仅限于说明书附图中所示区域的特定形状，而是包括所得到的形状如制备引起的偏差等。
图2是本发明提供的一种半导体超结功率器件的第一个实施例的剖面结构示意图。如图2所示，本发明实施列提供的一种半导体超结功率器件包括一个半导体衬底100；在半导体衬底100上形成的至少一个MOSFET单元(示例性的框出了一个MOSFET单元301)，MOSFET单元包括n型源区23和p型体区22，n型源区23和p型体区22从半导体衬底100的顶部通过源极接触金属层41引出接源极；n型漏区20，n型漏区20从半导体衬底100的底部通过漏极接触金属层43引出接漏极；位于n型漏区20和p型体区22之间的n型漂移区21；位于半导体衬底100中的至少一个p型柱状掺杂区29，p型柱状掺杂区29与n型漂移区21之间形成pn结结构；位于p型体区22内且介于n型源区23和n型漂移区21之间的电流沟道，以及控制所述电流沟道开启和关断的栅极结构，该栅极结构包括栅介质层24和控制栅极25。
图2中，p型柱状掺杂区29位于p型体区22的下方并与p型体区22接触连接。
半导体超结功率器件通常有多个MOSFET单元和多个p型柱状掺杂区29，MOSFET单元的具体数量根据具体产品的要求来设定，p型柱状掺杂区29的数量可以等于、大于或小于半导体超结功率器件中的体区22的数量。在半导体超结功率器件中，位于漏区和体区之间的多个p型柱状掺杂区29与n型漂移区21之间形成交替排列的pn结结构。
控制栅极25通过栅极接触金属层接栅极，但是基于剖面的位置关系，栅极接触金属层在图2中未被示出，层间绝缘层40用于将栅极接触金属层和源极接触金属层41之间隔离，层间绝缘层40通常为硅玻璃、硼磷硅玻璃或磷硅玻璃等材料。
电流沟道是半导体超结功率器件中当对栅极施加电压时在半导体表面形成的积累层及反型层，在本发明实施列附图中，半导体超结功率器件中的电流沟道结构未被示出。
位于半导体衬底100中且位于n型漏区20之上的至少一个p型集电极区10，p型集电极区10与n型漏区20连接形成pn结结构，p型集电极区10、n型漂移区21、p型体区22、n型源区23和栅极结构之间形成横向的IGBT单元(示例性的示出了一个IGBT结构302)。
为了方便展示，图2中仅示例性的示出了一个p型集电极区10结构，可选的，p型集电极区10可以为位于n型漏区20之上的p型多晶硅导电柱。
IGBT单元的p型集电极区10为高掺杂浓度的p型掺杂，MOSFET单元的n型漏区20为高掺杂浓度的n型掺杂，因此由p型集电极区10与n型漏区20形成的pn结结构会有较大的隧穿电流，从而当该pn结结构发生隧穿后，IGBT单元的p型集电极区10与MOSFET单元的n型漏区20在电学上接近于短接。
从图2所示结构的俯视角度上，p型集电极区10可以环绕包围MOSFET单元，或者，p型集电极区10也可以位于MOSFET单元的一侧或者两侧，本发明实施例附图中不再具体展示该俯视结构。
图2所示的本发明的一种半导体超结功率器件中，在p型体区22内形成有一个接触凹槽，使得接触金属层形成在所述接触凹槽中，用以降低接触电阻。可选的，也可以在p型体区22内形成一个高掺杂浓度的接触区用以降低接触电阻，在本发明实施例附图中不再具体展示该接触金属层的接触结构。
本发明的一种半导体超结功率器件在开启时，首先在MOSFET单元中形成电子载流子电流101，当漏极电压达到一定值后，由p型集电极区10与n型漏区20形成的pn结结发生隧穿，p型集电极区10与n型漏区20在电学上接近于短接，因此相当于漏极电压施加在p型集电极区10上，当IGBT单元开启后，在IGBT单元中形成空穴载流子和电子载流子电流102，从而本发明的半导体超结功率器件能够实现电子载流子和空穴载流子双载流子导电，进而能够提高半导体超结功率器件的输出电流密度。
图3是本发明提供的一种半导体超结功率器件与现有技术的半导体超结功率器件的输出电流曲线对比示意图。如图3所示，现有技术的半导体超结功率器件在开启后，输出电流与漏极电压的关系是线性的。本发明的半导体超结功率器件，当漏极电压较小时，由p型集电极区和n型漏区形成的pn结结构反偏，IGBT单元不工作，此时本发明的半导体超结功率器件的输出电流与现有技术的半导体超结功率器件中的输出电流相同，但是当漏极电压达到一定值后，由p型集电极区和n型漏区形成的pn结结构发生隧穿，使得p型集电极区和n型漏区等电位，当IGBT单元开始工作后向半导体超结功率器件内部注入空穴，使得半导体功率器件输出电流明显增大。
为了提高p型集电极区10和MOSFET单元的n型源区23之间的耐压，可以适当拉大p型集电极区10和MOSFET单元之间的距离，或者可以在p型集电极区10和MOSFET单元之间加入分压结构，该分压结构可以是场板、场限环、用来电荷匹配的交替排布的p柱和n柱、或者是填充有多晶硅的沟槽结构，这些分压结构是业内成熟的提高半导体超结功率器件耐压的常用结构，其中场板、场限环、或者用来电荷匹配的交替排布的p柱和n柱、或者填充有多晶硅的沟槽结构的具体数量依据产品具体要求来设定。图4是本发明的一种半导体超结功率器件的第二个实施例的剖面结构图，图4所示的本发明的一种半导体超结功率器件是在图2所示的一种半导体超结功率器件的基础上，在MOSFET单元和p型集电极区10之间设置一个填充有多晶硅的沟槽结构69的分压结构的一个实施例，图中4中仅示例性的示出一个填充有多晶硅的沟槽结构69。填充有多晶硅的沟槽结构69可以通过与p型柱状掺杂区29相同的工艺步骤同步形成，其数量依据具体产品要求来设定。
图2所示的本发明的一种半导体超结功率器件的实施例中，栅极结构采用了平面栅结构，本发明的一种半导体超结功率器件的栅极结构还可以采用沟槽栅结构。当栅极结构为平面型栅极结构时，栅极结构位于半导体衬底之上，如图2和图4所示；当栅极结构为沟槽型栅极结构时，栅极结构位于半导体衬底中，如图5所示。图5是本发明的一种半导体超结功率器件的栅极结构采用沟槽栅结构的一个实施例，为了方便展示和说明，图5中没有展示本发明的一种半导体超结功率器件中的接触金属层结构和层间绝缘层结构。如图5所示，本发明的一种半导体功率器件包括：位于半导体衬底底部的n型漏区20；位于半导体衬底顶部的n型源区23和p型体区22；位于n型漏区20和p型体区22之间的n型漂移区21；位于半导体衬底中的多个p型柱状掺杂区29，p型柱状掺杂区29与n型漂移区21之间形成交替排列的pn结结构；位于p型体区22内且介于n型源区23和n型漂移区21之间的电流沟道，以及控制所述电流沟道开启和关断的栅极结构，该栅极结构位于凹陷在半导体衬底中的一个栅极沟槽中，栅极结构包括栅介质层34、控制栅极35、绝缘介质层36和屏蔽栅极37。
控制栅极35设于栅极沟槽的上部两侧，屏蔽栅极37由绝缘介质层36与控制栅极35和n型漂移区21隔离。
p型柱状掺杂区29可以不与p型体区22连接，p型柱状掺杂区29的数量可以等于、小于或大于p型体区22的数量。
控制栅极35通过外接栅极电压来控制位于p型体区22内且介于n型源区23和n型漂移区21之间的电流沟道的开启和关断。
屏蔽栅极37可以与n型源区23电性连接并接源极电压，从而屏蔽栅极37通过源极电压在n型漂移区21内形成横向电场，起到降低导通电阻和提高耐压的作用。
位于半导体衬底中且位于n型漏区20之上的至少一个p型集电极区10，p型集电极区10与n型漏区20连接形成pn结结构，p型集电极区10、n型漂移区21、p型体区22、n型源区23和栅极结构之间形成横向的IGBT单元。
以上具体实施方式及实施例是对本发明提出的一种半导体超结功率器件技术思想的具体支持，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在本技术方案基础上所做的任何等同变化或等效的改动，均仍属于本发明技术方案保护的范围。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。

Claims (10)

1.一种半导体超结功率器件，其特征在于，包括：
半导体衬底；
在所述半导体衬底上形成的至少一个MOSFET单元，所述MOSFET单元包括：n型源区和p型体区，所述n型源区和所述p型体区从所述半导体衬底的顶部引出接源极；n型漏区，所述n型漏区从所述半导体衬底的底部引出接漏极；位于所述n型漏区和所述p型体区之间的n型漂移区；位于所述半导体衬底中的至少一个p型柱状掺杂区，所述p型柱状掺杂区与所述n型漂移区之间形成pn结结构；位于所述p型体区内且介于所述n型源区和所述n型漂移区之间的电流沟道；控制所述电流沟道开启和关断的栅极结构；
位于所述半导体衬底中且位于所述n型漏区之上的至少一个p型集电极区，所述p型集电极区与所述n型漏区连接形成pn结结构，所述p型集电极区、所述n型漂移区、所述p型体区、所述n型源区与所述栅极结构之间形成IGBT单元。
2.如权利要求1所述的一种半导体超结功率器件，其特征在于，所述p型柱状掺杂区位于所述p型体区下方并与所述p型体区连接。
3.如权利要求1所述的一种半导体超结功率器件，其特征在于，所述p型集电极区为位于所述n型漏区之上的多晶硅导电柱。
4.如权利要求1所述的一种半导体超结功率器件，其特征在于，所述p型集电极区环绕包围所述MOSFET单元，或者所述p型集电极区位于所述MOSFET单元的一侧或者两侧。
5.如权利要求1所述的一种半导体超结功率器件，其特征在于，所述集电极与所述漏极电性连接。
6.如权利要求1所述的一种半导体超结功率器件，其特征在于，所述半导体衬底中设有栅极沟槽，所述栅极结构设于所述栅极沟槽中，所述栅极结构包括栅介质层和控制栅极。
7.如权利要求6所述的一种半导体超结功率器件，其特征在于，所述栅极结构还包括绝缘介质层和屏蔽栅极。
8.如权利要求7所述的一种半导体超结功率器件，其特征在于，所述控制栅极设于所述栅极沟槽的上部两侧，所述屏蔽栅极由所述绝缘介质层与所述控制栅极和所述n型漂移区隔离。
9.如权利要求1所述的一种半导体超结功率器件，其特征在于，所述p型集电极区和所述MOSFET单元之间设有分压结构。
10.如权利要求9所述的一种半导体超结功率器件，其特征在于，所述分压结构为场板，或者用来电荷匹配的交替排布的p柱和n柱，或者为场限环或者为填充有多晶硅的沟槽结构。
CN201711481167.4A 2017-12-29 2017-12-29 半导体超结功率器件 Active CN109994468B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201711481167.4A CN109994468B (zh) 2017-12-29 2017-12-29 半导体超结功率器件
KR1020207004987A KR102246501B1 (ko) 2017-12-29 2018-11-26 반도체 전력 소자
JP2019571990A JP6990890B2 (ja) 2017-12-29 2018-11-26 半導体パワーデバイス
PCT/CN2018/117414 WO2019128587A1 (zh) 2017-12-29 2018-11-26 半导体功率器件
US16/645,016 US11189698B2 (en) 2017-12-29 2018-11-26 Semiconductor power device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711481167.4A CN109994468B (zh) 2017-12-29 2017-12-29 半导体超结功率器件

Publications (2)

Publication Number Publication Date
CN109994468A true CN109994468A (zh) 2019-07-09
CN109994468B CN109994468B (zh) 2020-11-17

Family

ID=67109198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711481167.4A Active CN109994468B (zh) 2017-12-29 2017-12-29 半导体超结功率器件

Country Status (1)

Country Link
CN (1) CN109994468B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140678A (en) * 1995-06-02 2000-10-31 Siliconix Incorporated Trench-gated power MOSFET with protective diode
CN102054774A (zh) * 2009-10-28 2011-05-11 无锡华润上华半导体有限公司 Vdmos晶体管兼容ldmos晶体管及其制作方法
CN102487078A (zh) * 2010-12-06 2012-06-06 无锡华润上华半导体有限公司 绝缘栅双极型功率管及其制造方法
CN102856385A (zh) * 2012-08-29 2013-01-02 成都瑞芯电子有限公司 一种具有沟槽源极场板的Trench MOSFET晶体管及其制备方法
CN103579231A (zh) * 2012-07-26 2014-02-12 无锡维赛半导体有限公司 半导体功率器件
CN103579230A (zh) * 2012-07-26 2014-02-12 无锡维赛半导体有限公司 半导体功率器件
US20170221989A1 (en) * 2016-01-29 2017-08-03 Infineon Technologies Austria Ag Semiconductor Device with Superjunction Structure and Transistor Cells in a Transition Region Along a Transistor Cell Region

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140678A (en) * 1995-06-02 2000-10-31 Siliconix Incorporated Trench-gated power MOSFET with protective diode
CN102054774A (zh) * 2009-10-28 2011-05-11 无锡华润上华半导体有限公司 Vdmos晶体管兼容ldmos晶体管及其制作方法
CN102487078A (zh) * 2010-12-06 2012-06-06 无锡华润上华半导体有限公司 绝缘栅双极型功率管及其制造方法
CN103579231A (zh) * 2012-07-26 2014-02-12 无锡维赛半导体有限公司 半导体功率器件
CN103579230A (zh) * 2012-07-26 2014-02-12 无锡维赛半导体有限公司 半导体功率器件
CN102856385A (zh) * 2012-08-29 2013-01-02 成都瑞芯电子有限公司 一种具有沟槽源极场板的Trench MOSFET晶体管及其制备方法
US20170221989A1 (en) * 2016-01-29 2017-08-03 Infineon Technologies Austria Ag Semiconductor Device with Superjunction Structure and Transistor Cells in a Transition Region Along a Transistor Cell Region

Also Published As

Publication number Publication date
CN109994468B (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
CN105047712B (zh) 纵向型半导体装置及其制造方法
CN105280711B (zh) 电荷补偿结构及用于其的制造
CN110556388B (zh) 一种可集成功率半导体器件及其制造方法
CN108389901A (zh) 一种载流子存储增强型超结igbt
KR102066310B1 (ko) 전력용 반도체 소자
CN102456718A (zh) 绝缘栅双极晶体管器件用于提升器件性能的新型上部结构
CN105633137B (zh) 一种槽栅功率mosfet器件
CN108091685A (zh) 一种提高耐压的半超结mosfet结构及其制备方法
CN103681826A (zh) 功率用半导体元件
CN110400840A (zh) 一种抑制电压回折现象的rc-ligbt器件
CN107611179A (zh) 降低栅源电容的屏蔽栅mosfet结构及其制备方法
TWI224871B (en) Semiconductor device
CN204130542U (zh) 功率半导体器件
CN108365007A (zh) 绝缘栅双极型晶体管
CN105762182B (zh) 具有高抗闩锁能力的igbt器件
CN109755238A (zh) 一种分栅结构的超结功率器件
CN210778610U (zh) 一种具有p+区域自对准工艺的碳化硅MOSFET器件
CN107799602A (zh) 能节省终端面积的屏蔽栅mosfet器件及其制备方法
CN209981223U (zh) 一种高压深沟槽型超结mosfet的结构
CN209981222U (zh) 一种高压多次外延型超结mosfet的结构
CN104617139B (zh) Ldmos器件及制造方法
CN104681614B (zh) 半导体装置
CN103035714A (zh) 超级结mosfet的元胞结构
US11189698B2 (en) Semiconductor power device
CN109994549A (zh) 半导体功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: C102-1, phase II, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province, 211103

Patentee after: Suzhou Dongwei Semiconductor Co.,Ltd.

Address before: C102-1, phase II, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province, 211103

Patentee before: SU ZHOU ORIENTAL SEMICONDUCTOR Co.,Ltd.