CN109994549A - 半导体功率器件 - Google Patents
半导体功率器件 Download PDFInfo
- Publication number
- CN109994549A CN109994549A CN201711489809.5A CN201711489809A CN109994549A CN 109994549 A CN109994549 A CN 109994549A CN 201711489809 A CN201711489809 A CN 201711489809A CN 109994549 A CN109994549 A CN 109994549A
- Authority
- CN
- China
- Prior art keywords
- power device
- semiconductor power
- semiconductor
- area
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 2
- 239000000969 carrier Substances 0.000 abstract description 5
- 238000011982 device technology Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001595 flow curve Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Abstract
本发明属于半导体功率器件技术领域，具体公开了一种半导体功率器件，包括半导体衬底；在所述半导体衬底上形成的至少一个MOSFET单元，所述MOSFET单元包括位于所述半导体衬底底部的第一导电类型的漏区；位于所述半导体衬底中且位于所述漏区之上的至少一个第二导电类型的集电极区，所述集电极区与所述漏区连接形成pn结结构。本发明的一种半导体功率器件能够实现电子和空穴双载流子导电，提高半导体功率器件的输出电流密度。
Description
技术领域
本发明属于半导体功率器件技术领域，特别是涉及一种具有电子和空穴双载流子导电的半导体功率器件。
背景技术
半导体功率器件有平面扩散型MOS晶体管和沟槽型MOS晶体管等类型。沟槽型MOS晶体管因为采用了垂直的电流沟道结构，其面积可以比平面扩散型MOS晶体管小很多，因此其电流密度可以得到很大的提高。现有技术的一种沟槽型MOS晶体管的剖面结构如图1所示，包括位于半导体衬底底部的漏区50，位于半导体衬底顶部的源区53和体区52，位于体区52和漏区50之间的漂移区51，体区52位于源区53和漂移区51之间，位于体区52内且介于源区53和漂移区51之间的电流沟道，以及控制所述电流沟道开启和关断的栅极结构，栅极结构位于凹陷在漂移区51内的栅极沟槽中，栅极结构包括栅介质层54和栅极55。现有技术的半导体功率器件在开启时是在源区53与漏区50之间形成电子(或空穴)载流子电流，这种单一载流子的输出电流密度难以再持续增加。随着半导体集成电路技术的不断发展，如何进一步提高半导体功率器件的输出电流密度，已成为本领域技术人员亟需解决的问题。
发明内容
有鉴于此，本发明的目的是提供一种半导体功率器件，以解决现有技术中如何进一步提高半导体功率器件的输出电流密度的技术问题。
为达到本发明的上述目的，本发明提供了一种半导体功率器件，包括：
半导体衬底；
在所述半导体衬底上形成的至少一个MOSFET单元，所述MOSFET单元包括位于所述半导体衬底底部的第一导电类型的漏区；
位于所述半导体衬底中且位于所述漏区之上的至少一个第二导电类型的集电极区，所述集电极区与所述漏区连接形成pn结结构。
可选的，所述集电极区环绕包围所述MOSFET单元，或者所述集电极区位于所述MOSFET单元的一侧或者两侧。
可选的，所述集电极区为位于所述漏区之上的多晶硅导电柱。
可选的，所述MOSFET单元还包括：
位于所述漏区之上的第一导电类型的漂移区；
位于所述半导体衬底顶部的第一导电类型的源区；
第二导电类型的体区，所述体区位于所述源区与所述漂移区之间；
位于所述体区内且介于所述源区和所述漂移区之间的电流沟道；
以及控制所述电流沟道开启和关断的栅极结构。
可选的，所述集电极区、所述漂移区、所述体区与所述源区之间形成p-n-p-n结构。
可选的，所述半导体衬底中设有栅极沟槽，所述栅极结构设于所述栅极沟槽中，所述栅极结构包括栅介质层和控制栅极。
可选的，所述栅极结构还包括绝缘介质层和屏蔽栅极。
可选的，所述控制栅极设于所述栅极沟槽的上部两侧，所述屏蔽栅极由所述绝缘介质层与所述控制栅极和所述漂移区隔离。
可选的，所述集电极区和所述MOSFET单元之间设有分压结构。
可选的，所述分压结构为场板或者为场限环或者为填充有多晶硅的沟槽结构。
本发明提供的一种半导体功率器件，在半导体衬底中形成有MOSFET单元和集电极区，该集电极区与MOSFET单元的漏区连接形成pn结结构，同时，集电极区、漂移区、体区、源区和栅极结构之间形成横向的绝缘栅场效应晶体管(Insulated Gate BipolarTransistor，IGBT)结构。本发明的一种半导体功率器件在开启时，当漏极电压达到一定值时，在MOSFET单元中形成电子(或空穴)载流子电流，在IGBT结构中形成电子载流子和空穴载流子双载流子电流，从而本发明的一种半导体功率器件能够实现电子载流子和空穴载流子双载流子电流，这能够大幅提高半导体功率器件的输出电流密度。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是现有技术的一种沟槽型MOS晶体管的一个实施例的剖面结构示意图；
图2是本发明提供的一种半导体功率器件的第一个实施例的剖面结构示意图；
图3是本发明提供的一种半导体功率器件与现有技术的半导体功率器件的输出电流曲线对比示意图；
图4是本发明提供的一种半导体功率器件的第二个实施例的剖面结构示意图；
图5是本发明提供的一种半导体功率器件的第三个实施例的俯视结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
应当理解，本发明所使用的诸如“具有”、“包含”以及“包括”等术语并不配出一个或多个其它元件或其组合的存在或添加。同时，为清楚地说明本发明的具体实施方式，说明书附图中所列示意图，放大了本发明所述的层和区域的厚度，且所列图形大小并不代表实际尺寸；说明书附图是示意性的，不应限定本发明的范围。说明书中所列实施例不应仅限于说明书附图中所示区域的特定形状，而是包括所得到的形状如制备引起的偏差等。
图2是本发明提供的一种半导体功率器件的第一个实施例的剖面结构示意图。如图2所示，本发明实施列提供的一种半导体功率器件包括一个半导体衬底100；在所述半导体衬底100上形成的至少一个MOSFET单元(示例性的框出了一个MOSFET单元301)，MOSFET单元包括：位于半导体衬底100底部的第一导电类型的漏区20，漏区20通过漏极接触金属层43从半导体衬底100的底部引出接漏极；位于漏区20之上的第一导电类型的漂移区21；位于半导体衬底100顶部的第一导电类型的源区23和第二导电类型的体区22，体区22位于源区23和漂移区21之间，源区23和体区22通过源极接触金属层41从半导体衬底100的顶部引出接源极；位于体区22内且介于源区23和漂移区21之间的电流沟道，以及控制所述电流沟道开启和关断的栅极结构。层间绝缘层40用于将各接触金属层之间隔离，层间绝缘层40通常为硅玻璃、硼磷硅玻璃或磷硅玻璃等材料。
本发明实施列中所述的第一导电类型为n型，第二导电类型为p型；也可以是第一导电类型为p型，第二导电类型为n型。本发明实施例中以第一导电类型为n型，第二导电类型为p型为例进行示例性说明。
电流沟道是半导体功率器件中当对栅极结构施加栅极电压时在半导体表面形成的积累层及反型层，在本发明实施列附图中，半导体功率器件中的电流沟道结构未被示出。
本发明的半导体功率器件中的栅极结构可以为平面型栅极结构，也可以为沟槽型栅极结构，当栅极结构为平面型栅极结构时，栅极结构位于半导体衬底100之上，当栅极结构为沟槽型栅极结构时，栅极结构位于半导体衬底中。在图2所示的本发明的一种半导体功率器件的实施例中，栅极结构采用沟槽型栅极结构：在半导体衬底100中设有凹陷在半导体衬底100中的栅极沟槽，栅极结构设于该栅极沟槽中，其中栅极结构包括栅介质层24和控制栅极25，控制栅极25通过栅极接触金属层从半导体衬底100的顶部引出接栅极，控制栅极25通过栅极电压来控制介于源区23和漂移区21之间的电流沟道的开启和关断。基于剖面的位置关系，栅极接触金属层在图2中未示出。
位于半导体衬底100中且位于漏区20之上的至少一个集电极区10，集电极区10与漏区20连接形成pn结结构，且集电极区10、漂移区21、体区22和源区23之间形成p-n-p-n结构，该p-n-p-n结构和MOSFET单元的栅极结构形成横向的IGBT结构(示例性的框出了一个IGBT结构302)。为了方便展示，图2中仅示例性的示出了一个集电极区10结构。
集电极区10可以为位于半导体衬底100中的第二导电类型的掺杂区，也可以是在半导体衬底100中形成的第二导电类型的多晶硅导电柱。同时，从图2所示结构的俯视角度上，集电极区10可以环绕包围MOSFET单元，或者，集电极区10也可以位于MOSFET单元的一侧或者两侧，本发明实施例附图中不再具体展示该俯视结构。
IGBT结构的集电极区与MOSFET单元的漏区形成的pn结结构由高浓度掺杂的p型掺杂和高浓度掺杂的n型掺杂形成，因此该pn结结构会有较大的隧穿电流，从而IGBT结构的集电极区与MOSFET单元的漏区在电学上接近于短接，因此当对漏极施加合适的漏极电压时，pn结结构发生隧穿，相当于对IGBT结构的集电极区施加了一个集电极电压。本发明的一种半导体功率器件在开启时，在MOSFET单元中形成电子载流子电流101，当漏极电压达到一定值后，会在IGBT结构中形成空穴载流子和电子载流子电流102，从而本发明的半导体功率器件能够实现电子载流子和空穴载流子双载流子导电，进而能够提高半导体功率器件的输出电流密度。
图3是本发明提供的一种半导体功率器件与现有技术的半导体功率器件的输出电流曲线对比示意图。如图3所示，现有技术的半导体功率器件在开启后，输出电流与漏极电压的关系是线性的。本发明的半导体功率器件，当漏极电压较小时，由集电极区和漏区形成的pn结结构反偏，IGBT结构不工作，此时本发明的半导体功率器件中的输出电流与现有技术的半导体功率器件中的输出电流相同，但是当漏极电压达到一定值后，由集电极区和漏区形成的pn结结构发生隧穿，使得集电极区和漏区等电位，当IGBT结构开始工作后向半导体功率器件内部注入空穴，使得半导体功率器件输出电流明显增大。
为了提高集电极区10和MOSFET单元的源区23之间的耐压，可以适当拉大集电极区10和MOSFET单元之间的距离，或者可以在集电极区10和MOSFET单元之间加入分压结构，该分压结构可以是场板、场限环、或者是填充有多晶硅的沟槽结构中的任意一种，其中场板、场限环、或者填充有多晶硅的沟槽结构的具体数量依据产品具体要求来设定，这些分压结构是业内成熟的提高半导体功率器件耐压的常用结构。图4是本发明提供的一种半导体功率器件的第二个实施例的剖面结构示意图，该实施例附图中示例性的示出了本发明的一种半导体功率器件中的集电极区和MOSFET单元之间的分压结构，图4中仅示例性的示出了1个填充有多晶硅的分压沟槽结构，分压沟槽结构包括绝缘层44和多晶硅栅45。分压沟槽结构通常与栅极沟槽结构经相同工艺同步制造而成，但是多晶硅栅45不接外部电极。
图5是本发明提供的一种半导体功率器件的第三个实施例的剖面结构示意图，图5所示的本发明的一种半导体功率器件是在图2所示的一种半导体功率器件的基础上，MOSFET单元采用分栅结构的栅极结构的一个实施例，同时，为了方便展示和说明，图5中没有展示半导体功率器件中的接触金属层结构以及接触金属层之间的层间绝缘层结构。如图5所示，本发明实施列提供的一种半导体功率器件中的形成在栅极沟槽内的栅极结构包括栅介质层34、控制栅极35、绝缘介质层36和屏蔽栅极37。
控制栅极35设于栅极沟槽的上部两侧，屏蔽栅极37由绝缘介质层36与控制栅极35和漂移区21隔离。
控制栅极35通过外接栅极电压来控制位于体区22内且介于源区23和漂移区21之间的电流沟道的开启和关断。
屏蔽栅极37可以与源区23电性连接并接源极电压，从而屏蔽栅极37通过源极电压在漂移区21内形成横向电场，起到降低导通电阻和提高耐压的作用。
以上具体实施方式及实施例是对本发明提出的一种半导体功率器件技术思想的具体支持，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在本技术方案基础上所做的任何等同变化或等效的改动，均仍属于本发明技术方案保护的范围。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。
Claims (10)
1.一种半导体功率器件，其特征在于，包括：
半导体衬底；
在所述半导体衬底上形成的至少一个MOSFET单元，所述MOSFET单元包括位于所述半导体衬底底部的第一导电类型的漏区；
位于所述半导体衬底中且位于所述漏区之上的至少一个第二导电类型的集电极区，所述集电极区与所述漏区连接形成pn结结构。
2.如权利要求1所述的一种半导体功率器件，其特征在于，所述集电极区环绕包围所述MOSFET单元，或者所述集电极区位于所述MOSFET单元的一侧或者两侧。
3.如权利要求1所述的一种半导体功率器件，其特征在于，所述集电极区为位于所述漏区之上的多晶硅导电柱。
4.如权利要求1所述的一种半导体功率器件，其特征在于，所述MOSFET单元还包括：
位于所述漏区之上的第一导电类型的漂移区；
位于所述半导体衬底顶部的第一导电类型的源区；
第二导电类型的体区，所述体区位于所述源区与所述漂移区之间；
位于所述体区内且介于所述源区和所述漂移区之间的电流沟道；
以及控制所述电流沟道开启和关断的栅极结构。
5.如权利要求4所述的一种半导体功率器件，其特征在于，所述集电极区、所述漂移区、所述体区与所述源区之间形成p-n-p-n结构。
6.如权利要求4所述的一种半导体功率器件，其特征在于，所述半导体衬底中设有栅极沟槽，所述栅极结构设于所述栅极沟槽中，所述栅极结构包括栅介质层和控制栅极。
7.如权利要求6所述的一种半导体功率器件，其特征在于，所述栅极结构还包括绝缘介质层和屏蔽栅极。
8.如权利要求7所述的一种半导体功率器件，其特征在于，所述控制栅极设于所述栅极沟槽的上部两侧，所述屏蔽栅极由所述绝缘介质层与所述控制栅极和所述漂移区隔离。
9.如权利要求1所述的一种半导体功率器件，其特征在于，所述集电极区和所述MOSFET单元之间设有分压结构。
10.如权利要求9所述的一种半导体功率器件，其特征在于，所述分压结构为场板或者为场限环或者为填充有多晶硅的沟槽结构。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711489809.5A CN109994549B (zh) | 2017-12-29 | 2017-12-29 | 半导体功率器件 |
| US16/645,016 US11189698B2 (en) | 2017-12-29 | 2018-11-26 | Semiconductor power device |
| KR1020207004987A KR102246501B1 (ko) | 2017-12-29 | 2018-11-26 | 반도체 전력 소자 |
| PCT/CN2018/117414 WO2019128587A1 (zh) | 2017-12-29 | 2018-11-26 | 半导体功率器件 |
| JP2019571990A JP6990890B2 (ja) | 2017-12-29 | 2018-11-26 | 半導体パワーデバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711489809.5A CN109994549B (zh) | 2017-12-29 | 2017-12-29 | 半导体功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109994549A true CN109994549A (zh) | 2019-07-09 |
| CN109994549B CN109994549B (zh) | 2020-12-11 |
Family
ID=67111489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711489809.5A Active CN109994549B (zh) | 2017-12-29 | 2017-12-29 | 半导体功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109994549B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113299750A (zh) * | 2020-02-21 | 2021-08-24 | 苏州东微半导体股份有限公司 | 半导体功率器件 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140678A (en) * | 1995-06-02 | 2000-10-31 | Siliconix Incorporated | Trench-gated power MOSFET with protective diode |
| US20030071616A1 (en) * | 2001-09-08 | 2003-04-17 | Henning Hauenstein | Device for measuring the strength of a vector component of a magnetic field, current-measuring device and use of a field-effect transistor |
| CN102054774A (zh) * | 2009-10-28 | 2011-05-11 | 无锡华润上华半导体有限公司 | Vdmos晶体管兼容ldmos晶体管及其制作方法 |
| CN102487078A (zh) * | 2010-12-06 | 2012-06-06 | 无锡华润上华半导体有限公司 | 绝缘栅双极型功率管及其制造方法 |
| CN102856385A (zh) * | 2012-08-29 | 2013-01-02 | 成都瑞芯电子有限公司 | 一种具有沟槽源极场板的Trench MOSFET晶体管及其制备方法 |
| CN103579231A (zh) * | 2012-07-26 | 2014-02-12 | 无锡维赛半导体有限公司 | 半导体功率器件 |
| CN103579230A (zh) * | 2012-07-26 | 2014-02-12 | 无锡维赛半导体有限公司 | 半导体功率器件 |
| US20170221989A1 (en) * | 2016-01-29 | 2017-08-03 | Infineon Technologies Austria Ag | Semiconductor Device with Superjunction Structure and Transistor Cells in a Transition Region Along a Transistor Cell Region |
-
2017
- 2017-12-29 CN CN201711489809.5A patent/CN109994549B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140678A (en) * | 1995-06-02 | 2000-10-31 | Siliconix Incorporated | Trench-gated power MOSFET with protective diode |
| US20030071616A1 (en) * | 2001-09-08 | 2003-04-17 | Henning Hauenstein | Device for measuring the strength of a vector component of a magnetic field, current-measuring device and use of a field-effect transistor |
| CN102054774A (zh) * | 2009-10-28 | 2011-05-11 | 无锡华润上华半导体有限公司 | Vdmos晶体管兼容ldmos晶体管及其制作方法 |
| CN102487078A (zh) * | 2010-12-06 | 2012-06-06 | 无锡华润上华半导体有限公司 | 绝缘栅双极型功率管及其制造方法 |
| CN103579231A (zh) * | 2012-07-26 | 2014-02-12 | 无锡维赛半导体有限公司 | 半导体功率器件 |
| CN103579230A (zh) * | 2012-07-26 | 2014-02-12 | 无锡维赛半导体有限公司 | 半导体功率器件 |
| CN102856385A (zh) * | 2012-08-29 | 2013-01-02 | 成都瑞芯电子有限公司 | 一种具有沟槽源极场板的Trench MOSFET晶体管及其制备方法 |
| US20170221989A1 (en) * | 2016-01-29 | 2017-08-03 | Infineon Technologies Austria Ag | Semiconductor Device with Superjunction Structure and Transistor Cells in a Transition Region Along a Transistor Cell Region |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113299750A (zh) * | 2020-02-21 | 2021-08-24 | 苏州东微半导体股份有限公司 | 半导体功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109994549B (zh) | 2020-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
| CN105047712B (zh) | 纵向型半导体装置及其制造方法 | |
| CN103650148B (zh) | 绝缘栅双极晶体管 | |
| CN108198851A (zh) | 一种具有增强载流子存储效应的超结igbt | |
| CN103794647B (zh) | 一种双向igbt器件及其制作方法 | |
| CN108389901A (zh) | 一种载流子存储增强型超结igbt | |
| CN103474466B (zh) | 一种高压器件及其制造方法 | |
| CN102456718A (zh) | 绝缘栅双极晶体管器件用于提升器件性能的新型上部结构 | |
| CN103280457B (zh) | 一种超低比导通电阻的横向高压功率器件及制造方法 | |
| CN103337498B (zh) | 一种bcd半导体器件及其制造方法 | |
| CN110400840A (zh) | 一种抑制电压回折现象的rc-ligbt器件 | |
| CN204102904U (zh) | 半导体装置 | |
| CN105489644B (zh) | Igbt器件及其制作方法 | |
| CN105762182B (zh) | 具有高抗闩锁能力的igbt器件 | |
| CN204130542U (zh) | 功率半导体器件 | |
| CN102456690A (zh) | 半导体器件及其制造方法 | |
| CN108365007A (zh) | 绝缘栅双极型晶体管 | |
| CN108899363B (zh) | 能降低导通压降和关断损耗的沟槽栅igbt器件 | |
| CN101573800B (zh) | Pn结及mos电容器混合减低表面场晶体管 | |
| CN109994549A (zh) | 半导体功率器件 | |
| CN103035714A (zh) | 超级结mosfet的元胞结构 | |
| CN109994470A (zh) | 一种半导体功率器件 | |
| CN105762177B (zh) | 一种抗闩锁igbt器件 | |
| CN208077982U (zh) | 绝缘栅双极型晶体管 | |
| CN206236674U (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: C102-1, phase II, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province, 211103 Patentee after: Suzhou Dongwei Semiconductor Co.,Ltd. Address before: C102-1, phase II, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province, 211103 Patentee before: SU ZHOU ORIENTAL SEMICONDUCTOR Co.,Ltd. |