JP6990890B2 - 半導体パワーデバイス - Google Patents

半導体パワーデバイス Download PDF

Info

Publication number
JP6990890B2
JP6990890B2 JP2019571990A JP2019571990A JP6990890B2 JP 6990890 B2 JP6990890 B2 JP 6990890B2 JP 2019571990 A JP2019571990 A JP 2019571990A JP 2019571990 A JP2019571990 A JP 2019571990A JP 6990890 B2 JP6990890 B2 JP 6990890B2
Authority
JP
Japan
Prior art keywords
region
gate
power device
semiconductor substrate
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019571990A
Other languages
English (en)
Other versions
JP2020526024A (ja
Inventor
袁願林
劉偉
毛振東
劉磊
王睿
▲ごん▼軼
Original Assignee
蘇州東微半導体股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201711481167.4A external-priority patent/CN109994468B/zh
Priority claimed from CN201711481071.8A external-priority patent/CN109994470A/zh
Priority claimed from CN201711489809.5A external-priority patent/CN109994549B/zh
Priority claimed from CN201711489817.XA external-priority patent/CN109994538A/zh
Application filed by 蘇州東微半導体股▲ふん▼有限公司 filed Critical 蘇州東微半導体股▲ふん▼有限公司
Publication of JP2020526024A publication Critical patent/JP2020526024A/ja
Application granted granted Critical
Publication of JP6990890B2 publication Critical patent/JP6990890B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、出願日が２０１７年１２月２９日、出願番号が２０１７１１４８１０７１．８号、出願日が２０１７年１２月２９日、出願番号が２０１７１１４８９８１７．Ｘ号、出願日が２０１７年１２月２９日、出願番号が２０１７１１４８９８０９．５号、及び出願日が２０１７年１２月２９日、出願番号が２０１７１１４８１１６７．４号の中国専利出願の優先権を主張し、上記出願の全部内容を参照によって本発明に援用される。
本発明は、半導体デバイス技術の分野に関し、例えば、半導体パワーデバイスに関する。
半導体パワーデバイスは、平面拡散型金属酸化物半導体（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，ＭＯＳ）トランジスタとトレンチ型ＭＯＳトランジスタなどのタイプがある。トレンチ型ＭＯＳトランジスタは垂直な電流チャネル構造を採用したため、トレンチ型ＭＯＳトランジスタの面積は平面拡散型ＭＯＳトランジスタの面積よりも遥かに小さいので、トレンチ型ＭＯＳトランジスタの電流密度を向上可能である。関連技術のトレンチ型ＭＯＳトランジスタの断面構造は図１に示すように、半導体基板の底部に位置するドレイン領域５０と、半導体基板の頂部に位置するソース領域５３とボディ領域５２と、ボディ領域５２とドレイン領域５０との間に位置するドリフト領域５１と、ボディ領域５２内に位置し、且つソース領域５３とドリフト領域５１との間に介在する電流チャネルと、前記電流チャネルのオン／オフを制御するゲート構造とを含み、ゲート構造は半導体基板内に凹んでいるゲートトレンチに位置し、ゲート構造はゲート誘電体層５４とゲート５５とを含む。関連技術の半導体パワーデバイスがオンにした場合は、ソース領域５３とドレイン領域５０との間に電子（又は正孔）キャリア電流が形成され、これらの単一のキャリアの出力電流密度を増加し続けることが困難である。半導体集積回路技術が進んでいるにつれて、半導体パワーデバイスの出力電流密度をいかに向上させるかは、当業者にとって解決すべき課題となっている。
本発明は、関連技術における半導体パワーデバイスの出力電流密度をいかに向上させるかという技術課題を解決するために、半導体パワーデバイスを提供する。
半導体パワーデバイスは、半導体基板と、
前記半導体基板上に形成された金属酸化物半導体型電界効果トランジスタＭＯＳＦＥＴ領域であって、少なくとも１つのＭＯＳＦＥＴセルを含むＭＯＳＦＥＴ領域と、
前記半導体基板に位置する少なくとも１つのコレクタ領域であって、前記コレクタ領域と前記ＭＯＳＦＥＴセルとが絶縁ゲートバイポーラトランジスタを形成するコレクタ領域とを含む。
一実施例において、前記コレクタ領域は前記ＭＯＳＦＥＴ領域を環状に取り囲むか、或いは前記コレクタ領域は前記ＭＯＳＦＥＴ領域の一側又は両側に位置する。
一実施例において、前記コレクタ領域と前記ＭＯＳＦＥＴ領域との間に分圧構造が設けられ、前記分圧構造は、フィールドプレート、フィールドリミティングリング、及びポリシリコンが充填されたトレンチ構造のうちの１つである。
一実施例において、前記ＭＯＳＦＥＴセルは、前記半導体基板の底部に位置する第１の導電型のドレイン領域であって、前記半導体基板の底部から引き出され、ドレイン電圧に接続されている第１の導電型のドレイン領域と、前記半導体基板に位置する第１の導電型のソース領域と第２の導電型のボディ領域であって、前記半導体基板の頂部から引き出され、ソース電圧に接続されている第１の導電型のソース領域と第２の導電型のボディ領域と、前記半導体基板に位置する、前記ドレイン領域と前記ボディ領域との間に介在する第１の導電型のドリフト領域と、前記ボディ領域内に位置し、且つ前記ソース領域と前記ドリフト領域との間に介在する電流チャネルと、前記電流チャネルのオン／オフを制御するゲート構造とを含む。
一実施例において、前記コレクタ領域は第２の導電型を有し、前記第１の導電型はｎ型であり、前記第２の導電型はｐ型であり、前記コレクタ領域と、前記ドリフト領域と、前記ボディ領域と、前記ソース領域との間はｐ－ｎ－ｐ－ｎ構造に形成されている。
一実施例において、前記コレクタ領域は前記半導体基板の頂部に位置し、前記コレクタ領域は前記半導体基板の頂部から引き出され、コレクタ電圧に接続されている。
一実施例において、前記コレクタ領域は前記ドレイン領域の上に位置し、前記コレクタ領域は前記ドレイン領域と接続してｐｎ接合構造を形成する。
一実施例において、前記半導体基板内には、前記半導体基板内に凹んでいるゲートトレンチが設けられ、前記ゲート構造は前記ゲートトレンチに設けられ、前記ゲート構造はゲート誘電体層と制御ゲートとを含む。
一実施例において、前記ゲート構造は絶縁誘電体層とシールドゲートとを更に含み、前記シールドゲートは前記絶縁誘電体層によって前記制御ゲートと前記ドリフト領域とから分離される。
一実施例において、前記半導体パワーデバイスは前記ボディ領域の下方に位置する第２の導電型の柱状ドープ領域を更に含み、前記柱状ドープ領域のドープ不純物と前記ドリフト領域のドープ不純物とは電荷バランスを形成する。
本発明に係る半導体パワーデバイスは、半導体基板にＭＯＳＦＥＴセルとコレクタ領域とが形成され、コレクタ領域と、ドリフト領域と、ボディ領域と、ソース領域と、ゲート構造との間に横方向の絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ，ＩＧＢＴ）が形成されている。本発明に係る半導体パワーデバイスがオンにした場合、ＭＯＳＦＥＴセルに電子（又は正孔）キャリア電流が形成され、ＩＧＢＴ構造に電子キャリアと正孔キャリアとのダブルキャリア電流が形成されていることにより、本発明に係る半導体パワーデバイスは、電子キャリアと正孔キャリアとのダブルキャリア電流を実現可能であるため、半導体パワーデバイスの出力電流密度を大幅に向上可能である。
以下、本発明の模式的な実施例の技術案を説明するために、実施例を説明するために必要な図面を紹介する。
関連技術のトレンチ型ＭＯＳトランジスタの一実施例の断面構造模式図である。 一実施例に係る半導体パワーデバイスの断面構造模式図である。 一実施例に係る他の半導体パワーデバイスの断面構造模式図である。 一実施例に係る他の半導体パワーデバイスの断面構造模式図である。 一実施例に係る半導体パワーデバイスの平面視構造模式図である。 一実施例に係る半導体パワーデバイスの出力電流の曲線模式図である。 一実施例に係る他の半導体パワーデバイスの断面構造模式図である。
以下、本実施例における図面を参照しながら、具体的な形態によって本発明の技術案を説明する。
本実施例で使用される「有する」、「含む」、「含まれる」などの用語は、１つ又は複数の他の部品又はそれらの組合せの存在又は追加を示すものではない。同時に、本発明の具体的な実施形態を説明するために、本明細書の図面に列挙される模式図は、本発明に記載される層及び領域の厚さを拡大し、且つ列挙される図面のサイズは実際の寸法を表せず、本明細書の図面は模式的なものである。本明細書に列挙される実施例は、本明細書の図面に示される領域の特定の形状に限定されるべきではなく、製造などに起因するずれなどの得られた形状を含む。
図２は、本実施例に係る半導体パワーデバイスの断面構造模式図であり、表示及び説明を容易にするために、図２に半導体パワーデバイスチップにおける層間絶縁層及びコンタクト金属層が示されていない。図２に示すように、本実施例に係る半導体パワーデバイスは、半導体基板１００と、半導体基板１００上に形成された金属酸化物半導体型電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，ＭＯＳＦＥＴ）領域２０１であって、少なくとも１つのＭＯＳＦＥＴセル（１つのＭＯＳＦＥＴセル３０１が模式的に枠取りされた）を含むべきであるＭＯＳＦＥＴ領域２０１と、該半導体基板１００に位置する少なくとも１つのコレクタ領域１０であって、コレクタ領域１０とＭＯＳＦＥＴセルとが絶縁ゲートバイポーラトランジスタ（１つのＩＧＢＴ構造３０２が模式的に枠取りされた）を形成するコレクタ領域１０とを含む。コレクタ領域１０は半導体基板１００の頂部に位置することで、コレクタ領域１０は容易に半導体基板１００の頂部から引き出され、コレクタ電圧に接続されているこれにより、関連技術の半導体パワーデバイスの製造プロセスにも合致でき、コレクタ領域１０の製造を容易にすることができる。本実施例に係る半導体パワーデバイスがオンにした場合、ＭＯＳＦＥＴセルに電子（又は正孔）キャリア電流が形成され、ＩＧＢＴ構造に電子キャリアと正孔キャリアとのダブルキャリア電流が形成されていることにより、本実施例に係る半導体パワーデバイスは、電子キャリアと正孔キャリアとのダブルキャリア電流を実現可能であるため、半導体パワーデバイスの出力電流密度を大幅に向上可能である。
表示を容易にするために、図２に１つのコレクタ領域１０の構造のみを模式的に示している。
一実施例において、図２に示される構造の平面視角度から、コレクタ領域１０はＭＯＳＦＥＴ領域２０１を環状に取り囲んでもよいか、或いはコレクタ領域１０はＭＯＳＦＥＴ領域２０１の一側又は両側に位置してもよく、本実施例の図面に該平面視構造を更に示さない。
コレクタ領域１０とＭＯＳＦＥＴセルのソース領域２３との間の耐圧を向上するために、コレクタ領域１０とＭＯＳＦＥＴ領域２０１との間の距離を適当に離間させてもよいか、或いはコレクタ領域１０とＭＯＳＦＥＴ領域２０１との間に分圧構造を加えてもよく、該分圧構造は、フィールドプレート、フィールドリミティングリング、又はポリシリコンが充填されたトレンチ構造であってもよく、ただし、フィールドプレート、フィールドリミティングリング、及びポリシリコンが充填されたトレンチの数は、実際の製品の要求に応じて設定可能である。これらの分圧構造は、半導体パワーデバイスの耐圧を向上する通常構造であり、本実施例に更に説明して示さない。
図２に示すように、本実施例に係る半導体パワーデバイスにおけるＭＯＳＦＥＴセルは、半導体基板１００底部に位置する第１の導電型のドレイン領域２０であって、半導体基板１００の底部から引き出され、ドレイン電圧に接続されているドレイン領域２０と、半導体基板１００に位置する第１の導電型のソース領域２３と第２の導電型のボディ領域２２であって、半導体基板１００の頂部から引き出され、ソース電圧に接続されているソース領域２３とボディ領域２２と、半導体基板１００に位置する、ドレイン領域２０とボディ領域２２との間に介在する第１の導電型のドリフト領域２１と、ボディ領域２２内に位置し、且つソース領域２３とドリフト領域２１との間に介在する電流チャネルと、前記電流チャネルのオン／オフを制御するゲート構造であって、半導体基板１００に位置するか、或いは半導体基板１００の上に位置するゲート構造とを含む。
電流チャネルは、半導体パワーデバイスにおけるゲート構造にゲート電圧を印加するときに半導体表面に形成された蓄積層及び反転層であり、本実施例の図面では、半導体パワーデバイスにおける電流チャネルの構造は示されていない。
本実施例に係る半導体パワーデバイスにおけるゲート構造は、平面型ゲート構造であってもよく、トレンチ型ゲート構造であってもよく、ゲート構造は平面型ゲート構造である場合、ゲート構造は半導体基板１００の上に位置し、ゲート構造はトレンチ型ゲート構造である場合、ゲート構造は半導体基板１００内に凹んでいるゲートトレンチに位置する。図２に示される半導体パワーデバイスの実施例において、ゲート構造はトレンチ型ゲート構造を採用した。半導体基板１００内には半導体基板内に凹んでいるゲートトレンチが設けられ、ゲート構造は該ゲートトレンチに設けられ、ただし、ゲート構造はゲート誘電体層２４と制御ゲート２５とを含み、制御ゲート２５はゲート電圧に外部接続されていることにより、ソース領域２３とドリフト領域２１との間に介在する電流チャネルのオン／オフを制御する。
本実施例に記載の第１の導電型はｎ型であり、第２の導電型はｐ型である。コレクタ領域１０は第２の導電型を有するべきであり、これによりコレクタ領域１０と、ドリフト領域２１と、ボディ領域２２と、ソース領域２３との間はｐ－ｎ－ｐ－ｎ構造に形成されるため、該ｐ－ｎ－ｐ－ｎ構造とゲート構造とは、横方向の絶縁ゲートバイポーラトランジスタを形成する。
一実施例において、第１の導電型はｐ型であってもよく、第２の導電型はｎ型であってもよい。
図３は、本実施例に係る他の半導体パワーデバイスの断面構造模式図であり、該実施例は、図２に示される半導体パワーデバイスにおける層間絶縁層とコンタクト金属層とを示している。図３に示すように、本実施例に係る半導体パワーデバイスのコレクタ領域１０は、コレクタコンタクト金属層４２によって半導体基板１００の頂部から引き出され、コレクタ電圧に接続され、ソース領域２３とボディ領域２２とは、ソースコンタクト金属層４１によって半導体基板１００の頂部から引き出され、ソース電圧に接続され、ドレイン領域２０は、ドレインコンタクト金属層４３によって半導体基板１００の底部から引き出され、ドレイン電圧に接続されている。層間絶縁層４０は隣接するコンタクト金属層同士を分離するために用いられ、層間絶縁層４０は、一般的にシリコンガラス、ホウリンケイ酸塩ガラス又はリンケイ酸塩ガラスなどの材料である。
図３に示される半導体パワーデバイスの実施例において、ボディ領域２２とコレクタ領域１０内に１つのコンタクト凹溝がそれぞれ形成されることにより、コンタクト金属層は、コンタクト抵抗を低減するように前記コンタクト凹溝に形成されている。一実施例において、コレクタ領域１０とボディ領域２２内には、コンタクト抵抗を低減するように１つの高ドープ濃度のコンタクト領域がそれぞれ形成されてもよく、本実施例の図面に該コンタクト構造を更に示さない。
本実施例に係る半導体パワーデバイスは、コレクタ領域１０とドレイン領域２０とを電気的に接続してもよく、すなわち、コレクタコンタクト金属層４２を外部配線の形態でドレインコンタクト金属層４３と電気的な短絡を実現することは、半導体パワーデバイスをソースとドレインとゲートとコレクタとからなる四端デバイスに設計してから、コレクタとドレインとに外部回路で電気的な短絡を実現させることと、或いは、コレクタコンタクト金属層４２を外部配線でドレインコンタクト金属層４３と電気的な短絡を実現してからパッケージすることとを含み、これにより本実施例に係る半導体パワーデバイスをソースとドレインとゲートとからなる三端デバイスに設計する。コレクタ領域１０とドレイン領域２０が電気的に接続されると、ドレイン領域２０に印加されるドレイン電圧とコレクタ領域１０に印加されるコレクタ電圧とは同じ電圧である。
図４は、本実施例に係る他の半導体パワーデバイスの断面構造模式図であり、図４に示される半導体パワーデバイスは、図２に示される半導体パワーデバイスを基に、ＭＯＳＦＥＴセルとしてスプリットゲート構造のゲート構造を採用した実施例である。図４に示すように、本実施例に係る半導体パワーデバイスにおけるゲートトレンチ内に形成されたゲート構造は、ゲート誘電体層３４と、制御ゲート３５と、絶縁誘電体層３６と、シールドゲート３７とを含む。
制御ゲート３５はゲートトレンチの上部の両側に設けられ、シールドゲート３７は絶縁誘電体層３６によって制御ゲート３５とドリフト領域２１とから分離される。
制御ゲート３５は、ゲート電圧に外部接続されていることにより、ボディ領域２２内に位置し、且つソース領域２３とドリフト領域２１との間に介在する電流チャネルのオン／オフを制御する。
シールドゲート３７はソース領域２３と電気的に接続され、且つソース電圧に接続されてもよく、これによりシールドゲート３７はソース電圧によってドリフト領域２１内に横電界を形成し、オン抵抗を低減して耐圧を向上する作用を奏する。
図５は、本実施例に係る半導体パワーデバイスの平面視構造模式図であり、該実施例の図面は、本実施例に係る半導体パワーデバイスにおけるコレクタ領域とＭＯＳＦＥＴ領域との間の分圧構造を模式的に示し、図５は、ポリシリコンが充填された３つの分圧トレンチ６０２のみを模式的に示し、分圧トレンチ６０２はゲートトレンチ６０１とコレクタ領域（図５に示されていない）との間に位置し、コレクタ領域は、コレクタコンタクト金属層７０２によってコレクタ電圧に接続され、ソースコンタクト金属層７０１は、ソース領域（図５に示されていない）とボディ領域（図５に示されていない）と引き出してソース電圧に接続させる。本実施例に係る半導体パワーデバイスにおける分圧構造は、フィールドプレート又はフィールドリミティングリングであってもよく、本実施例に更に示さない。一実施例において、ゲートトレンチ６０１と分圧トレンチ６０２とは、同様なトレンチ構造として、同一の製造プロセスに形成されてもよく、図５は、同じ充填方法でゲートトレンチ６０１と分圧トレンチ６０２とを示し、同様に、図５は、同じ充填方法でソースコンタクト金属層７０１とコレクタコンタクト金属層７０２とを示している。
図６は、本実施例に係る図３に示される半導体パワーデバイスの出力電流の曲線模式図である。図６に示すように、本実施例に係る半導体パワーデバイスのコレクタ領域１０を外部配線の形態でドレイン領域２０と電気的な短絡を実現することにより、コレクタ領域１０とドレイン領域２０とは同時にドレイン電圧に接続され、ドレイン電圧が０．９Ｖ程度であるとき、ＩＧＢＴ構造は、動作を開始して半導体パワーデバイスの内部に正孔を注入し、半導体パワーデバイスの底部のドレイン電流を顕著に増加させる。
図７は、本実施例に係る他の半導体パワーデバイスの断面構造模式図であり、図７に示される半導体パワーデバイスと図３に示される半導体パワーデバイスとの相違点は、以下の通りである。コレクタ領域１０は半導体基板１００に位置し、且つドレイン領域２０の上に位置し、コレクタ領域１０はドレイン領域２０と接続してｐｎ接合構造を形成し、該ｐｎ接合は高濃度ドーピングしたｐ型ドープと高濃度ドーピングしたｎ型ドープにより形成されたため、該ｐｎ接合内には相対的に大きいトンネル電流があり、これにより、コレクタ領域１０とドレイン領域２０とは電気的な短絡に近似し、この時、コレクタ領域１０は個別に引き出してコレクタ電圧に接続する必要がなく、ドレイン領域２０に適切なドレイン電圧を印加するとき、ｐｎ接合がトンネリングし、これはコレクタ領域１０にコレクタ電圧を印加することに相当する。
コレクタ領域１０はドレイン領域２０と接続してｐｎ接合を形成するとき、コレクタ領域１０は、半導体基板１００に位置する第２の導電型のドープ領域であってもよく、半導体基板１００に形成された第２の導電型のポリシリコン導電柱であってもよく、図７は、コレクタ領域１０が半導体基板１００に形成された第２の導電型のポリシリコン導電柱である場合を例として示す。
一実施例において、本実施例に係る半導体パワーデバイスのＭＯＳＦＥＴセルにおいて、ボディ領域の下方に第２の導電型の柱状ドープ領域が更に形成されてもよく、該柱状ドープ領域のドープ不純物とドリフト領域のドープ不純物とは電荷バランスを形成することにより、本実施例に係る半導体パワーデバイスのＭＯＳＦＥＴセルは、スーパージャンクション構造を採用したＭＯＳＦＥＴ構造となり、スーパージャンクション構造の半導体パワーデバイスは、関連技術における通常構造であり、本実施例に更に示して説明しない。

Claims (10)

  1. 半導体基板と、
    前記半導体基板上に形成された金属酸化物半導体型電界効果トランジスタＭＯＳＦＥＴ領域であって、少なくとも１つのＭＯＳＦＥＴセルを含み、前記ＭＯＳＦＥＴセルは、前記半導体基板の底部に位置する第１の導電型のドレイン領域であって、前記半導体基板の底部から引き出され、ドレイン電圧に接続されている第１の導電型のドレイン領域と、前記半導体基板に位置する第１の導電型のソース領域と第２の導電型のボディ領域であって、前記半導体基板の頂部から引き出され、ソース電圧に接続されている第１の導電型のソース領域と第２の導電型のボディ領域と、前記半導体基板に位置する、前記ドレイン領域と前記ボディ領域との間に介在する第１の導電型のドリフト領域と、前記ボディ領域内に位置し、且つ前記ソース領域と前記ドリフト領域との間に介在する電流チャネルと、前記電流チャネルのオン／オフを制御するゲート構造とを含むＭＯＳＦＥＴ領域と、
    前記半導体基板に位置する少なくとも１つの第２の導電型のコレクタ領域であって、前記ドレイン領域の上に位置し、前記ドレイン領域と接続してｐｎ接合構造を形成し、前記コレクタ領域と前記ＭＯＳＦＥＴセルとが絶縁ゲートバイポーラトランジスタを形成するコレクタ領域とを含む、半導体パワーデバイス。
  2. 前記コレクタ領域は前記ＭＯＳＦＥＴ領域を環状に取り囲むか、或いは前記コレクタ領域は前記ＭＯＳＦＥＴ領域の一側又は両側に位置する、請求項１に記載の半導体パワーデバイス。
  3. 前記コレクタ領域と前記ＭＯＳＦＥＴ領域との間に分圧構造が設けられ、前記分圧構造は、フィールドプレート、フィールドリミティングリング、及びポリシリコンが充填されたトレンチ構造のうちの１つである、請求項１に記載の半導体パワーデバイス。
  4. 前記第１の導電型はｎ型であり、前記第２の導電型はｐ型であり、前記コレクタ領域と、前記ドリフト領域と、前記ボディ領域と、前記ソース領域との間はｐ－ｎ－ｐ－ｎ構造に形成されている、請求項１に記載の半導体パワーデバイス。
  5. 前記半導体基板内には、前記半導体基板内に凹んでいるゲートトレンチが設けられ、前記ゲート構造は前記ゲートトレンチに設けられ、前記ゲート構造はゲート誘電体層と制御ゲートとを含む、請求項１に記載の半導体パワーデバイス。
  6. 前記ゲート構造は絶縁誘電体層とシールドゲートとを更に含み、前記シールドゲートは前記絶縁誘電体層によって前記制御ゲートと前記ドリフト領域とから分離される、請求項５に記載の半導体パワーデバイス。
  7. 前記制御ゲートは前記ゲートトレンチの上部の両側に位置する、請求項６に記載の半導体パワーデバイス。
  8. 前記シールドゲートは前記ソース領域と電気的に接続され、且つソース電圧に接続されている、請求項６に記載の半導体パワーデバイス。
  9. 前記ドレイン領域にドレイン電圧を印加するとき、前記コレクタ領域と前記ドレイン領域とにより形成されたｐｎ接合構造はトンネリングする、請求項１に記載の半導体パワーデバイス。
  10. 前記ボディ領域の下方に位置する第２の導電型の柱状ドープ領域を更に含み、前記柱状ドープ領域のドープ不純物と前記ドリフト領域のドープ不純物とは電荷バランスを形成する、請求項１に記載の半導体パワーデバイス。
JP2019571990A 2017-12-29 2018-11-26 半導体パワーデバイス Active JP6990890B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
CN201711481167.4A CN109994468B (zh) 2017-12-29 2017-12-29 半导体超结功率器件
CN201711481071.8 2017-12-29
CN201711481167.4 2017-12-29
CN201711481071.8A CN109994470A (zh) 2017-12-29 2017-12-29 一种半导体功率器件
CN201711489809.5A CN109994549B (zh) 2017-12-29 2017-12-29 半导体功率器件
CN201711489809.5 2017-12-29
CN201711489817.XA CN109994538A (zh) 2017-12-29 2017-12-29 一种半导体超结功率器件
CN201711489817.X 2017-12-29
PCT/CN2018/117414 WO2019128587A1 (zh) 2017-12-29 2018-11-26 半导体功率器件

Publications (2)

Publication Number Publication Date
JP2020526024A JP2020526024A (ja) 2020-08-27
JP6990890B2 true JP6990890B2 (ja) 2022-01-12

Family

ID=67065082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019571990A Active JP6990890B2 (ja) 2017-12-29 2018-11-26 半導体パワーデバイス

Country Status (4)

Country Link
US (1) US11189698B2 (ja)
JP (1) JP6990890B2 (ja)
KR (1) KR102246501B1 (ja)
WO (1) WO2019128587A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116264242A (zh) 2021-12-15 2023-06-16 苏州东微半导体股份有限公司 Igbt器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165380A (ja) 2005-12-09 2007-06-28 Toshiba Corp 半導体装置及びその製造方法
WO2013088544A1 (ja) 2011-12-15 2013-06-20 株式会社日立製作所 半導体装置および電力変換装置
CN103579230A (zh) 2012-07-26 2014-02-12 无锡维赛半导体有限公司 半导体功率器件
JP2015226029A (ja) 2014-05-30 2015-12-14 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2016129192A (ja) 2015-01-09 2016-07-14 株式会社デンソー 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0212564D0 (en) * 2002-05-31 2002-07-10 Koninkl Philips Electronics Nv Trench-gate semiconductor device
US8093621B2 (en) * 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
US7871882B2 (en) * 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
US20100155831A1 (en) * 2008-12-20 2010-06-24 Power Integrations, Inc. Deep trench insulated gate bipolar transistor
CN102487078A (zh) * 2010-12-06 2012-06-06 无锡华润上华半导体有限公司 绝缘栅双极型功率管及其制造方法
DE102012105162B4 (de) * 2012-06-14 2017-02-02 Infineon Technologies Austria Ag Integriertes Leistungshalbleiterbauelement, Herstellungsverfahren dafür und Chopperschaltung mit integriertem Halbleiterbauelement
CN103579231A (zh) * 2012-07-26 2014-02-12 无锡维赛半导体有限公司 半导体功率器件
CN102856385A (zh) * 2012-08-29 2013-01-02 成都瑞芯电子有限公司 一种具有沟槽源极场板的Trench MOSFET晶体管及其制备方法
US10608104B2 (en) * 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
DE102014117780B4 (de) * 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102016101647A1 (de) * 2016-01-29 2017-08-17 Infineon Technologies Austria Ag Halbleitervorrichtung mit superjunction-struktur und transistorzellen in einem übergangsbereich entlang einem transistorzellenbereich

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165380A (ja) 2005-12-09 2007-06-28 Toshiba Corp 半導体装置及びその製造方法
WO2013088544A1 (ja) 2011-12-15 2013-06-20 株式会社日立製作所 半導体装置および電力変換装置
CN103579230A (zh) 2012-07-26 2014-02-12 无锡维赛半导体有限公司 半导体功率器件
JP2015226029A (ja) 2014-05-30 2015-12-14 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2016129192A (ja) 2015-01-09 2016-07-14 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP2020526024A (ja) 2020-08-27
US20200258983A1 (en) 2020-08-13
KR102246501B1 (ko) 2021-04-30
WO2019128587A1 (zh) 2019-07-04
KR20200028015A (ko) 2020-03-13
US11189698B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
CN105280711B (zh) 电荷补偿结构及用于其的制造
CN110556388B (zh) 一种可集成功率半导体器件及其制造方法
KR102066310B1 (ko) 전력용 반도체 소자
JP6668798B2 (ja) 半導体装置
CN107068759B (zh) 半导体器件及其制造方法
JP5151087B2 (ja) 半導体装置およびその製造方法
EP3340311B1 (en) Trench gate igbt
CN105723516A (zh) 采用高能量掺杂剂注入技术的半导体结构
JP2009032728A (ja) 半導体装置
CN102456716A (zh) 半导体器件
JP2013201167A (ja) 電力用半導体装置
CN101180739A (zh) 用于半导体器件的边缘末端
CN110212018B (zh) 超结结构及超结器件
US20160043205A1 (en) Semiconductor device
CN108091685A (zh) 一种提高耐压的半超结mosfet结构及其制备方法
JP2013069852A (ja) 半導体装置
WO2020125326A1 (zh) 半导体超结功率器件
US20200219996A1 (en) Igbt device
US8872242B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
CN109166915B (zh) 一种介质超结mos型功率半导体器件及其制备方法
JP6990890B2 (ja) 半導体パワーデバイス
JP2022143238A (ja) 半導体装置
US20170352725A1 (en) Power semiconductor device and method of fabricating the same
JP2013055347A (ja) 半導体装置
CN109994549B (zh) 半导体功率器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211124

R150 Certificate of patent or registration of utility model

Ref document number: 6990890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150