JP5261927B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5261927B2 JP5261927B2 JP2006332718A JP2006332718A JP5261927B2 JP 5261927 B2 JP5261927 B2 JP 5261927B2 JP 2006332718 A JP2006332718 A JP 2006332718A JP 2006332718 A JP2006332718 A JP 2006332718A JP 5261927 B2 JP5261927 B2 JP 5261927B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- base
- base region
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000009792 diffusion process Methods 0.000 claims description 57
- 239000012535 impurity Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 25
- 238000009826 distribution Methods 0.000 claims description 13
- 230000003071 parasitic effect Effects 0.000 description 18
- 230000015556 catabolic process Effects 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000153 supplemental effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
支持基板1の上に埋め込み絶縁膜2を介してN型半導体層3が張り合わせされている。N型半導体層3の表面には、P型ベース領域4、N型バッファー領域8が形成される。P型ベース領域4の表面には、N+型エミッタ領域5とP+型ベース・コンタクト拡散領域10が拡散されている。N型バッファー領域8の表面には、P+型コレクタ領域9が拡散されている。また、P型ベース領域4の上には、ゲート絶縁膜6を介してゲート電極7がフィールド酸化膜11の上方まで延びている。N+エミッタ領域5とP+ベース・コンタクト拡散領域10の上には、エミッタ電極12が形成され、P+型コレクタ領域9の上にはコレクタ電極13が形成されている。
オン電圧は、デバイスがオン状態のときの抵抗成分に主に依存する。ゲート絶縁膜6の下方に形成されるチャネル抵抗は、主抵抗成分の1つであり低減が重要である。また、SOAについては、ラッチアップの抑制が重要である。
α(NPN) + α(PNP) ≧ 1
である。従って、ラッチアップの抑制には両バイポーラトランジスタの電流利得αを下げることも重要である。
ここで、DE:エミッタ領域内の少数キャリアの拡散係数、DP:ベース領域内の少数キャリアの拡散係数、NB:ベース領域の不純物濃度、NE:エミッタ領域の不純物濃度、W:ベース領域の幅、LE:エミッタ領域の少数キャリアの拡散長である。αを低下するには、NB増加、NE減少、W増加が効果あることは明らかである。
特許文献1は図12に示すように、P型ベース領域4の下方に高濃度P型領域14を連続して追加している。特許文献2は図13に示すように、エミッタ領域5の下方に高濃度P型領域14が形成されている。チャネル部分に影響を与えないように、高濃度P型領域14はゲート電極7に対してセルフアラインで形成されている。
前述した通り、ラッチアップ防止については、寄生NPNトランジスタの電流利得αを低減することが望ましい。寄生NPNトランジスタのターン・オン時は、エミッタ領域端が最もベース電位が上昇してキャリアの発生箇所になるため、エミッタ領域端からP型ベース領域に向かって少数キャリア(電子)は拡散していく。エミッタ領域下方には高濃度P型領域が存在するため電流利得は低下する。一方、ゲート電極下方には低濃度のP型ベース領域が存在しているため、エミッタ領域から横方向への電流利得は、縦方向に比べて大きくなる。キャリアは主に横方向の低濃度領域を拡散してN型半導体層に到達すると考えられる。
また、特許文献1では、図12に示すように高濃度P型領域14がゲート電極7の下方まで延びているが表面までは到達しておらず、エミッタ領域5の側面から横方向は低濃度P型ベース領域が存在しており十分とは言えない。
特許文献1では、P型ベース領域4の下方に高濃度P型領域14があるため、N型半導体層3との間のPN接合の曲率は大きくなり電界集中しやすい。このため、100V以上の高耐圧デバイスとしてはあまり好ましくない。
1番目は、第1導電型エミッタ領域下方に第2導電型不純物濃度の最大(頂上)を有するレトログレード・プロファイルであり、表面から頂上へ緩やかに濃度が増加する。
2番目は、ゲート電極端下方から第2導電型コレクタ領域側へ僅かに延びる。ゲート電極端下方の不純物濃度最大点からの横方向の長さは、最大点からの縦方向の長さと同等以上ある。これによって、ゲート電極下方の第2導電型ベース領域の不純物量を、第1導電型エミッタ領域下方の不純物量と同等以上にすることができて、寄生バイポーラTrの電流利得を低減できる。ターン・オンしてもラッチアップ抑制に効果を有する。
これにより、オフ時の耐圧アップを可能にする。第1のベース領域は表面近傍に形成されて拡散深さはそれ程大きくない。このため、第1導電型半導体層と隣接すると曲率が大きくなり電界集中してオフ耐圧を低下する恐れがある。本発明では、第1のベース領域を比較的拡散深さの大きい低濃度第2導電型領域で包含することで、電界集中を緩和する効果を有しオフ耐圧を向上できる。
また、本発明は、縦型のIGBTに適用しても効果を有する。縦型素子の場合は、コレクタ領域、バッファー領域が基板裏面側に形成されるが、ベース領域の形成方法は、上記横型素子で説明したものと同様の構造を有する。
(第1の実施形態)
図1に、本発明の第1の実施形態の横型IGBTの断面図を示す。図7に平面図を示す。
これは、エミッタ領域5の端の横方向にもエミッタ領域5の下方と同程度の不純物量を形成すれば、横方向で電流利得が低下して、寄生NPNトランジスタ全体の電流利得の増加を抑えるためである。
図5に、本発明の第2の実施形態の横型IGBTを示し、次の点だけが第1の実施形態と相違している。
図6に、本発明の第3の実施形態の縦型IGBTの断面図を示す。
縦型素子なのでP型コレクタ領域9は基板20の裏面に形成されて、N型バッファー領域8はP型コレクタ領域9の上に形成される。その上にN型半導体層3が形成される。表面近傍に第2のP−型ベース領域15が互いに間隔をおいて配置されて、第2のP−型ベース領域15の表面には、第1のP型ベース領域16が形成される。
図8は、本発明の第1の実施形態のIGBTの製造方法を示している。
図8(a)に示すように、N型半導体層3の表面に、第2のP−型ベース領域15とN型バッファー領域8を注入とドライブインを用いて形成する。その後、図8(b)に示すように、LOCOS酸化膜11を形成、更に、第2のP−型ベース領域115の表面に硼素イオン注入を用いて第1のP型ベース領域16を形成する。その加速エネルギーは例えば180KeVで、ドーズ量は6.5×1013[ions/cm2]である。図8(c)に示すように、ゲート絶縁膜6を形成した後、第1のP型ベース領域16と端部が重なるようにポリシリコンのゲート電極7を形成する。
2 埋め込み絶縁層
3 N型半導体層
4 P型ベース領域
5 N+型エミッタ領域
6 ゲート絶縁膜
7 ゲート電極
8 N型バッファー領域
9 P+型コレクタ領域
10 P+型ベース・コンタクト拡散領域
11 LOCOS酸化膜
12 エミッタ電極
13 コレクタ電極
14 高濃度P型領域
15 第2のP−型ベース領域
16 第1のP型ベース領域
17 P型半導体層(第2のベース領域)
18 N型ウェル領域
Claims (4)
- 支持基板と、
前記支持基板の一方の主面の上方に埋め込み絶縁膜を介して形成されている第1導電型の半導体層と、
前記半導体層表面から形成されている第2導電型の第1のベース領域と、
前記第1のベース領域の表面濃度よりも低濃度で拡散深さが大きく前記第1のベース領域の少なくとも一部と繋がる第2導電型の第2のベース領域と、
前記第2のベース領域と横方向に離間して前記半導体層の表面から形成されている第1導電型のバッファー領域と、
前記第1のベース領域の表面から形成されている第1導電型のエミッタ領域と、
前記バッファー領域の表面から形成されている第2導電型のコレクタ領域と、
前記第1のベース領域または前記第2のベース領域の表面から形成されている第2導電型のベース・コンタクト拡散領域と、
前記第1のベース領域あるいは前記第2のベース領域の上に前記エミッタ領域端から前記第1のベース領域あるいは前記第2のベース領域端を超えて形成されているゲート絶縁膜と、
前記ゲート絶縁膜の上に形成されているゲート電極と、
前記エミッタ領域および前記ベース・コンタクト拡散領域上に接続されているエミッタ電極と、
前記コレクタ領域上に接続されているコレクタ電極とを備え、
前記第1のベース領域は、
前記半導体層の表面から増加して前記エミッタ領域下方において最大になる第2導電型不純物の縦方向濃度分布を有しながら前記ゲート電極下方の一部まで延在されて、前記ゲート電極の端部の下方に位置する不純物濃度の最大点から前記コレクタ電極方向へ向かう横方向の長さは、前記最大点から前記支持基板方向へ向かう縦方向の長さと比較して同等以上であり、
平面視において、
前記コレクタ領域は、方形の直線部分と前記直線部分の両端に接続される半円のコーナー部分を有する平面形状を備え、
前記エミッタ領域は、前記コレクタ領域の外側に前記コレクタ領域から離間して位置し、前記コレクタ領域の前記コーナー部分に対応する部分には形成されておらず、
前記エミッタ領域は、前記コレクタ領域の前記直線部分に対応して、平行に延伸される直線部分を有する平面形状を備え、
前記第2導電型のベース・コンタクト拡散領域の深さが、前記エミッタ領域の下方まで拡がっていることを特徴とする半導体装置。 - 支持基板と、
前記支持基板の一方の主面の上方に埋め込み絶縁膜を介して形成されている第2導電型の半導体層からなる第2のベース領域と、
前記第2のベース領域の表面から形成されている第2導電型の第1のベース領域と、
前記第1のベース領域と横方向に離間して前記半導体層内に形成されている第1導電型のウェル領域と、
前記ウェルに隣接する第1導電型のバッファー領域と、
前記第1のベース領域の表面から形成されている第1導電型のエミッタ領域と、
前記バッファー領域の表面から形成されている第2導電型のコレクタ領域と、
前記第1のベース領域に形成されている第2導電型のベース・コンタクト拡散領域と、
前記第2のベース領域上において、前記エミッタ領域端から前記第2のベース領域端を超えて形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されているゲート電極と、
前記エミッタ領域および前記ベース・コンタクト拡散領域上に接続されているエミッタ電極と、
前記コレクタ領域上に接続されているコレクタ電極とを備え、
前記第1のベース領域は、
前記第2のベース領域の表面から増加して前記エミッタ領域の下方において最大になる第2導電型不純物の縦方向濃度分布を有しながら前記ゲート電極下方の一部まで延在されて、前記ゲート電極の端部の下方に位置する不純物濃度の最大点から前記コレクタ電極方向へ向かう横方向の長さは、前記最大点から前記支持基板方向へ向かう縦方向の長さと比較して同等以上であり、
前記第1のベース領域直下から前記埋め込み絶縁膜の間の前記第2のベース領域は前記第1のベース領域の表面濃度よりも低く、
平面視において、
前記コレクタ領域は、方形の直線部分と前記直線部分の両端に接続される半円のコーナー部分を有する平面形状を備え、
前記エミッタ領域は、前記コレクタ領域の外側に前記コレクタ領域から離間して位置し、前記コレクタ領域の前記コーナー部分に対応する部分には形成されておらず、
前記エミッタ領域は、前記コレクタ領域の前記直線部分に対応して、平行に延伸される直線部分を有する平面形状を備え、
前記第2導電型のベース・コンタクト拡散領域の深さが、前記エミッタ領域の下方まで拡がっていることを特徴とする半導体装置。 - 2つの主面を有する半導体基板と、
前記半導体基板内に、一方の主面と隣接する第1導電型の半導体層と、
前記半導体層の表面から形成されている第2導電型の第1のベース領域と、
前記第1のベース領域の表面濃度よりも低濃度で拡散深さが大きくかつ前記第1のベース領域を内在する第2導電型の第2のベース領域と、
前記第1のベース領域または前記第2のベース領域の表面から形成されている第2導電型のベース・コンタクト拡散領域と、
前記第1のベース領域の表面から形成されている第1導電型のエミッタ領域と、
前記半導体基板のもう一方の主面に隣接する第2導電型のコレクタ領域と、
前記コレクタ領域と前記半導体層間に挿入されている第1導電型バッファー層と、
前記エミッタ領域端から前記第2のベース領域端を超えて形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されているゲート電極と、
前記エミッタ領域および前記ベース・コンタクト拡散領域上に接続されているエミッタ電極と、
前記コレクタ領域に接続されているコレクタ電極とを備え、
前記第1のベース領域は、
前記半導体層の表面から増加して前記エミッタ領域下方において最大になる第2導電型不純物の縦方向濃度分布を有しながら前記ゲート電極下方の一部まで延在されて、前記ゲート電極の端部の下方に位置する不純物濃度の最大点から前記ゲート電極の中央下方へ向かう横方向の長さは、前記最大点から前記コレクタ電極方向へ向かう縦方向の長さと比較して同等以上であることを特徴とする半導体装置。 - 前記第2導電型のベース・コンタクト拡散領域が前記エミッタ領域の下方まで拡がっていることを特徴とする請求項3に記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006332718A JP5261927B2 (ja) | 2006-12-11 | 2006-12-11 | 半導体装置 |
US11/943,614 US7719086B2 (en) | 2006-12-11 | 2007-11-21 | Lateral insulated gate bipolar transistor having a retrograde doping profile in base region and method of manufacture thereof |
US12/662,680 US7944022B2 (en) | 2006-12-11 | 2010-04-28 | Lateral insulated gate bipolar transistor having a retrograde doping profile in base region and method of manufacture thereof |
US12/963,665 US8093131B2 (en) | 2006-12-11 | 2010-12-09 | Lateral insulated gate bipolar transistor having a retrograde doping profile in base region and method of manufacture thereof |
US13/064,430 US8304858B2 (en) | 2006-12-11 | 2011-03-24 | Lateral insulated gate bipolar transistor having a retrograde doping profile in base region and method of manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006332718A JP5261927B2 (ja) | 2006-12-11 | 2006-12-11 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008147415A JP2008147415A (ja) | 2008-06-26 |
JP2008147415A5 JP2008147415A5 (ja) | 2009-08-20 |
JP5261927B2 true JP5261927B2 (ja) | 2013-08-14 |
Family
ID=39496984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006332718A Expired - Fee Related JP5261927B2 (ja) | 2006-12-11 | 2006-12-11 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (4) | US7719086B2 (ja) |
JP (1) | JP5261927B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5261927B2 (ja) * | 2006-12-11 | 2013-08-14 | パナソニック株式会社 | 半導体装置 |
JP5272410B2 (ja) * | 2008-01-11 | 2013-08-28 | 富士電機株式会社 | 半導体装置およびその製造方法 |
TWI387106B (zh) * | 2008-10-16 | 2013-02-21 | Vanguard Int Semiconduct Corp | 閘極絕緣雙接面電晶體(igbt)靜電放電防護元件 |
JP2010165978A (ja) * | 2009-01-19 | 2010-07-29 | Panasonic Corp | 半導体装置およびその製造方法 |
US8049307B2 (en) | 2009-01-23 | 2011-11-01 | Vanguard International Semiconductor Corporation | Insulated gate bipolar transistor (IGBT) electrostatic discharge (ESD) protection devices |
JP4857353B2 (ja) * | 2009-03-02 | 2012-01-18 | 株式会社日立製作所 | 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置 |
JP5124533B2 (ja) * | 2009-06-30 | 2013-01-23 | 株式会社日立製作所 | 半導体装置、それを用いたプラズマディスプレイ駆動用半導体集積回路装置、及びプラズマディスプレイ装置 |
JP5002693B2 (ja) * | 2010-09-06 | 2012-08-15 | 株式会社東芝 | 半導体装置 |
JP2012099517A (ja) * | 2010-10-29 | 2012-05-24 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
CN102856193B (zh) * | 2011-06-27 | 2015-05-13 | 中国科学院微电子研究所 | Igbt器件及其制作方法 |
CN102856192B (zh) * | 2011-06-27 | 2015-05-13 | 中国科学院微电子研究所 | Igbt器件及其制作方法 |
CN103650147B (zh) | 2011-07-05 | 2016-07-06 | 三菱电机株式会社 | 半导体装置 |
US8581339B2 (en) * | 2011-08-08 | 2013-11-12 | Macronix International Co., Ltd. | Structure of NPN-BJT for improving punch through between collector and emitter |
JP2013182905A (ja) * | 2012-02-29 | 2013-09-12 | Toshiba Corp | 半導体装置 |
WO2014033991A1 (ja) | 2012-08-30 | 2014-03-06 | パナソニック株式会社 | 半導体装置 |
CN104347397B (zh) * | 2013-07-23 | 2018-02-06 | 无锡华润上华科技有限公司 | 注入增强型绝缘栅双极型晶体管的制造方法 |
JP2015026751A (ja) * | 2013-07-29 | 2015-02-05 | 株式会社日立製作所 | 横型バイポーラトランジスタおよびその製造方法 |
CN103633087B (zh) * | 2013-12-19 | 2016-08-17 | 电子科技大学 | 一种具有esd保护功能的强抗闩锁可控ligbt器件 |
US9960269B2 (en) * | 2016-02-02 | 2018-05-01 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
CN108242394A (zh) * | 2016-12-27 | 2018-07-03 | 全球能源互联网研究院 | 一种碳化硅mos栅控功率器件及其制备方法 |
JP7153559B2 (ja) * | 2017-07-14 | 2022-10-14 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
CN107919391B (zh) * | 2017-11-16 | 2020-07-03 | 重庆邮电大学 | 一种具有槽型氧化层和垂直缓冲层的rc-ligbt |
CN108321195B (zh) * | 2018-02-05 | 2020-05-22 | 电子科技大学 | 一种具有阳极夹断槽的短路阳极soi ligbt |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5801420A (en) * | 1994-09-08 | 1998-09-01 | Fuji Electric Co. Ltd. | Lateral semiconductor arrangement for power ICS |
JPH08130312A (ja) | 1994-09-08 | 1996-05-21 | Fuji Electric Co Ltd | 横型半導体装置およびその使用方法 |
JPH10150193A (ja) * | 1996-09-17 | 1998-06-02 | Toshiba Corp | 高耐圧半導体装置 |
JPH10242456A (ja) | 1997-02-28 | 1998-09-11 | Toshiba Corp | 横型絶縁ゲートバイポーラトランジスタ |
JP3473460B2 (ja) * | 1998-11-20 | 2003-12-02 | 富士電機株式会社 | 横型半導体装置 |
JP2002270844A (ja) * | 2001-03-07 | 2002-09-20 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4354876B2 (ja) * | 2004-06-10 | 2009-10-28 | パナソニック株式会社 | 半導体装置 |
JP4387291B2 (ja) * | 2004-12-06 | 2009-12-16 | パナソニック株式会社 | 横型半導体デバイスおよびその製造方法 |
JP5261927B2 (ja) * | 2006-12-11 | 2013-08-14 | パナソニック株式会社 | 半導体装置 |
-
2006
- 2006-12-11 JP JP2006332718A patent/JP5261927B2/ja not_active Expired - Fee Related
-
2007
- 2007-11-21 US US11/943,614 patent/US7719086B2/en active Active
-
2010
- 2010-04-28 US US12/662,680 patent/US7944022B2/en active Active
- 2010-12-09 US US12/963,665 patent/US8093131B2/en not_active Expired - Fee Related
-
2011
- 2011-03-24 US US13/064,430 patent/US8304858B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7944022B2 (en) | 2011-05-17 |
US20100213509A1 (en) | 2010-08-26 |
US7719086B2 (en) | 2010-05-18 |
US20110081751A1 (en) | 2011-04-07 |
US20080135972A1 (en) | 2008-06-12 |
US8093131B2 (en) | 2012-01-10 |
US20110169046A1 (en) | 2011-07-14 |
JP2008147415A (ja) | 2008-06-26 |
US8304858B2 (en) | 2012-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5261927B2 (ja) | 半導体装置 | |
US7238987B2 (en) | Lateral semiconductor device and method for producing the same | |
US9082846B2 (en) | Integrated circuits with laterally diffused metal oxide semiconductor structures | |
KR101847227B1 (ko) | Esd 트랜지스터 | |
TWI388011B (zh) | 半導體裝置及其形成方法 | |
JP4844621B2 (ja) | トランジスタ型保護素子および半導体集積回路 | |
JP6698697B2 (ja) | 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法 | |
EP3659180B1 (en) | Insulated gate power semiconductor device and method for manufacturing such device | |
JP2003060204A (ja) | Dmosトランジスタの製造方法 | |
CN100517750C (zh) | 半导体装置 | |
US20150162441A1 (en) | Ldmos device with improved avalanche energy and associated fabricating method | |
US8115273B2 (en) | Deep trench isolation structures in integrated semiconductor devices | |
JP2003060205A (ja) | Dmosトランジスタの製造方法 | |
US9324861B2 (en) | Semiconductor device | |
JP2019176061A (ja) | 半導体装置 | |
WO2022004084A1 (ja) | 半導体装置 | |
JP5641879B2 (ja) | 半導体装置 | |
JP2008147318A (ja) | 高耐圧半導体装置及びその製造方法 | |
JP4952042B2 (ja) | 半導体装置 | |
JP4248548B2 (ja) | 高耐圧半導体装置及びその製造方法 | |
JP4088263B2 (ja) | 高耐圧半導体素子 | |
JP2008004783A (ja) | 高耐圧半導体装置およびその製造方法 | |
KR20230144201A (ko) | 아이솔레이션 항복 전압 향상을 위한 반도체 소자 | |
JP2011171662A (ja) | 保護トランジスタおよび半導体集積回路 | |
JP2011066290A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090702 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091001 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20111209 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111221 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120801 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5261927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |