CN109564877B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109564877B
CN109564877B CN201880002960.8A CN201880002960A CN109564877B CN 109564877 B CN109564877 B CN 109564877B CN 201880002960 A CN201880002960 A CN 201880002960A CN 109564877 B CN109564877 B CN 109564877B
Authority
CN
China
Prior art keywords
region
end line
body region
line
side direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880002960.8A
Other languages
English (en)
Other versions
CN109564877A (zh
Inventor
生田晃久
樱井浩司
金井悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of CN109564877A publication Critical patent/CN109564877A/zh
Application granted granted Critical
Publication of CN109564877B publication Critical patent/CN109564877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

在具备SOI结构的半导体装置中，源极区域(9)和漏极区域(7)沿着相对置的长度最长的方向即长边方向伸长，且在与长边方向正交的方向即短边方向上排列配置。体区域(4)配置为，在平面视图下，在长边方向上伸长，且被漂移区域(5)及绝缘体区域(11)包围。在此，随着从体区域(4)的长边方向的中央部朝向末端部，绝缘体区域(11)与体区域(4)的短边方向的间隔变窄。由此实现高耐压化。

Description

半导体装置
技术领域
本发明涉及半导体装置，尤其是横型高耐压MOS晶体管。
背景技术
为了提高EV(Electric Vehicle：电动车)、混合动力车的行驶距离及防止过充电，不断开发了对电池的电压进行监控、计测、监视的BMS(Battery Management System：电池管理系统)用的半导体IC(Integrated Circuit：集成电路)。搭载于EV、混合动力车的车载用电池将多个锂离子电池单元串联连接而构成。BMS用半导体IC由于将多个电池单元连接来计测、监视，所以要求具有100V以上的漏源间耐压的高耐压MOS(Metal OxideSemiconductor：金属氧化物半导体)晶体管。
为了将这样的高耐压MOS晶体管集成、并且在高温下也得到高可靠性，优选使用SOI(Silicon on Insulator：绝缘体上硅)基板。在SOI基板中，为了使元件彼此分离，通常利用DTI(Deep Trench Isolation：深槽隔离)。这是因为，对于PN结分离而言，在高温时漏电流增加，进而还容易受到浪涌噪声的影响，元件间的寄生晶体管工作而容易发生闩锁(latch up)。另外，还伴随着由于杂质扩散区域扩展从而元件分离所需要的面积增大的困难。
高耐压MOS晶体管存在沟道的导电型为N型或P型这两种。在本说明书中以横型P沟道MOS晶体管为例，但如果对各结构的导电型进行变更，则对于横型N沟道MOS晶体管的情况也同样地成立。
高耐压横型P沟道MOS晶体管的平面布局在采用源极区域及体(body)区域被漏极区域包围的形态的情况下，容易发生因平面视图下体区域端部的击穿而导致的耐压降低。
为此，在专利文献1至3中提出了能够提高耐压的半导体装置。
现有技术文献
专利文献
专利文献1：日本特许第5456147号公报
专利文献2：国际公开第2012/107998号
专利文献3：日本特开2011-204924号公报
发明概要
发明要解决的课题
但是，在上述的专利文献1至3所公开的技术中，分别设想了耐压为几十V左右的器件的元件末端部的布局，对于在本发明的应用中所设定的目标耐压为100V以上的器件而言，与更高电压的施加相应地，向栅极绝缘膜与STI区域边界部的电场增强，因此仅通过专利文献1至3所公开的对策，对于所要求的耐压提高而言是不充分的。
发明内容
本发明是鉴于上述课题而做出的，目的在于提供一种高耐压MOS晶体管结构的半导体装置，其能够缓和平面视图下的元件末端部的电场集中而实现高耐压的提高。
用于解决课题的手段
为了解决上述课题，本发明的第一半导体装置，具备：半导体层，隔着埋入绝缘膜而形成在半导体基板的一主面侧的上部；第一导电型的体区域，形成在所述半导体层的上部；第二导电型的漏极区域，在所述半导体层的上部从所述体区域远离而形成；第二导电型的源极区域，形成在所述体区域的表面；第二导电型的漂移区域，形成在所述半导体层内的所述漏极区域与所述体区域之间；绝缘体区域，在所述半导体层的表面的所述体区域与所述漏极区域之间以重叠在所述漂移区域上的方式形成；栅极绝缘膜，从所述半导体层的表面的所述体区域上的一部分形成到所述绝缘体区域的端部；栅电极，形成在所述栅极绝缘膜上到所述绝缘体区域上；以及电极，在所述源极区域上及所述漏极区域上分别形成；在平面视图下，所述源极区域和所述漏极区域沿着相对置的长度最长的方向即长边方向而伸长，并在与所述长边方向正交的方向即短边方向上排列配置；在平面视图下，所述体区域配置为，在所述长边方向上伸长并被所述漂移区域及所述绝缘体区域包围；随着从所述体区域的所述长边方向的中央部朝向末端部，所述绝缘体区域与所述体区域在所述短边方向上的间隔变窄。
在本发明的第一半导体装置中，优选的是，在平面视图下，在随着从所述体区域的所述长边方向的中央部朝向末端部而所述绝缘体区域与所述体区域在所述短边方向上的间隔变窄的顶端，所述绝缘体区域与所述体区域接触。
在本发明的第一半导体装置中，优选的是，在平面视图下，随着从所述体区域的所述长边方向的中央部朝向末端部，所述绝缘体区域开口的区域的所述短边方向的宽度变窄，从而所述绝缘体区域与所述体区域在所述短边方向上的间隔变窄。
本发明的第二半导体装置，具备：半导体层，隔着埋入绝缘膜而形成在半导体基板的一主面侧的上部；第一导电型的体区域，形成在所述半导体层的上部；第二导电型的漏极区域，在所述半导体层的上部从所述体区域远离而形成；第二导电型的源极区域，形成在所述体区域的表面；第二导电型的漂移区域，形成在所述半导体层内的所述漏极区域与所述体区域之间；绝缘体区域，形成在所述半导体层的表面的所述体区域与所述漏极区域之间；栅极绝缘膜，从所述半导体层的表面的所述体区域上的一部分形成到所述绝缘体区域的端部；栅电极，形成在所述栅极绝缘膜上到所述绝缘体区域上；以及电极，在所述源极区域上及所述漏极区域上分别形成；在平面视图下，所述源极区域和所述漏极区域沿着相对置的长度最长的方向即长边方向而伸长，并在与所述长边方向正交的方向即短边方向上排列配置；在平面视图下，所述体区域和所述绝缘体区域在所述长边方向上伸长且呈一方将另一方的周围包围的配置，并且，表示各自的区域端部的端线具有在所述栅电极下方通过的所述绝缘体区域的第一端线和所述体区域的第二端线；所述第二端线在所述体区域到所述半导体层之间形成杂质浓度或导电型不同的边界线；在平面视图下，所述第一端线和所述第二端线都具有沿着所述长边方向而对置的直线部、和将所述长边方向的直线部的末端间用以钝角的顶角而弯曲的折线或圆弧进行连结的曲线部；在所述直线部，所述体区域的所述第二端线具有与所述绝缘体区域的所述第一端线相比在所述短边方向上更位于所述源极区域侧的部分；在所述曲线部，所述绝缘体区域的所述第一端线具有与所述体区域的所述第二端线相比在所述长边方向上更位于所述源极区域侧的部分；所述第一端线和所述第二端线具有交叉点；在所述交叉点，随着朝向所述长边方向而间隔变窄的所述第一端线和所述第二端线所夹的角度是锐角。
本发明的第三半导体装置，具备：第一导电型的半导体层，隔着埋入绝缘膜而形成在半导体基板的一主面侧的上部；第一导电型的体区域，形成在所述半导体层的上部；第二导电型的漏极区域，在所述半导体层的上部从所述体区域远离而形成；第二导电型的源极区域，形成在所述体区域的表面；第二导电型的漂移区域，形成在所述半导体层内的所述漏极区域与所述体区域之间；绝缘体区域，形成在所述半导体层的表面的所述体区域与所述漏极区域之间；栅极绝缘膜，从所述半导体层的表面的所述体区域上的一部分形成到所述绝缘体区域的端部；栅电极，形成在所述栅极绝缘膜上到所述绝缘体区域上；以及电极，在所述源极区域上及所述漏极区域上分别形成；在平面视图下，所述源极区域和所述漏极区域沿着相对置的长度最长的方向即长边方向而伸长，并在与所述长边方向正交的方向即短边方向上排列配置；在平面视图下，所述漂移区域和所述绝缘体区域在所述长边方向上伸长，与所述体区域形成一方将另一方的周围包围的配置，并且，表示各自的区域端部的端线具有在所述栅电极下方通过的所述绝缘体区域的第一端线和所述漂移区域的第三端线；所述第三端线在所述漂移区域与所述半导体层之间形成导电型不同的边界线；在平面视图下，所述第一端线和所述第三端线都具有沿着所述长边方向而对置的直线部、和将所述长边方向的直线部的末端间用以钝角的顶角而弯曲的折线或圆弧进行连结的曲线部；在所述直线部，所述漂移区域的所述第三端线具有与所述绝缘体区域的所述第一端线相比在所述短边方向上更位于所述源极区域侧的部分；在所述曲线部，所述绝缘体区域的所述第一端线具有与所述漂移区域的所述第三端线相比在所述长边方向上更位于所述源极区域侧的部分；所述第一端线和所述第三端线具有交叉点；在所述交叉点，随着朝向所述长变方向而间隔变窄的所述第一端线和所述第三端线所夹的角度是锐角。
在本发明的第二及第三半导体装置中，优选的是，在平面视图下，所述交叉点处的所述锐角的角度为30°以上且60°以下。
在本发明的第二及第三半导体装置中，优选的是，在平面视图下，对于所述体区域与所述栅电极重叠的间隔而言，所述体区域的第二端线的所述曲线部处的所述长边方向的间隔大于所述体区域的第二端线的所述直线部处的所述短边方向的间隔。
在本发明的第二及第三半导体装置中，优选的是，在平面视图下，对于所述栅极绝缘膜上的所述栅电极端部到所述绝缘体区域端部的间隔而言，所述绝缘体区域的第一端线的所述曲线部处的所述长边方向的尺寸小于所述绝缘体区域的第一端线的所述直线部处的所述短边方向的尺寸。
在本发明的第二及第三半导体装置中，优选的是，在平面视图下，关于所述体区域的所述第二端线和所述绝缘体区域的所述第一端线，所述直线部的所述短边方向的宽度较大的一方的端线，其所述长边方向上的所述直线部的末端的所述长边方向的位置在源极区域侧。
在本发明的第二及第三半导体装置中，优选的是，在平面视图下，以所述体区域的所述第二端线的所述直线部的所述短边方向的宽度、与所述绝缘体区域的所述第一端线的所述直线部的所述短边方向的宽度的尺寸差的一半以上的程度，所述长边方向上的直线的末端的所述长边方向的位置在所述源极区域侧。
在本发明的第二及第三半导体装置中，优选的是，在平面视图下，关于所述体区域的所述第二端线或所述漂移区域的所述第三端线与所述绝缘体区域的所述第一端线之间的间隔，所述绝缘体区域的所述第一端线的所述曲线部处的所述长边方向的间隔小于所述绝缘体区域的所述第一端线的所述直线部处的所述短边方向的间隔。
在本发明的第一、第二及第三半导体装置中，优选的是，在平面视图下，关于环状的所述栅电极的宽度尺寸，所述长边方向的宽度尺寸小于所述短边方向的宽度尺寸。
在本发明的第一、第二及第三半导体装置中，优选的是，在平面视图下，关于所述栅电极的不覆盖所述体区域的上方的区域的尺寸，所述体区域的第二端线的所述曲线部处的所述长边方向的尺寸小于所述体区域的第二端线的所述直线部处的所述短边方向的尺寸。
发明效果
根据本发明的半导体装置，能够提供对于车载器件所要求的高耐压化具有优良效果的高耐压MOS晶体管。
附图说明
图1的(A)是概略地表示第一实施方式的半导体装置的结构的平面图，图1的(B)是将图1的(A)的主要部分扩大了的概略平面图。
图2是沿着图1的(A)、图1的(B)的II-II′线的概略剖面图。
图3是沿着图1的(A)、图1的(B)的III-III′线的概略剖面图。
图4是表示第一实施方式及比较例的各横型P沟道MOS晶体管的漏源间耐压的比较结果的电流—电压特性图。
图5的(A)是概略地表示第二实施方式的半导体装置的结构的平面图，图5的(B)是将图5的(A)的主要部分扩大了的概略平面图。
图6是概略地表示比较例的横型P沟道MOS晶体管的结构的剖面图，是沿着图7的I-I′线的概略剖面图。
图7是概略地表示比较例的横型P沟道MOS晶体管的结构的平面图。
具体实施方式
(作为本发明的基础的知识)
本发明人关于“背景技术”一栏中记载的半导体装置发现了以下问题。
图6示出了比较例的横型P沟道MOS晶体管的剖面图。
如图6所示，比较例的横型P沟道MOS晶体管采用在支撑基板1上将埋入绝缘膜2和低浓度n-型半导体层3贴合而形成的SOI基板。在SOI基板的低浓度n-型半导体层3中形成有n型体区域4、p型漂移区域5、n型埋入区域6、以及p型漏极区域7。在p型漏极区域7的表面形成有高浓度p+型漏极区域8。并且，在n型体区域4的上部，形成有高浓度p+型源极区域9和高浓度n+型体接触区域10。
另外，在低浓度n-型半导体层3的表面的一部分、即n型体区域4与高浓度p+型漏极区域8之间形成有由相对较厚的绝缘膜构成的STI(Shallow Trench Isolation：浅沟槽隔离)区域11。并且，从低浓度n-型半导体层3的表面的另一部分即n型体区域4一直到达至p型漂移区域5的一部分而形成有相对较薄的栅极绝缘膜12。
从栅极绝缘膜12上一直延伸至STI区域11上的一部分而形成有栅电极13。在栅电极13的侧壁形成有侧壁间隔体14，以将栅电极13覆盖的方式形成有层间绝缘膜15。在高浓度p+型源极区域9上以及高浓度n+型体接触区域10上，形成有将层间绝缘膜15贯通而与它们电连接的源电极16。另外，在高浓度p+型漏极区域8上，形成有将层间绝缘膜15贯通而电连接的漏电极17。
图7示出了比较例的横型P沟道MOS晶体管的平面图，在先说明的图6是图7的I-I′线的剖面图。
如图7所示，n型体区域4呈在长边方向上较长地延伸的方形，四角被倒角。在其内侧邻接地配置有高浓度p+型源极区域9和高浓度n+型体接触区域10。以将n型体区域4的周围包围的方式，与n型体区域4空出间隔地呈环状配置有STI区域11。并且，在STI区域11的外侧，呈环状配置有p型漏极区域7及高浓度p+型漏极区域8，将n型体区域4的周围包围。
p+型源极区域9和p+型漏极区域8朝向短边方向隔开间隔而对置地排列，对置的长度沿着最长的方向即长边方向伸长。
栅极绝缘膜12形成在被环状的STI区域11包围的内侧的区域，栅电极13在栅极绝缘膜12上从高浓度p+型源极区域9上和高浓度n+型体接触区域10的方形区域的端部一直到达至STI区域11上的一部分而呈环状配置。在此，如图6的剖面图所示，沿着与长边方向正交的短边方向，依次直线地排列配置有高浓度p+型源极区域9、n型体区域4、p型漂移区域5、p型漏极区域7以及高浓度p+型漏极区域8，在进行晶体管动作的情况下主要在该方向上流通漏极电流。
在平面视图下，上述说明的各区域被表示其端部的线(以下称为端线)包围。在图7中，关于n型体区域4、高浓度p+型源极区域9、高浓度n+型体接触区域10，端线由表示其外周的一重线表示，p型漂移区域5、n型埋入区域6、p型漏极区域7、高浓度p+型漏极区域8、STI区域11以及栅电极13分别由表示其内周和外周的二重线表示。在内周的内侧不存在区域，由二重线表示的部位呈环状。
在此，表示n型体区域4的外周的端线、表示p型漂移区域5的内周的端线、表示STI区域11的内周的端线在平面视图下在全部方向上从内侧起不限于长边方向及短边方向、而是在全部的方向上按照表示n型体区域4的外周的端线、表示p型漂移区域5的内周的端线、表示STI区域11的内周的端线的顺序大致保持一定间隔配置，彼此不交叉。
在比较例的高耐压MOS晶体管中，在采用将体区域的周围用漏极区域包围的布局的情况下，在导通状态下流过漏极电流时能够减小漏极侧的电流密度，因此能够提高导通状态的漏源间耐压。
在截止状态下，相反地存在难以提高漏源间耐压的问题。
这被认为是因为，平面视图下在体区域的末端部附近扩展的耗尽层引起的等位线的曲率升高，导致电场上升。并且，在对场氧化膜采用在元件分离中使用的STI结构的情况下，在与栅极绝缘膜相接的STI区域的端部电场容易集中。因此，在平面视图下，在STI区域的末端部的曲率变大的部位，容易引发电子雪崩击穿而容易导致耐压降低。源极区域、栅极区域、漏极区域以直线状对置，成为进行晶体管动作的元件区域的末端部附近。
因此，作为对这样的末端部附近的电场进行缓和的平面布局手法，如专利文献1那样，关于栅极绝缘膜与漂移区域重叠的区域的间隔，使元件末端部的尺寸比元件末端部以外的尺寸短。另外，专利文献1中，在平面视图下元件末端部与元件末端部以外的相应部位正交。
另外，如专利文献2那样，还有如下方法：在体区域的末端部之中体区域为圆弧且曲率变大的部位，使漂移区域的体区域侧的端部向漏极区域方向后退至STI区域。该方法，在与电场集中的栅极绝缘膜相接的STI区域端没有浓度较高的漂移区域，使STI区域端位于与漂移区域为相同导电型的低浓度的半导体层上从而促进耗尽层的横向扩展，通过STI区域端的电场降低使耐压提高。
但是，上述专利文献1及专利文献2所公开的技术分别设想了耐压为几十V左右的器件的元件末端部的布局，在本发明的应用所设想的目标耐压为100V以上的器件中，对应于更高电压的施加而向栅极绝缘膜与STI区域边界部的电场增强，因此仅通过专利文献1及专利文献2所公开的对策，对于所要求的耐压提高是不充分的。
本发明是鉴于上述课题而做出的，目的在于提供一种高耐压MOS晶体管结构的半导体装置，其能够缓和平面视图下的元件末端部的电场集中而实现高耐压的提高。
以下参照附图对本发明的实施方式进行说明。但是，为了避免说明不必要地冗长而使本领域技术人员容易理解，例如，关于已知事项的详细说明、对实质相同的结构的重复说明等，有将详细说明省略的情况。
此外，附图及以下的说明是为了使本领域技术人员充分理解本发明而提出的一例，它们并不限定权利要求所记载的主题。
另外，关于以下的实施方式中说明的各区域，将表示其端部的线称为端线，更具体而言，将对各区域的外缘进行连结的端线称为外周端线，将对各区域的内缘进行连结的端线称为内周端线。
(第一实施方式)
关于第一实施方式的半导体装置，作为一例，在图1的(A)、(B)中分别示出横型P沟道MOS晶体管的平面图及其主要部分扩大图。
另外，在图2中示出沿着图1中II-II′线的剖面图，在图3中示出沿着图1中III-III′线的剖面图。另外，沿着图1中I-I′线的剖面图与在比较例中说明的图6相同。
如图1～图3所示，位于横型P沟道MOS晶体管的中央部的大致方形的n型体区域4的周围被环状的p型漂移区域5及环状的p+型漏极区域8包围。另外，方形的p+型源极区域9和环状的p+型漏极区域8都在沿着长边方向的直线部以对置的方式配置。
随着从n型体区域4的上述长边方向的中央部朝向末端部，与STI区域11的短边方向的间隔变窄。在图1的(B)的扩大图中对应于间隔a2的尺寸。
图1的(A)的I-I′线和II-II′线对应于上述长边方向的中央部和末端部的短边方向的线，在图6中示出了I-I′线的剖面图，在图2中示出了II-II′线的剖面图。图2所示的处于长边方向的末端部的n型体区域4和STI区域11的短边方向的间隔a2比图6所示的中央部的间隔a2窄。并且，在随着朝向n型体区域4的末端部、n型体区域4和STI区域11的短边方向的间隔变窄的顶端，n型体区域4和STI区域11接触。图1的(A)的III-III′线对应于比II-II′线更靠长边方向的末端部侧的短边方向的线，在图3中示出III-III′线的剖面图。
在图3所示的更靠n型体区域4的末端部，n型体区域4和STI区域11的短边方向的间隔a2比表示图1的(A)的II-II′线的剖面图的图2中的间隔a2窄，在实质上n型体区域4和STI区域11接触。在图3中为了表现间隔a2而表示出了若干宽度，但实质上间隔a2为零。
通过这样的结构能得到以下效果。
若在横型P沟道MOS晶体管的漏源间施加反偏压，则由n型体区域4、低浓度n型半导体层3及p型漂移区域5构成的横向的PN结的耗尽层扩大。在此，n型体区域4的杂质浓度比低浓度n型半导体层3的杂质浓度以及p型漂移区域5高，因此耗尽层向n型体区域4侧的扩展比较受到抑制，耗尽层主要向低浓度n型半导体层3以及p型漂移区域5扩展。
结果，图2所示的间隔a2变得比图6所示的间隔a2窄，与该变窄相应地，由耗尽层产生的电位差变少，因此位于栅电极13下方的STI区域11端部的电场降低。
并且，图3所示的间隔a2比图2所示的间隔a2进一步变窄而实质上为零，因此由耗尽层产生的电位差变得更少而使电场进一步降低。
另外，如图1的(A)所示，随着从n型体区域4的长边方向的中央部朝向末端部，n型体区域4的方形形状(布局)的短边方向的宽度f维持固定，STI区域11开口的区域的短边方向的宽度e变窄，从而STI区域11与n型体区域4的短边方向的间隔a2变窄。
与使n型体区域4的短边方向的宽度f扩大、从而使STI区域11和n型体区域4的短边方向的间隔a2变窄的情况相比，该布局具有能够使n型体区域4的长边方向的末端部附近所需要的面积减小的优点。
在图1的(B)所示的横型P沟道MOS晶体管的平面视图下的主要部分扩大图中，表示STI区域11的内周的端线(第一端线)将M点、N点、B点以及P点相连，N点和B点的顶角为135°。表示n型体区域4的外周的端线(第二端线)将C点、E点、F点以及G点相连，E点和F点的顶角为135°。另外，表示p型漂移区域5的内周的端线(第三端线)将H点、J点、K点以及L点相连，J点和K点的顶角为135°。
上述表示STI区域11的内周的第一端线、表示n型体区域4的外周的第二端线以及表示p型漂移区域5的内周的第三端线都在栅电极13的下方通过，各个端线由沿着长边方向对置的直线部、和将长边方向的直线部的末端之间用以钝角的顶角弯曲的折线或圆弧连结的曲线部构成。
表示n型体区域4的外周的第二端线形成在n型体区域4与半导体层3之间杂质浓度从高浓度向低浓度变化的边界线，与表示STI区域11的内周的第一端线具有以下这样的平面视图上的关系。
在表示STI区域11的内周的第一端线的长边方向的直线部即连接M点到N点的端线、和表示n型体区域4的外周的第二端线的长边方向的直线部即连接C点到E点的端线中，在短边方向上n型体区域4的第二端线比STI区域11的第一端线位于更靠近p+型源极区域9的位置。
另一方面，在表示STI区域11的内周的第一端线的曲线部即连接N点、B点到P点的端线、和表示n型体区域4的外周的第二端线的曲线部即连接E点、F点到G点的端线中，在长边方向上STI区域11的第一端线具有比n型体区域4的第二端线位于更靠近p+型源极区域9的位置的部分。
因而，表示STI区域11的内周的第一端线中的将N点和B点连接的线段、和表示n型体区域4的外周的第二端线中的将C点和E点连接的线段在D点交叉，随着沿长边方向朝向D点而间隔逐渐变窄的第一端线和第二端线所夹的角度为45°而呈锐角。
由于n型体区域4的第二端线和STI区域11的第一端线具备这样的交叉结构，在图1的(B)中，将等位线密集而电场加强的部位进行连接的曲线，在n型体区域4和STI区域11的关系下，沿着STI区域11的内周端线的将M点、N点及D点连接的线段和n型体区域4的外周端线的将D点、E点、F点及G点连接的线段而延伸。因而，在n型体区域4和STI区域11的关系下，若在D点处将n型体区域4和STI区域11所成的N点、D点、E点连接而弯折的角度变小，则这里的等位线的曲率增加而电场强度增强，是不理想的。在本实施方式中，D点的该角度成为135°，因此这里的等位线的曲率降低而不发生电场集中。这与使从长边方向朝向D点的第一端线和第二端线所夹的角度为45°的锐角是相同的。
表示p型漂移区域5的内周的第三端线在与半导体层3之间形成导电型不同的边界线，与表示STI区域11的内周的第一端线具有以下的关系。
关于表示STI区域11的内周的第一端线的长边方向的直线部即连结M点到N点的端线、和表示p型漂移区域5的内周的第三端线的长边方向的直线部即连结H点到J点的端线，在短边方向上p型漂移区域5的第三端线比STI区域11的第一端线更靠近p+型源极区域9。
另一方面，关于表示STI区域11的内周的第一端线的曲线部即连结N点、B点到P点的端线、和表示P型漂移区域5的内周的第三端线的曲线部即连结J点、K点到L点的端线，在长边方向上STI区域11的第一端线具有比p型漂移区域5的第三端线更靠近p+型源极区域9的部分。
表示STI区域11的内周的第一端线的将N点和B点连结的线段、和表示p型漂移区域5的内周的第三端线的将H点和J点连结的线段在A点交叉，随着沿长边方向朝向A点而间隔逐渐变窄的第一端线和第三端线所夹的角度为45°而呈锐角。
p型漂移区域5的第三端线和STI区域11的第一端线具备这样的交叉结构，从而在图1的(B)中，将等位线密集而电场加强的部位连结的曲线在p型漂移区域5和STI区域11的关系下沿着STI区域11的内周端线的将M点、N点及A点连结的线段和p型漂移区域5的内周端线的将A点、J点、K点及L点连结的线段而延伸。
因此，在p型漂移区域5和STI区域11的关系下，当在A点处p型漂移区域5和STI区域11所成的将N点、A点、J点连结而弯折的角度变小，则这里的等位线的曲率增加而电场强度增强，是不理想的。在本实施方式中，如在先说明的那样，A点处的该角度成为135°，因此这里的等位线的曲率降低，不发生电场集中。这与使从长边方向朝向A点的第一端线和第三端线所夹的角度为45°的锐角是相同的。
由表示该STI区域11的内周的第一端线和表示n型体区域4的外周的第二端线或表示p型漂移区域5的内周的第三端线沿着长边方向朝向交叉点时所夹的角度优选设定在30°～60°的范围。由于该角度越小则横型P沟道MOS晶体管的长边方向的末端部所需要的面积就越增加，因此优选如本实施例这样为45°。
接下来，在图1的(B)中，关于栅电极13和n型体区域4重叠的区域的间隔，将n型体区域4的第二端线的曲线部处的长边方向的间隔b1设定得大于直线部处的短边方向的间隔b2。另外，在图7所示的比较例中，间隔b1和间隔b2以同一尺寸来设计。
由于栅电极13和N型体区域4重叠的区域形成横型P沟道MOS晶体管的沟道区域的一部分，因此在图1的(B)的n型体区域4的第二端线的直线部，若栅电极13与n型体区域4的间隔b2扩大则沟道电阻增加而电流能力降低。另一方面，在n型体区域4的第二端线的曲线部，电流能力的作用小，因此即使扩大图1的(B)的曲线部的间隔b1也不会妨碍晶体管工作。因此，将栅电极13和n型体区域4的长边方向的间隔b1设定得大于短边方向的间隔b2。由此，能够使横型P沟道MOS晶体管的长边方向的末端部的布局设计容易。
接下来，在图1的(B)中，关于栅极绝缘膜12上的从栅电极13端部到STI区域11端部的间隔，将STI区域11的第一端线的曲线部处的长边方向的间隔c1设定得小于STI区域11的第一端线的直线部处的短边方向的间隔c2。另外，在图7所示的比较例中，间隔c1和间隔c2以同一尺寸来设计。栅极绝缘膜12上的从栅电极13端部到STI区域11端部的间隔成为形成沟道区域和向P型漂移区域5的入口的区域，因此在主要成为沟道区域的短边方向上不能够超过必要地缩短。
在STI区域11的第一端线的直线部处的短边方向上使栅电极13和STI区域11的间隔c2超过必要地过于短的情况下，会因短沟道效应而导致阈值电压(Vt)降低，此外，由于会使向p型漂移区域5的入口变窄，因此导通电阻增加等而电流能力降低。另一方面，由于是在曲线部处的长边方向上几乎不流通漏极电流的结构，因此即便使栅极绝缘膜12上的从栅电极13端部到STI区域11端部的间隔较窄也不会妨碍晶体管工作。因此，将栅极绝缘膜12上的从栅电极13端部到STI区域11端部的长边方向上的间隔c1设定得小于短边方向上的间隔c2。由此能够使横型P沟道MOS晶体管的长边方向的末端部处的布局设计容易。
接下来，如图1的(A)所示，表示n型体区域4的外周的第二端线的直线部处的短边方向的宽度f、表示p型漂移区域5的内周的第三端线的宽度g以及表示STI区域11的内周的第一端线的短边方向的宽度e之间具有f＜g＜e的大小关系。
在图1的(B)中，与n型体区域4的长边方向的直线部的末端E点相比，STI区域11的长边方向的直线部的末端N点在长边方向上配置在更靠近p+型源极区域9的位置。实际上，在长边方向上，N点位于与p+型源极区域9重叠的位置，E点相比于p+型源极区域9的下端位于下方。在此，长边方向上的E点与N点的间隔i设定得大于STI区域11的第一端线的直线部的短边方向的宽度e与体区域的第二端线的直线部的短边方向的宽度f之间的尺寸差的一半即短边方向上的间隔a2。
这在p型漂移区域5中也同样，在图1的(B)中，与p型漂移区域5的长边方向上的直线部的末端J点相比，STI区域11的长边方向上的直线部的末端N点在长边方向上配置在更靠近p+型源极区域9的位置。实际上，在长边方向上，N点位于与p+型源极区域9重叠的位置，J点相比于p+型源极区域9的下端位于下方。在此，长边方向上的J点与N点的间隔j设定得大于STI区域11的第一端线的直线部的短边方向的宽度e与p型漂移区域5的第三端线的直线部的短边方向的宽度g之间的尺寸差的一半即短尺寸方向上的间隔n2。
通过形成这样的布局，在n型体区域4与STI区域11的交点即D点、以及p型漂移区域5与STI区域11的交点即A点，能够容易地使各区域的端线间所成的角度为锐角。
接下来，如图1的(B)所示，关于表示n型体区域4的外周的第二端线与表示STI区域11的内周的第一端线的间隔，将n型体区域4的曲线部处的长边方向上的间隔a1设定得小于直线部的短边方向上的间隔a2。由于短边方向是晶体管工作时电流流动的方向，因此使短边方向的间隔较窄会有损电流能力。另一方面，由于长边方向对电流能力的作用微小，因此只要不影响耐压，即使减小长边方向的间隔也没有问题。通采用这样的结构，能够减小横型P沟道MOS晶体管的长边方向的末端部处的电场强度，并且能够抑制末端部的面积增加。
接下来，如图1的(A)所示，关于环状的栅电极13的宽度尺寸，将长边方向的宽度d1设定得小于短边方向上的宽度d2。栅电极兼具作为场板的作用，使STI区域上的宽度扩展具有使耗尽层向横向扩展的效果从而能够降低电场强度。在比较例中，电场集中的部位是STI区域11端部的栅极绝缘膜12，而在本实施方式中，在n型体区域4端部成为STI区域11，因此氧化膜的厚度变厚。因此，作为场板的耐压提高，相应地，从作为场板的观点来看能够使长边方向的栅电极宽度尺寸小于短边方向的栅电极宽度。结果，能够抑制长边方向的末端部的面积。
接下来，如图1的(A)所示，关于栅电极13的不覆盖n型体区域4上方的区域的尺寸，将n型体区域4的第二端线的曲线部处的长边方向的尺寸h1设定得小于n型体区域4的第二端线的直线部处的短边方向的尺寸h2。关于该结构，以与上述的长边方向及短边方向上的栅电极宽度的设定相同的理由，实现同样的效果。
另外，在本实施方式中示出了将体区域的周围用STI区域及p型漂移区域5包围的布局，但是并不限定于这样的布局，反之也可以是将STI区域及漂移区域的周围用体区域包围的布局。
图4示出了将采用本实施方式的布局结构的横型P沟道MOS晶体管的漏源间耐压的电流-电压特性、和比较例的横型P沟道MOS晶体管的漏源间耐压的电流-电压特性进行比较的结果。根据图4的电流-电压特性可知，本实施方式的结构下的耐压为150V，与比较例的耐压130V相比，大幅地提高了约20V。
另外，在本实施方式中说明的各布局结构虽然也能分别单独地带来效果，但是通过将它们适当组合，更加能够得到效果。
(第二实施方式)
在第一实施方式中，在平面视图下，表示横型P沟道MOS晶体管的STI区域11的内周的第一端线、表示n型体区域4的外周的第二端线、表示p型漂移区域5内周的第三端线的四角被顶角135°的直线连结，但是该部分并不限定于直线，也可以利用曲线而设为圆弧状。设为圆弧状的情况下的平面图如图5的(A)、(B)所示。
成为圆弧的部位是大致方形的n型体区域4的外周端线的E点到F点之间、p型漂移区域5的内周端线的J点到K点之间、以及STI区域11的内周端线的N点到B点之间。
另外，n型体区域4的外周端线的C点到E点的部分和STI区域11的内周端线的N点到B点的部分在D点交叉。
另外，p型漂移区域5的内周端线的H点到J点的部分和STI区域11的内周端线的N点到B点的部分在A点交叉。
通过采用这样的布局结构能够实现第一实施方式的效果，并且通过使弯曲部呈圆弧状，晶体管工作时的等位线的曲率比第一实施方式更加良好。
在本实施方式中，各端线的弯曲部全部为圆弧，但是也可以对于一部分采用直线且顶角为钝角的折线。
另外，关于在第一实施方式中说明的各布局结构的效果以及它们的组合的效果，在本实施方式中也同样地成立。
另外，在第一实施方式及第二实施方式中，以横型P沟道MOS晶体管作为一例进行了说明，但是并不限定于此，如果替换各结构要素的导电型等，作为一例，横型N沟道MOS晶体管也同样地成立。
以上对于多个方式的半导体装置基于实施方式进行了说明，但是本发明并不限定于该实施方式。只要不脱离本发明的主旨，本领域技术人员想到的各种变形也属于本实施方式，将不同实施方式的构成要素组合而构建的方式也包含在本发明的一个或多个方式的范围内。
产业上的利用可能性
本发明能够实现高耐压MOS晶体管的耐压提高并且能够抑制元件的末端部的面积增加，尤其对于车载器件那样的目标耐压为100V以上的器件所搭载的高耐压MOS晶体管是有用的。
符号说明
1 支撑基板
2 埋入绝缘层
3 n型半导体层
4 n型体区域
5 p型漂移区域
6 n型埋入区域
7 p+型漏极区域
8 p+漏极区域
9 p+源极区域
10 n+体接触扩散区域
11 绝缘体区域
12 栅极绝缘膜
13 栅电极
14 侧壁间隔体
15 绝缘膜
16 源电极
17 漏电极

Claims (14)

1.一种半导体装置，其特征在于，具备：
半导体层，隔着埋入绝缘膜而形成在半导体基板的一主面侧的上部；
第一导电型的体区域，形成在所述半导体层的上部；
第二导电型的漏极区域，在所述半导体层的上部从所述体区域远离而形成；
第二导电型的源极区域，形成在所述体区域的表面；
第二导电型的漂移区域，形成在所述半导体层内的所述漏极区域与所述体区域之间；
绝缘体区域，在所述半导体层的表面的所述体区域与所述漏极区域之间以重叠在所述漂移区域上的方式形成；
栅极绝缘膜，从所述半导体层的表面的所述体区域上的一部分形成到所述绝缘体区域的端部；
栅电极，形成在所述栅极绝缘膜上到所述绝缘体区域上；以及
电极，在所述源极区域上及所述漏极区域上分别形成；
在平面视图下，所述源极区域和所述漏极区域沿着相对置的长度最长的方向即长边方向而伸长，并在与所述长边方向正交的方向即短边方向上排列配置；
在平面视图下，所述体区域配置为，在所述长边方向上伸长并被所述漂移区域及所述绝缘体区域包围；
随着从所述体区域的所述长边方向的中央部朝向末端部，所述绝缘体区域与所述体区域在所述短边方向上的间隔变窄。
2.如权利要求1所述的半导体装置，其特征在于，
在平面视图下，在随着从所述体区域的所述长边方向的中央部朝向末端部而所述绝缘体区域与所述体区域在所述短边方向上的间隔变窄的顶端，所述绝缘体区域与所述体区域接触。
3.如权利要求1所述的半导体装置，其特征在于，
在平面视图下，随着从所述体区域的所述长边方向的中央部朝向末端部，所述绝缘体区域开口的区域的所述短边方向的宽度变窄，从而所述绝缘体区域与所述体区域在所述短边方向上的间隔变窄。
4.一种半导体装置，其特征在于，具备：
半导体层，隔着埋入绝缘膜而形成在半导体基板的一主面侧的上部；
第一导电型的体区域，形成在所述半导体层的上部；
第二导电型的漏极区域，在所述半导体层的上部从所述体区域远离而形成；
第二导电型的源极区域，形成在所述体区域的表面；
第二导电型的漂移区域，形成在所述半导体层内的所述漏极区域与所述体区域之间；
绝缘体区域，形成在所述半导体层的表面的所述体区域与所述漏极区域之间；
栅极绝缘膜，从所述半导体层的表面的所述体区域上的一部分形成到所述绝缘体区域的端部；
栅电极，形成在所述栅极绝缘膜上到所述绝缘体区域上；以及
电极，在所述源极区域上及所述漏极区域上分别形成；
在平面视图下，所述源极区域和所述漏极区域沿着相对置的长度最长的方向即长边方向而伸长，并在与所述长边方向正交的方向即短边方向上排列配置；
在平面视图下，所述体区域和所述绝缘体区域在所述长边方向上伸长且呈一方将另一方的周围包围的配置，并且，表示各自的区域端部的端线具有在所述栅电极下方通过的所述绝缘体区域的第一端线和所述体区域的第二端线；
所述第二端线在所述体区域到所述半导体层之间形成杂质浓度或导电型不同的边界线；
在平面视图下，所述第一端线和所述第二端线都具有沿着所述长边方向而对置的直线部、和将所述长边方向的直线部的末端间用以钝角的顶角而弯曲的折线或圆弧进行连结的曲线部；
在所述直线部，所述体区域的所述第二端线具有与所述绝缘体区域的所述第一端线相比在所述短边方向上更位于所述源极区域侧的部分；
在所述曲线部，所述绝缘体区域的所述第一端线具有与所述体区域的所述第二端线相比在所述长边方向上更位于所述源极区域侧的部分；
所述第一端线和所述第二端线具有交叉点；
在所述交叉点，随着朝向所述长边方向而间隔变窄的所述第一端线和所述第二端线所夹的角度是锐角。
5.一种半导体装置，其特征在于，具备：
第一导电型的半导体层，隔着埋入绝缘膜而形成在半导体基板的一主面侧的上部；
第一导电型的体区域，形成在所述半导体层的上部；
第二导电型的漏极区域，在所述半导体层的上部从所述体区域远离而形成；
第二导电型的源极区域，形成在所述体区域的表面；
第二导电型的漂移区域，形成在所述半导体层内的所述漏极区域与所述体区域之间；
绝缘体区域，形成在所述半导体层的表面的所述体区域与所述漏极区域之间；
栅极绝缘膜，从所述半导体层的表面的所述体区域上的一部分形成到所述绝缘体区域的端部；
栅电极，形成在所述栅极绝缘膜上到所述绝缘体区域上；以及
电极，在所述源极区域上及所述漏极区域上分别形成；
在平面视图下，所述源极区域和所述漏极区域沿着相对置的长度最长的方向即长边方向而伸长，并在与所述长边方向正交的方向即短边方向上排列配置；
在平面视图下，所述漂移区域和所述绝缘体区域在所述长边方向上伸长，与所述体区域形成一方将另一方的周围包围的配置，并且，表示各自的区域端部的端线具有在所述栅电极下方通过的所述绝缘体区域的第一端线和所述漂移区域的第三端线；
所述第三端线在所述漂移区域与所述半导体层之间形成导电型不同的边界线；
在平面视图下，所述第一端线和所述第三端线都具有沿着所述长边方向而对置的直线部、和将所述长边方向的直线部的末端间用以钝角的顶角而弯曲的折线或圆弧进行连结的曲线部；
在所述直线部，所述漂移区域的所述第三端线具有与所述绝缘体区域的所述第一端线相比在所述短边方向上更位于所述源极区域侧的部分；
在所述曲线部，所述绝缘体区域的所述第一端线具有与所述漂移区域的所述第三端线相比在所述长边方向上更位于所述源极区域侧的部分；
所述第一端线和所述第三端线具有交叉点；
在所述交叉点，随着朝向所述长边方向而间隔变窄的所述第一端线和所述第三端线所夹的角度是锐角。
6.如权利要求4所述的半导体装置，其特征在于，
在平面视图下，所述交叉点处的所述锐角的角度为30°以上且60°以下。
7.如权利要求4所述的半导体装置，其特征在于，
在平面视图下，对于所述体区域与所述栅电极重叠的间隔而言，所述体区域的第二端线的所述曲线部处的所述长边方向的间隔大于所述体区域的第二端线的所述直线部处的所述短边方向的间隔。
8.如权利要求4所述的半导体装置，其特征在于，
在平面视图下，对于所述栅极绝缘膜上的所述栅电极端部到所述绝缘体区域端部的间隔而言，所述绝缘体区域的第一端线的所述曲线部处的所述长边方向的尺寸小于所述绝缘体区域的第一端线的所述直线部处的所述短边方向的尺寸。
9.如权利要求4所述的半导体装置，其特征在于，
在平面视图下，关于所述体区域的所述第二端线和所述绝缘体区域的所述第一端线，所述直线部的所述短边方向的宽度较大的一方的端线，其所述长边方向上的所述直线部的末端的所述长边方向的位置在源极区域侧。
10.如权利要求9所述的半导体装置，其特征在于，
在平面视图下，与所述体区域的所述第二端线的所述长边方向上的所述直线部的终端在所述长边方向上的位置相比，所述绝缘体区域的所述第一端线的所述长边方向上的所述直线部的终端在所述长边方向上的位置，以所述体区域的所述第二端线的所述直线部的所述短边方向的宽度与所述绝缘体区域的所述第一端线的所述直线部的所述短边方向的宽度之间的尺寸差的一半以上的程度更靠近所述源极区域侧。
11.如权利要求4所述的半导体装置，其特征在于，
在平面视图下，关于所述体区域的所述第二端线与所述绝缘体区域的所述第一端线之间的间隔，所述绝缘体区域的所述第一端线的所述曲线部处的所述长边方向的间隔小于所述绝缘体区域的所述第一端线的所述直线部处的所述短边方向的间隔。
12.如权利要求5所述的半导体装置，其特征在于，
在平面视图下，关于所述漂移区域的所述第三端线与所述绝缘体区域的所述第一端线之间的间隔，所述绝缘体区域的所述第一端线的所述曲线部处的所述长边方向的间隔大于所述绝缘体区域的所述第一端线的所述直线部处的所述短边方向的间隔。
13.如权利要求1所述的半导体装置，其特征在于，
在平面视图下，关于环状的所述栅电极的宽度尺寸，所述长边方向的宽度尺寸小于所述短边方向的宽度尺寸。
14.如权利要求4所述的半导体装置，其特征在于，
在平面视图下，关于所述栅电极的不覆盖所述体区域的上方的区域的尺寸，所述体区域的第二端线的所述曲线部的所述长边方向的尺寸小于所述体区域的第二端线的所述直线部的所述短边方向的尺寸。
CN201880002960.8A 2017-07-14 2018-05-24 半导体装置 Active CN109564877B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-138078 2017-07-14
JP2017138078 2017-07-14
PCT/JP2018/019926 WO2019012813A1 (ja) 2017-07-14 2018-05-24 半導体装置

Publications (2)

Publication Number Publication Date
CN109564877A CN109564877A (zh) 2019-04-02
CN109564877B true CN109564877B (zh) 2023-08-25

Family

ID=65001273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880002960.8A Active CN109564877B (zh) 2017-07-14 2018-05-24 半导体装置

Country Status (4)

Country Link
US (1) US10756172B2 (zh)
JP (1) JP7153559B2 (zh)
CN (1) CN109564877B (zh)
WO (1) WO2019012813A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580906B1 (en) * 2018-10-01 2020-03-03 Nxp B.V. Semiconductor device comprising a PN junction diode
CN116225135B (zh) * 2023-05-11 2023-07-21 上海海栎创科技股份有限公司 一种低压差线性稳压器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093696A (ja) * 2003-09-17 2005-04-07 Matsushita Electric Ind Co Ltd 横型ｍｏｓトランジスタ
CN101714558A (zh) * 2008-09-30 2010-05-26 三垦电气株式会社 半导体装置
CN102201444A (zh) * 2010-03-25 2011-09-28 株式会社东芝 半导体装置
WO2012107998A1 (ja) * 2011-02-08 2012-08-16 ルネサスエレクトロニクス株式会社 半導体装置
CN105047712A (zh) * 2014-04-17 2015-11-11 富士电机株式会社 纵向型半导体装置及其制造方法
CN105723518A (zh) * 2013-11-12 2016-06-29 日立汽车系统株式会社 半导体器件
CN106129118A (zh) * 2016-08-25 2016-11-16 电子科技大学 横向高压功率器件的结终端结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3509552B2 (ja) * 1998-04-30 2004-03-22 株式会社デンソー 半導体装置
JP2002110970A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置
US6985051B2 (en) * 2002-12-17 2006-01-10 The Regents Of The University Of Michigan Micromechanical resonator device and method of making a micromechanical device
JP4387291B2 (ja) * 2004-12-06 2009-12-16 パナソニック株式会社 横型半導体デバイスおよびその製造方法
JP5261927B2 (ja) * 2006-12-11 2013-08-14 パナソニック株式会社 半導体装置
US7990232B1 (en) * 2007-06-06 2011-08-02 Rf Micro Devices, Inc. Anchor/support design for MEMS resonators
JP5504187B2 (ja) * 2011-01-26 2014-05-28 株式会社東芝 半導体装置及びその製造方法
JP5456147B2 (ja) 2012-11-30 2014-03-26 株式会社東芝 半導体装置
US9905688B2 (en) * 2016-01-28 2018-02-27 Texas Instruments Incorporated SOI power LDMOS device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093696A (ja) * 2003-09-17 2005-04-07 Matsushita Electric Ind Co Ltd 横型ｍｏｓトランジスタ
CN101714558A (zh) * 2008-09-30 2010-05-26 三垦电气株式会社 半导体装置
CN102201444A (zh) * 2010-03-25 2011-09-28 株式会社东芝 半导体装置
WO2012107998A1 (ja) * 2011-02-08 2012-08-16 ルネサスエレクトロニクス株式会社 半導体装置
CN105723518A (zh) * 2013-11-12 2016-06-29 日立汽车系统株式会社 半导体器件
CN105047712A (zh) * 2014-04-17 2015-11-11 富士电机株式会社 纵向型半导体装置及其制造方法
CN106129118A (zh) * 2016-08-25 2016-11-16 电子科技大学 横向高压功率器件的结终端结构

Also Published As

Publication number Publication date
WO2019012813A1 (ja) 2019-01-17
US10756172B2 (en) 2020-08-25
JP7153559B2 (ja) 2022-10-14
CN109564877A (zh) 2019-04-02
US20190172908A1 (en) 2019-06-06
JPWO2019012813A1 (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
US10818782B2 (en) Insulated-gate bipolar transistor (IGBT) including a branched gate trench
US9214526B2 (en) Semiconductor device
US9799764B2 (en) Lateral power integrated devices having low on-resistance
JP5511124B2 (ja) 絶縁ゲート型半導体装置
US9496382B2 (en) Field effect transistor, termination structure and associated method for manufacturing
JP5701802B2 (ja) 電力用半導体装置
EP3076435B1 (en) Semiconductor device
US11004931B2 (en) Semiconductor device
US8217454B2 (en) Semiconductor device
US8222679B2 (en) Semiconductor component with integrated hall effect sensor
JPWO2011024842A1 (ja) 半導体装置
TW201801318A (zh) 半導體裝置及半導體裝置之製造方法
US10453916B2 (en) Semiconductor device
USRE48259E1 (en) Semiconductor device
CN109564877B (zh) 半导体装置
US20180076201A1 (en) Semiconductor device
KR102385949B1 (ko) 낮은 온 저항을 갖는 수평형 전력용 집적 소자
JP2012015279A (ja) 半導体装置及びその製造方法
CN110120414B (zh) 晶体管结构
US9082842B2 (en) Semiconductor device
JP5446404B2 (ja) 半導体装置
JP7314827B2 (ja) 半導体装置
US9312331B2 (en) Semiconductor device
KR20150142220A (ko) 전력 반도체 소자
US9882043B2 (en) Semiconductor device with trench termination structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200605

Address after: Kyoto Japan

Applicant after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Applicant before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: Kyoto Japan

Applicant after: Nuvoton Technology Corporation Japan

Address before: Kyoto Japan

Applicant before: Panasonic semiconductor solutions Co.,Ltd.

GR01 Patent grant
GR01 Patent grant