CN105047712A - 纵向型半导体装置及其制造方法 - Google Patents

纵向型半导体装置及其制造方法 Download PDF

Info

Publication number
CN105047712A
CN105047712A CN201510102973.0A CN201510102973A CN105047712A CN 105047712 A CN105047712 A CN 105047712A CN 201510102973 A CN201510102973 A CN 201510102973A CN 105047712 A CN105047712 A CN 105047712A
Authority
CN
China
Prior art keywords
mentioned
layer
gate
conductivity type
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510102973.0A
Other languages
English (en)
Other versions
CN105047712B (zh
Inventor
坂田敏明
新村康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105047712A publication Critical patent/CN105047712A/zh
Application granted granted Critical
Publication of CN105047712B publication Critical patent/CN105047712B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

本发明提供一种能够获得低导通电阻、高雪崩耐量、高关断耐量以及高反向恢复耐量的纵向型半导体装置及其制造方法。在具备元件活性部和耐压结构部的纵向型半导体装置中，在元件活性部的第一主表面具备第一主电极和栅极焊盘电极，在第一主电极下部的漂移层具备第一并列pn层，在栅极焊盘电极下部具备第二并列pn层。在栅极焊盘电极下部的第二并列pn层与被配置在漂移层的表面层的p阱区域之间具备第一导电型隔离区域，通过使第二并列pn层的重复间距比第一并列pn层的重复间距窄，能够获得低导通电阻、高雪崩耐量、高关断耐量以及高反向恢复耐量。

Description

纵向型半导体装置及其制造方法
技术领域
本发明涉及一种能够应用于MOSFET(绝缘栅型场效应晶体管)、IGBT(绝缘栅型双极晶体管)等的具有高耐压且大电流容量的超结(SuperJunction)结构的纵向型半导体装置及其制造方法。
背景技术
半导体装置一般存在单面具有电极部的横向型和双面具有电极的纵向型。纵向型半导体装置导通时漂移电流流动的方向与截止时由反向偏置电压引起的耗尽层延伸的方向相同。例如在通常的平面型的n沟道纵向型MOSFET的情况下，在MOSFET处于导通状态时，高电阻的n-漂移层作为使漂移电流沿纵向流动的区域发挥作用，在MOSFET处于截止状态时，高电阻的n-漂移层耗尽而起到提高耐压的作用。通过使该高电阻的n-漂移层的厚度变薄来缩短电流路径而漂移电阻变低。因而，具有降低MOSFET的实质的导通电阻的效果。然而，相反地，由于在n-漂移区域扩展的耗尽层的宽度变窄，因此耐压下降。
另一方面，在耐压高的半导体装置中，需要使n-漂移层厚以确保耐压。因此，导通电阻变大，导通损失增加。这样，导通电阻与耐压之间存在折衷关系。
已知该折衷关系在IGBT、双极晶体管、二极管等的纵向型半导体装置中成立。
另外，该折衷关系对于横向型半导体装置也相同。作为改善该折衷关系的方法，已知如下一种超结结构的纵向型半导体装置，该超结结构的纵向型半导体装置具有由提高了杂质浓度的n型区域和p型区域交替地配置而得到的并列pn层构成的漂移层。
图25表示具有以往的超结结构的纵向型半导体装置500的俯视图和截面图。图25的(a)示出俯视图的一部分，图25的(b)是图25的(a)的X-X’截面图。在此，示出了配置在源极焊盘电极56下和栅极焊盘电极57下的并列pn层60的宽度相同的情况。
该纵向型半导体装置500具备活性区域53以及配置于活性区域53的外周部的耐压结构区域52。在活性区域53配置有栅极焊盘区域54(图25的(a)所示的双点划线内)。在活性区域53配置有p阱区域55，在栅极焊盘区域54以外的活性区域53的p阱区域55的上表面配置有源极焊盘电极56。在活性区域53内的外周端以包围活性区域53的方式形成p阱区域55，在其上表面配置与栅极焊盘电极57连接的栅极浇道58。
配置在源极焊盘电极56下的栅电极59的俯视形状为沿图25的(a)的Q方向延伸的条状，以延伸至栅极焊盘电极57下的整个区域的方式进行配置。此外，图25的(a)的Q方向表示与后述的并列pn层60的p型分隔区域60a和n型漂移区域60b重复交替地配置的方向垂直的方向。
在源极焊盘电极56下和栅极焊盘电极57下的第一n-漂移区域69的表面层配置p阱区域55。在p阱区域55的表面层配置n+源极区域61、p+接触区域62。在p阱区域55下，与p阱区域55接触地配置p型分隔区域60a。在被上述的n+源极区域61和第一n-漂移区域69夹持的p阱区域55上隔着栅极绝缘膜68配置栅电极59。该栅电极59延伸，从而也被配置在栅极焊盘电极57下。源极焊盘电极56下的n+源极区域61、p+接触区域62与配置在上部的源极焊盘电极56连接。另外，源极焊盘电极56下的栅电极59通过层间绝缘膜64而与源极焊盘电极56电隔离，外周部通过接触孔65与栅极浇道58连接。
如上所述，在活性区域53内和栅极焊盘区域54内形成相同尺寸的MOS结构J，在p阱区域55下形成有与p阱区域55连接的p型分隔区域60a。p型分隔区域60a的宽度在源极焊盘电极56下部和栅极焊盘电极57下部是相同的。图25的(a)所示的与Q方向平行的虚线是用线示意性地示出栅电极59。J部的MOS结构由p阱区域55、n+源极区域61、栅极绝缘膜68以及栅电极59构成。
栅极焊盘电极57下的n+源极区域61和p+接触区域62沿图25的(a)图中的Q方向延伸而与源极焊盘电极56连接。
该纵向型半导体装置500的漂移层不是均匀且单一的导电型，而是由很多并列pn层60构成，该很多并列pn层60是由纵形层状的n型漂移区域60b(n型柱)和纵形层状的p型分隔区域60a(p型柱)交替重复接合而得到的。
通过提高构成并列pn层60的n型漂移区域60b的杂质浓度来减小导通电阻，通过取得n型漂移区域60b和p型分隔区域60a的电荷平衡，能够使并列pn层60的整个区域耗尽而高耐压化。因此，能够改善上述的折衷关系。上述的取得电荷平衡是指，以使在n型漂移区域60b内扩展的耗尽层的宽度与在p型分隔区域60a内扩展的耗尽层的宽度相同的方式决定各自的杂质浓度并在额定电压以下使并列pn层60的整个区域耗尽。
在专利文献1中记载了以下内容：为了抑制在栅极焊盘电极下产生雪崩载流子并实现导通电阻的减小，在栅极焊盘电极正下方形成MOS结构部并使n型柱和p型柱的杂质浓度低于源电极下的n型柱和p型柱的杂质浓度。
另外，在专利文献2中记载了以下内容：为了抑制栅极焊盘电极的正下方部分的雪崩击穿并确保稳定的耐压，在栅极焊盘电极正下方设置p阱区域，使在该p阱区域下与该p阱区域连接的并列pn层的间距与活性区域的相比窄且使杂质浓度与活性区域的相比低。
在具有该超结结构的纵向型半导体装置中，由于并列pn层的pn结的端部与p阱区域连接，因此能够获得良好的电荷平衡，并且不容易产生在关断时易于发生的动态雪崩击穿。
另外，在专利文献3中记载了以下内容：在平面型半导体装置中，在栅极焊盘电极下也形成有MOSFET的原胞(cell)结构。
专利文献1：日本特开2009-99911号公报
专利文献2：日本特开2001-298191号公报
专利文献3：日本特开2005-150348号公报
发明内容
发明要解决的问题
图26和图27示出图25所示的纵向型半导体装置500的关断时的载流子(电子74)的流动。
图26是表示进入关断动作之前的导通状态的电子74的流动的图。在导通状态下，从源极焊盘电极56流出到n+源极区域61的电子74通过沟道反转层67被注入到第一n-漂移区域69，经由n型漂移区域60b流向n+漏极区域71。此时，对于从活性区域53的周边部的n+源极区域61流出的电子74，由于栅极焊盘电极57正下方的p型分隔区域60a而向并列pn层60的p型分隔区域60a和n型漂移区域60b交替重复的方向(图中虚线箭头的横方向)扩散的被阻止。因此，与在漂移层不形成并列pn层60的纵向型半导体装置中电子74的流动沿与并列pn层60的重复方向(图中横方向虚线箭头所示)相同的方向(图中虚线箭头)扩散的情况相比，导通电阻大，从而导通电阻与耐压的折衷关系未必理想。
图27是表示转变成关断动作而电压上升的状态的图。虚线所示的耗尽层81从用粗线表示的pn结80(在此仅示出了一个位置的粗线)开始扩展，该pn结80由p阱区域55和p型分隔区域60a与第一n-漂移区域69、第二n-漂移区域72以及n型漂移区域60b构成。所残留的电子74通过该耗尽层81被向n+漏极区域71扫出。
当关断动作下的电流密度例如高达100A/cm2而在该状态下耗尽层81内的电场强度变高时产生动态雪崩。由于该动态雪崩而大量产生的空穴83通过p阱区域55和p+接触区域62流向源极焊盘电极56。但是，进入栅极焊盘电极57下的p阱区域55和p+接触区域62的空穴83移动长的距离到达处于Q方向的源极焊盘电极56。因此，由于p阱区域55和p+接触区域62的Q方向的电阻R而栅极焊盘电极57的中央下方的p阱区域55和p+接触区域62的电位上升，从而E部的由n+源极区域61、p阱区域55以及n型漂移区域60b构成的寄生npn晶体管产生误触发。由于该误触发，大量的后续电流流过而产生击穿。也就是说，关断(动态雪崩)耐量降低。另一方面，流入源极焊盘电极56下的p阱区域55和p+接触区域62的空穴83被处于p+接触区域62正上方的源极焊盘电极56抽出，因此不产生该现象。
另外，在静态雪崩的情况下，在耗尽层81内产生的空穴83也表现相同的运动状态，从而使栅极焊盘电极57下的雪崩耐量降低。
图28和图29是表示图25的纵向型半导体装置500的寄生二极管的反向恢复现象的图。图28示出正向电流流过寄生二极管的状态。图29示出寄生二极管进行反向恢复的状态。
在图28中，从源极焊盘电极56注入到p阱区域55的空穴83通过由p阱区域55和p型分隔区域60a与第一n-漂移区域69、第二n-漂移区域72以及n型漂移区域60b构成的pn结80流向第二n-漂移区域72。另一方面，从n+漏极区域71注入到第二n-漂移区域72的电子74通过n型漂移区域60b流向p型分隔区域60a。由于这些空穴83和电子74，并列pn层60(圆90内)产生电导率调制，累积过剩载流子。
在图29中，在反向恢复时耗尽层81从上述的pn结80开始扩展，过剩的空穴83经由p阱区域55和p+接触区域62被向源极焊盘电极56扫出。另一方面，过剩的电子74经由n+漏极区域71被向漏电极73扫出。当在存在很多载流子的状态下耗尽层81内的电场强度变高时产生动态雪崩。栅极焊盘电极57下的由于动态雪崩而产生的很多空穴83流向处于Q方向的源极焊盘电极56。于是，如以图27说明的那样，栅极焊盘电极57下的E部的寄生npn晶体管产生误触发。因此，动态雪崩耐量降低。
能够推测在专利文献1、2中也发生以上述的图26～图29说明的现象。
另外，在专利文献3中，是平面型元件而非超结型元件。另外，通过使栅极焊盘电极正下方成为活性区域能够降低导通电阻，但是如果只用该方法则电流路径被限定为p阱区域延伸的方向。因此，存在以下问题：在关断时，栅极焊盘电极正下方的n+源极区域的末端(n+源极区域与同栅极焊盘电极相向配置的源电极连接的位置)处电流密度变高，耗尽层内的电场强度变高而容易产生动态雪崩。
本发明的目的在于提供一种解决上述问题而能够获得高雪崩耐量、高关断耐量以及高反向恢复耐量的纵向型半导体装置及其制造方法。
用于解决问题的方案
为了达到上述目的，本发明的半导体装置是具备元件活性部和耐压结构部，该纵向型半导体装置的特征在于，在上述元件活性部具备：第一导电型的第一半导体层；漂移层，其被配置在上述第一半导体层的第一主表面上；第一导电型的第二半导体层，其被配置在上述漂移层的表面层；第二导电型的阱区域，其被配置在上述第二半导体层的表面层；第一导电型的源极区域，其被配置在上述阱区域的表面层；第二导电型的接触区域，其被配置在上述阱区域的表面层；栅电极，其隔着栅极绝缘膜配置在被上述阱区域的上述源极区域与上述第二半导体层夹持的上述阱区域上；以及层间绝缘膜，其被配置在上述栅电极的上表面，其中，在上述层间绝缘膜的上表面具备与上述源极区域和上述接触区域电连接的第一主电极，在上述层间绝缘膜的上表面还具备与上述第一主电极分离配置且与上述栅电极电连接的栅极焊盘电极，上述第一主电极下部的上述漂移层具备第一并列pn层，在该第一并列pn层沿与上述第一主表面平行的方向重复交替地配置第一第一导电型半导体区域和第一第二导电型半导体区域，并且上述第一第二导电型半导体区域与上述阱区域接触，上述栅极焊盘电极下部的上述漂移层具备第二并列pn层，在该第二并列pn层沿与上述第一主表面平行的方向重复交替地配置第二第一导电型半导体区域和第二第二导电型半导体区域，并且上述第二第二导电型半导体区域配置成与上述阱区域相向，在上述第二并列pn层与上述阱区域之间具备第一导电型隔离区域。
另外，本发明所涉及的半导体装置是具备元件活性部和耐压结构部，该纵向型半导体装置的特征在于，在上述元件活性部具备：第一导电型的第一半导体层；漂移层，其被配置在上述第一半导体层的第一主表面上；第二导电型的阱区域，其被配置在上述漂移层的表面层；第一导电型的源极区域，其被配置在上述阱区域的表面层；第二导电型的接触区域，其被配置在上述阱区域的表面层；沟槽，其被配置在上述阱区域的表面层；栅电极，其隔着栅极绝缘膜配置在上述沟槽内；以及层间绝缘膜，其被配置在上述栅电极的上表面，其中，在上述层间绝缘膜的上表面具备与上述源极区域和上述接触区域电连接的第一主电极，在上述层间绝缘膜的上表面还具备与上述第一主电极分离配置且与上述栅电极电连接的栅极焊盘电极，上述第一主电极下部的上述漂移层具备第一并列pn层，在该第一并列pn层沿与上述第一主表面平行的方向重复交替地配置第一第一导电型半导体区域和第一第二导电型半导体区域，并且上述第一第二导电型半导体区域与上述阱区域接触，上述栅极焊盘电极下部的上述漂移层具备第二并列pn层，在该第二并列pn层沿与上述第一主表面平行的方向重复交替地配置第二第一导电型半导体区域和第二第二导电型半导体区域，并且上述第二第二导电型半导体区域配置为与上述阱区域相向，在上述第二并列pn层与上述阱区域之间具备第一导电型隔离区域，上述沟槽达到上述第一第一导电型半导体区域和上述第一导电型隔离区域。
另外，本发明所涉及的纵向型半导体装置的制造方法，其特征在于，具有以下工序：使第一导电型低电阻层在第一导电型的半导体衬底的第一主表面上外延生长，并对上述第一导电型低电阻层的表面选择性地离子注入第一导电型的杂质和第二导电型的杂质；层形成工序，使第一导电型外延层在上述第一导电型低电阻层的上述表面上外延生长，并对上述第一导电型外延层的表面选择性地离子注入上述第一导电型的杂质和上述第二导电型的杂质；以及层叠工序，在该层叠工序中多次重复进行使上述第一导电型外延层在上述第一导电型外延层的上述表面上外延生长并对上述第一导电型外延层的表面选择性地离子注入上述第一导电型的杂质和上述第二导电型的杂质的工序，其中，在上述层叠工序中，对上述第一导电型隔离区域的形成部位不选择性地离子注入上述第一导电型的杂质和上述第二导电型的杂质。
发明的效果
根据本发明，提供一种能够获得高雪崩耐量、高关断耐量以及高反向恢复耐量的纵向型半导体装置及其制造方法。
附图说明
图1示出本发明的实施方式所涉及的俯视图。
图2是本发明的实施方式所涉及的图1的B部放大图和X-X’截面图。
图3是本发明的实施方式所涉及的图2的(b)的M-M’截面图。
图4是本发明的实施方式所涉及的图2的(b)的N-N’截面图。
图5是本发明的实施方式所涉及的图2的(b)的N-N’截面图、R部放大图、S部放大图、U部放大图。
图6是本发明的实施方式所涉及的图2的(b)的O-O’截面图。
图7是本发明的实施方式所涉及的图2的(b)的P-P’截面图。
图8是表示本发明的实施方式所涉及的纵向型半导体装置100的关断动作的图。
图9是本发明的实施方式所涉及的俯视图。
图10是本发明的实施方式所涉及的俯视图。
图11是本发明的实施方式所涉及的俯视图。
图12是本发明的实施方式所涉及的图1的B部放大图。
图13是本发明的实施方式所涉及的图1的B部放大图。
图14是本发明的实施方式所涉及的图1的B部放大图。
图15是本发明的实施方式所涉及的图1的B部放大图。
图16是本发明的实施方式所涉及的图2的(b)的P-P’截面图。
图17是本发明的实施方式所涉及的图12～图14的X-X’截面图。
图18是表示本发明的实施方式所涉及的制造工序的截面图。
图19是表示本发明的实施方式所涉及的制造工序的截面图。
图20是表示本发明的实施方式所涉及的制造工序的截面图。
图21是本发明的实施方式所涉及的图2的(a)的X-X’截面图。
图22是本发明的实施方式所涉及的图2的(a)的X-X’截面图。
图23是本发明的实施方式所涉及的图2的(a)的X-X’截面图。
图24是本发明的实施方式所涉及的图2的(a)的X-X’截面图。
图25是具有以往的超结结构的纵向型半导体装置俯视图和X-X’截面图。
图26是表示具有以往的超结结构的纵向型半导体装置的进入关断动作之前的导通状态下的电子的流动的图。
图27是表示具有以往的超结结构的纵向型半导体装置转变成关断动作而电压上升的状态的图。
图28是表示正向电流流过具有以往的超结结构的纵向型半导体装置的寄生二极管的状态的图。
图29是表示具有以往的超结结构的纵向型半导体装置的寄生二极管进行反向恢复的状态的图。
附图标记说明
1：半导体芯片；2：耐压结构区域；3：活性区域；4：栅极焊盘区域；5：p阱区域；6：源极焊盘电极；7：栅极焊盘电极；8：栅极浇道；9：栅电极；10：第一并列pn层；10a：第一p型分隔区域；10b：第一n型漂移区域；11：n+源极区域；12：p+接触区域；13：第二并列pn层；13a：第二p型分隔区域；13b：第二n型漂移区域；14：层间绝缘膜；15：接触孔；16：漂移区域；17：沟道反转层；18：栅极绝缘膜；19：第一n-漂移区域；20：n-隔离区域；21：n+漏极区域；22：第二n-漂移区域；23：漏电极；24、24a、24b：电子；25：沟槽；31：n+衬底；32、35、36：n-外延层；33：硼；34：磷；100、200、300、400：纵向型半导体装置。
具体实施方式
下面，基于附图说明发明的实施方式。
在下面的实施方式中，将第一导电型设为n型、将第二导电型设为p型，但是也可以将第一导电型设为p型、将第二导电型设为n型。
实施方式1
图1～图8示出本发明的第1实施方式。
图1示出纵向型半导体装置100的俯视图。
图2的(a)中示出图1的B部放大图，图2的(b)中示出图2的(a)的X-X’截面图。
图3示出图2的(b)的M-M’截面图。此外，该M-M’截面图呈现与图1的B部放大图相当的平面。
图4示出图2的(b)的N-N’截面图。此外，该N-N’截面图呈现与图1的B部放大图相当的平面。
图5示出图2的(b)的N-N’截面图、R部放大图、S部放大图、U部放大图。
图6示出图2的(b)的O-O’截面图。此外，该O-O’截面图呈现与图1的B部放大图相当的平面。
图7示出图2的(b)的P-P’截面图。此外，该P-P’截面图呈现与图1的B部放大图相当的平面。
图8示出对纵向型半导体装置100的关断动作进行说明的图。图8的(a)示出即将关断时的顺电流流动的情形，图8的(b)示出关断后的状态。
如图1所示，纵向型半导体装置100具备活性区域3以及以包围活性区域3的方式配置的耐压结构区域2。在活性区域3内配置有栅极焊盘区域4(双点划线内)。
在耐压结构区域2配置未图示的并列pn层。另外，在耐压结构区域2配置未图示的保护环(guardring)结构、降低表面电场(RESURF)结构以及场板结构等。
图1的虚线表示后述的栅电极9。栅电极9在活性区域3内形成为条状。
如图2的(a)所示，在活性区域3配置有p阱区域5，在p阱区域5的上表面配置有源极焊盘电极6和栅极焊盘区域4，在栅极焊盘区域4内配置有栅极焊盘电极7。此外，栅极焊盘区域4的周围被源极焊盘电极6包围。
源极焊盘电极6和栅极焊盘电极7表示形成源极焊盘的电极和形成栅极焊盘的电极，这些电极由铝合金层形成。
在活性区域3内的外周端配置有栅极浇道8，该栅极浇道8与栅极焊盘电极7连接。栅极浇道8以包围活性区域3内的p阱区域5的方式配置在层间绝缘膜14的上表面并与栅极焊盘电极7连接。另外，栅极浇道8经由开在层间绝缘膜14上的接触孔15与栅电极9的端部(图2的(a)所示的虚线的前端部)电连接。
为了获得良好的耐压，栅极浇道8最好将p阱区域5完全包围。然而，也存在图1所示的A部的与条状的栅电极平行的栅极浇道8局部欠缺的情况。
如图2的(b)所示，在n+漏极区域21的主表面上配置有漂移区域16。漂移区域16在n+漏极区域21的主表面上配置有第二n-漂移区域22。在第二n-漂移区域22的上表面配置有n型漂移区域10b，在n型漂移区域10b的上表面配置有第一n-漂移区域19。在第一n-漂移区域19的表面层分离地配置有多个p阱区域5。在n+漏极区域21的另一个主表面上配置有漏电极23。
在p阱区域5的表面层配置n+源极区域11，并以与n+源极区域11接触的方式配置p+接触区域12。在p阱区域5的上表面，在被夹持在相邻的p阱区域5的n+源极区域11之间的第一n-漂移区域19和p阱区域5上隔着栅极绝缘膜18配置栅电极9。在栅电极9的上表面配置层间绝缘膜14。在层间绝缘膜14的上表面配置与n+源极区域11、p+接触区域12电连接的源极焊盘电极6。另外，在层间绝缘膜14的上表面配置与源极焊盘电极6电隔离的栅极焊盘电极7。栅极焊盘电极7经由配置于层间绝缘膜14的接触孔15与栅电极9电连接。上述的栅极结构是平面型结构。
此外，栅电极9的俯视形状为沿与后述的第一并列pn层10的第一p型分隔区域10a和第一n型漂移区域10b重复交替地配置的方向正交的方向(图2的(a)的Q方向)延伸的条状。
在源极焊盘电极6下部的漂移区域16配置第一并列pn层10，该第一并列pn层10是将第一p型分隔区域10a和第一n型漂移区域10b沿与第二n-漂移区域22的主表面平行的方向重复交替地配置而得到的。第一并列pn层10的俯视形状为沿与第一p型分隔区域10a和第一n型漂移区域10b被重复交替地配置的方向正交的方向(图2的(a)的Q方向)延伸的条状。此外，第一p型分隔区域10a与配置于漂移区域16的表面层的p阱区域5接触。
在栅极焊盘电极7下部的漂移区域16配置第二并列pn层13，该第二并列pn层13是将第二p型分隔区域13a和第二n型漂移区域13b沿与第二n-漂移区域22的上表面平行的方向重复交替地配置而得到的。在配置于栅极焊盘电极7下部的漂移区域的p阱区域5与第二并列pn层13之间配置有n-隔离区域20。此外，第二并列pn层13的第二p型分隔区域13a以与p阱区域5相向的方式配置。
第二并列pn层13的第二p型分隔区域13a和第二n型漂移区域13b的重复间距T2比第一并列pn层10的第一p型分隔区域10a和第一n型漂移区域10b的重复间距T1窄。另外，如图2的(b)所示，第二并列pn层13的长度e加上n-隔离区域20的厚度f所得到的长度为第一并列pn层10的长度d。因而，第一并列pn层10比第二并列pn层13长。
此外，将栅极焊盘电极7下部的n+源极区域11设为一个n+源极区域11，但是也可以如图2的(b)的D部所示的MOS部那样，在一个p阱区域5内形成多个n+源极区域11并以与多个n+源极区域11间接触的方式配置p+接触区域12。另外，被配置在栅极焊盘电极7下的n+源极区域11、p+接触区域12、p阱区域5以及栅电极9的俯视形状为沿与第一并列pn层10的第一p型分隔区域10a和第一n型漂移区域10b重复交替地配置的方向正交的方向(图2的(a)的Q方向)延伸的条状。
通过使上述的第二并列pn层13的重复间距T2比第一并列pn层10的重复间距窄，第二并列pn层13内的耗尽层易于扩展。因此，在栅极焊盘电极7下部的相邻的p阱区域5之间的端部(图2的(b)的C部)处电场被缓和，从而不容易产生电场集中。因此，能够实现高雪崩耐量、高关断耐量以及高反向恢复耐量等特性的改善，也容易高耐压化。
接着，对具有600V等级的额定电压的纵向型半导体装置100的一例进行说明。图2的(b)所示的构成漂移区域16的第一并列pn层10的长度d例如为44.0μm左右，构成第一并列pn层10的第一p型分隔区域10a的宽度g和第一n型漂移区域10b的宽度h例如分别为6.0μm左右。第一并列pn层10的重复间距T1(g+h)为12.0μm左右。
栅极焊盘电极7下的构成第二并列pn层13的第二p型分隔区域13a的宽度a和第二n型漂移区域13b的宽度k例如分别为4.0μm左右。第二并列pn层13的重复间距宽度T2(a+k)例如为8.0μm左右。
虽然没有图示，但是配置在活性区域3的外周部的耐压结构区域2的、未图示的第三并列pn层的第三p型分隔区域的宽度和第三n型漂移区域的宽度例如为4.0μm左右，第三并列pn层的重复间距为8.0μm左右。
第一n-漂移区域19和n-隔离区域20加在一起得到的厚度b例如为5.0μm左右。p阱区域5的扩散深度例如为3.0μm左右。另外，p阱区域5的表面的杂质浓度例如为3.0×1017cm-3左右。n+源极区域11的扩散深度例如为1.0μm左右，表面杂质浓度例如为3.0×1020cm-3左右。
第一n-漂移区域19的厚度例如为8.0μm左右，第一n-漂移区域19的杂质浓度例如为2.0×1014cm-3左右。
n-隔离区域20的厚度f例如为2.5μm左右。另外，n-隔离区域20的杂质浓度例如为2.0×1016cm-3左右。
第二n-漂移区域22的厚度例如为2.5μm左右。另外，第二n-漂移区域22的杂质浓度例如为2.0×1016cm-3左右。
n+漏极区域21的厚度例如为200μm左右。另外，n+漏极区域21的杂质浓度例如为2.0×1018cm-3左右。
在图2的(b)中，将第一n-漂移区域19的厚度和n-隔离区域20的厚度的合计厚度b(从第一n-漂移区域19的表面到第二并列pn层13的上端的距离)最好设为从第一n-漂移区域19的表面到第二并列pn层13的下端的距离c(这是第一n-漂移区域19的厚度和n-隔离区域20的厚度的合计厚度b与第二并列pn层13的长度e的合计长度)的1/3以下。由此，能够取得第二并列pn层13的电荷平衡。这意味着如果第二并列pn层13的长度e变短则难以取得电荷平衡。
另外，如果第一n-漂移区域19的厚度和n-隔离区域20的厚度的合计厚度b变得过薄，则n-隔离区域20的厚度f也变薄，与第二并列pn层13的第二p型分隔区域13a和第二n型漂移区域13b重复交替排列的方向平行的方向的电流通路宽度变窄，导通电阻增大。因此，将厚度b设为第二并列pn层13的第二n型漂移区域13b的宽度k以上。并且，通过使n-隔离区域20的杂质浓度低于第二并列pn层13的杂质浓度，耗尽层能够在低电压下到达第二并列pn层13。根据这些效果，能够实现高雪崩耐量化和高耐压化。
此外，关于第一并列pn层10、第二并列pn层13的杂质浓度分布，在接近表面(图中的上侧)的一侧，使第一p型分隔区域10a和第二p型分隔区域13a为p型重掺杂(p型杂质浓度高)，在接近n+漏极区域21(在图中为下侧)的一侧，使第一n型漂移区域10b和第二n型漂移区域13b为n型重掺杂。当像这样赋予浓度梯度时，与没有浓度梯度的情况相比，关断时的耗尽层的扩展在第一p型分隔区域10a和第二p型分隔区域13a中在表面侧变慢、在第一n型漂移区域10b和第二n型漂移区域13b中在n+漏极区域21侧变慢，从而不容易产生载流子的残留。由此，要花费时间来将载流子(残留的电子、在耗尽层产生的电子和空穴)扫出至源极焊盘电极6和n+漏极区域21，因此不会残留载流子。具体地说，关于浓度梯度，例如当使高的一方的浓度为低的一方的浓度的1.5倍以上时出现效果。但是，如果使该浓度梯度变大，则第一p型分隔区域10a、第二p型分隔区域13a与第一n型漂移区域10b、第二n型漂移区域13b的负荷平衡局部失衡，因此浓度梯度最好为2倍以下。
其结果，动态雪崩击穿更不容易发生，从而能够成为具有更高关断耐量以及更高反向恢复耐量的纵向型半导体装置100。
图3中示出图2的(b)的M-M’截面图。被配置在源极焊盘电极6下的栅电极9的俯视形状为沿与第一并列pn层10的第一p型分隔区域10a和第一n型漂移区域10b重复交替地配置的方向正交的方向(图2的(a)的Q方向)延伸的条状。栅极焊盘电极7下的栅电极9和源极焊盘电极6下的栅电极9电连接。源极焊盘电极6下和栅极焊盘电极7下的各个栅电极9的宽度Z相等。
此外，图中的栅电极9内的虚线表示配置于图2的(b)所示的层间绝缘膜14的接触孔15的位置。
图4、图5的(a)示出图2的(b)的N-N’截面图。在图4中没有图示n+源极区域11，在图5的(a)中没有图示p+接触区域12。
图5的(b)中示出R部放大图，图5的(c)中示出S部放大图，图5的(d)中示出U部放大图。此外，图4、图5的图中的虚线表示栅电极9、栅极浇道8、源极焊盘电极6以及栅极焊盘电极7的位置。
如图2的(b)的F部所示，在配置于源极焊盘电极6与栅极焊盘电极7之间的下部的栅电极9的上部，层间绝缘膜14露出。同样地，在配置于栅极浇道8与源极焊盘电极6之间的下部的栅电极9的上部，层间绝缘膜14也露出。
如图5的(b)的R部放大图所示，在配置于源极焊盘电极6与栅极焊盘电极7之间的层间绝缘膜14露出位置的下部的栅电极9下部不配置n+源极区域11。因此，在该位置，在纵向型半导体装置100处于导通状态时形成在图2的(b)的p阱区域5的表面层形成的沟道反转层17。然而，由于没有与n+源极区域11连接，因此不会形成经由沟道反转层17的电流路径。因此，在从外部将离子等经由层间绝缘膜14导入至栅极绝缘膜18的情况下，例如即使周边大气中的水分所包含的氢离子、钠离子、氯离子等侵入，也不会引起栅极阈值电压Vth的变动。由此，纵向型半导体装置100的开关特性、导通特性不产生变动，能够进行稳定的动作。
图5的(c)中示出在栅极浇道8与源极焊盘电极6之间的下部配置的栅电极9下部(图中的S部)的放大图。此外，栅极浇道8和源极焊盘电极6的端面与同栅电极9延伸的方向(图中的Q方向)正交的方向平行。
在栅极浇道8和源极焊盘电极6的端面与同栅电极9延伸的方向(图中的Q方向)正交的方向平行的情况下，在配置于栅极浇道8与源极焊盘电极6之间的下部的栅电极9下部的n+源极区域11配置凹部。通过在n+源极区域11配置凹部，使得在配置于栅极浇道8与源极焊盘电极6之间的层间绝缘膜14露出位置的下部的栅电极9下部不配置n+源极区域11。因此，在n+源极区域11的凹部处，在纵向型半导体装置100处于导通状态时，在图2的(b)的p阱区域5的表面层形成沟道反转层17。然而，与图5的(b)的R部放大图同样地，由于没有与n+源极区域11连接，因此不会形成经由沟道反转层17的电流路径。由此，即使在从外部将离子等经由层间绝缘膜14导入至栅极绝缘膜18的情况下，也不会引起栅极阈值电压Vth的变动，从而纵向型半导体装置100的开关特性、导通特性不产生变动。因此，能够使纵向型半导体装置100稳定地进行动作。
图5的(d)中示出在源极焊盘电极6与栅极焊盘电极7之间的下部配置的栅电极9下部(图中的U部)的放大图。此外，源极焊盘电极6和栅极焊盘电极7的端面与同栅电极9延伸的方向(图中的Q方向)正交的方向平行。
在配置于源极焊盘电极6与栅极焊盘电极7之间的层间绝缘膜14露出位置的下部的栅电极9下部的n+源极区域11配置凹部。通过在n+源极区域11配置凹部，使得在配置于源极焊盘电极6与栅极焊盘电极7之间的下部的栅电极9下部不配置n+源极区域11。因此，在n+源极区域11的凹部处，在纵向型半导体装置100处于导通状态时，在图2的(b)的p阱区域5的表面层形成沟道反转层17。然而，与图5的(b)的R部放大图同样地，由于没有与n+源极区域11连接，因此不会形成经由沟道反转层17的电流路径。由此，即使在从外部将离子等经由层间绝缘膜14导入至栅极绝缘膜18的情况下，也不会引起栅极阈值电压Vth的变动，从而纵向型半导体装置100的开关特性、导通特性不产生变动。因此，能够使纵向型半导体装置100稳定地进行动作。
如图5的(b)、图5的(c)、图5的(d)所示，配置于源极焊盘电极6与栅极焊盘电极7之间以及栅极浇道8与源极焊盘电极6之间的层间绝缘膜14露出位置的下部的栅电极9下部不配置n+源极区域11。
如图5的(b)、图5的(c)、图5的(d)所示，n+源极区域11与源极焊盘电极6之间的距离、n+源极区域11的凹部的侧面与源极焊盘电极6之间的距离、n+源极区域11的凹部的侧面与栅极焊盘电极7之间的距离、凹部的侧面与栅极浇道8之间的距离V设为2μm以上。如果小于2μm，则在从外部将离子等经由层间绝缘膜14导入至栅极绝缘膜18的情况下，栅极阈值电压Vth产生变动，从而纵向型半导体装置100的开关特性、导通特性产生变动。由此，纵向型半导体装置100的动作有可能变得不稳定。另外，该距离V优选为15μm以上。
图6中示出图2的(b)的O-O’截面图。如图6所示，在栅极焊盘电极7的下部配置有n-隔离区域20。如图2的(b)所示，在第二并列pn层13与p阱区域5之间配置n-隔离区域20来进行电隔离。
如图2的(b)所示，在栅极焊盘电极7下部，通过由p阱区域5、第一n-漂移区域19以及n-隔离区域20所形成的pn结来构成寄生二极管。在本发明的实施方式中，与图26所示的由p型分隔区域60a、第一n-漂移区域69、第二n-漂移区域72以及n型漂移区域60b构成的pn结80相比，pn结的面积减少。因此，由形成在栅极焊盘电极7下的寄生二极管产生的反向恢复电流减少，反向恢复耐量提高。由此，能够提高纵向型半导体装置100的反向恢复耐量。并且，通过配置n-隔离区域20，在栅极焊盘电极端部附近的电场集中变弱，从而能够形成高雪崩耐量、高关断耐量。另外，通过配置n-隔离区域20，电子流扩散而形成低导通电阻。
图7中示出图2的(b)的P-P’截面图。如图7所示，第一并列pn层10的第一p型分隔区域10a和第二并列pn层13的第二p型分隔区域13a电隔离。由此，从宽度不同的第一p型分隔区域10a和第二并列pn层13的第二p型分隔区域13a扩展的耗尽层在被隔离的区域平滑地连接，从而能够防止耐压降低。
图7所示的纵向型半导体装置100的第一并列pn层10和第二并列pn层13的俯视形状为条状。各自的条体沿与第一并列pn层10的第一p型分隔区域10a和第一n型漂移区域10b重复交替地配置的方向、第二并列pn层13的第二p型分隔区域13a和第二n型漂移区域13b重复交替地配置的方向正交的方向延伸。第一并列pn层10和第二并列pn层13的俯视形状的条体的长度方向被平行地配置。此外，第一并列pn层10和第二并列pn层13的俯视形状的条体的长度方向也可以不平行，第一并列pn层10和第二并列pn层13的俯视形状的条体的长度方向也可以配置成正交。
图8中示出纵向型半导体装置100的关断动作。图8的(a)示出即将关断时的顺电流流动的情形，图8的(b)示出关断而沟道反转层关闭的状态。
在图8的(a)中，在纵向型半导体装置100处于导通状态时，在构成图中D部所示的MOS结构的p阱区域5形成沟道反转层17。此时，在配置于活性区域3的源极焊盘电极6的正下方，第一并列pn层10的第一n型漂移区域10b为主要的电流路径S1，并且在纵向型半导体装置100处于导通状态时，在栅极焊盘电极7的正下方的p阱区域5也形成沟道反转层17。在栅极焊盘电极7的正下方，从p阱区域5注入到n-隔离区域20的电子24流向第二并列pn层13的第二n型漂移区域13b。
另外，在源极焊盘电极6与栅极焊盘电极7之间的配置在源极焊盘电极6端部之下的p阱区域5形成沟道反转层17，通过该沟道反转层17注入到n-隔离区域20的电子24a沿第二p型分隔区域13a和第二n型漂移区域13b重复交替地配置的方向流动而流向第二并列pn层13的第二n型漂移区域13b。因此，与图25的(b)所示的在栅极焊盘电极7下没有n-隔离区域20的以往的结构相比，由于从在源极焊盘电极6与栅极焊盘电极7之间的源极焊盘电极6端部之下的p阱区域5形成的沟道反转层17流出的电子24a能够沿电流路径S1和电流路径S2流动，因此电流路径变宽。并且，即使从在栅极焊盘电极7下的p阱区域5形成的沟道反转层17流出的电子24的量由于n+源极区域11的Q方向的电阻的偏差而变得不均匀，也由于通过n-隔离区域20使电子24沿横方向流动来流向第二n型漂移区域13b而实现均匀化。沿形成于活性区域3的电流路径S1和形成于栅极焊盘区域4的电流路径S2流动的电子24的量依赖于n-隔离区域20的杂质浓度。因此，n-隔离区域20的杂质浓度越高，则n-隔离区域20的电阻率越低，因此流向n-隔离区域20的电子24的量越增加，流经电流路径S2的电流越增加。
接着，对第一n-漂移区域19的厚度和n-隔离区域20的厚度相加得到的厚度b与第二p型分隔区域13a的宽度a的关系进行说明。
当通过形成于p阱区域5的沟道反转层17而从第一n-漂移区域19上部向纵向型半导体装置100的深度方向扩散流动的电子24b流入的角度θ(以相对于表面垂直的方向为基准的角度)超过45°时，电子24难以快速地扩散。因此，将电子24b流入的角度θ设为45°以下。为了将电子24b流入的角度θ设为45°以下，最好使第一n-漂移区域19的厚度和n-隔离区域20的厚度相加得到的厚度b大于第二p型分隔区域13a的宽度a。由此，从纵向型半导体装置100处于导通状态时形成于p阱区域5的沟道反转层17流向第一n-漂移区域19的电子24能够有效地扩散。因此，电子24均匀地扩散到栅极焊盘电极7下的电流路径S2，从而能够降低导通电阻。
在图8的(b)中，在关断状态下，形成于p阱区域5的沟道反转层17消失。在紧接在关断状态之后的栅极焊盘电极7下，未图示的耗尽层从p阱区域5与n-隔离区域20的pn结处开始扩展。但是，此时，由于p阱区域5和第二并列pn层13的第二p型分隔区域13a被n-隔离区域20隔离，因此在第二并列pn层13中耗尽层还未开始扩展。
纵向型半导体装置100中残留的电子24a在关断的瞬间通过电流路径S1和电流路径S2而流动，该电流路径S1为从第一n-漂移区域经由第一n型漂移区域10b流向n+漏极区域21的电流路径，该电流路径S2为从第一n-漂移区域经由n-隔离区域20和第二n型漂移区域13b流向n+漏极区域21的电流路径。由此，能够防止电流集中于源极焊盘电极6与栅极焊盘电极7之间的源极焊盘电极6端部之下的第一n-漂移区域(G部)。
之后，从栅极焊盘电极7下的p阱区域5延伸的耗尽层到达第二并列pn层13，p阱区域5与第二并列pn层13之间的n-隔离区域20(F部)变为夹断(pinched-off)状态。通过该夹断而上述电流路径S1、S2被关闭。因此，能够抑制在源极焊盘电极6与栅极焊盘电极7之间的源极焊盘电极6端部之下所残留的电子24a侵入栅极焊盘电极7下的n-隔离区域20的电流路径。
在关断的瞬间在源极焊盘电极6与栅极焊盘电极7之间的源极焊盘电极6端部之下残留的电子24a沿电流路径S1和S2流动，从而不容易产生动态雪崩击穿，能够形成高关断耐量和高反向恢复耐量的纵向型半导体装置100。
此外，虽然以MOSFET说明了本发明的实施方式的纵向型半导体装置100，但是IGBT也能够获得同样的效果。
在IGBT的情况下，在n+漏极区域21的另一主表面上配置p+区域，在p+区域设置集电极。
另外，本发明的实施方式的纵向型半导体装置在n+漏极区域21与第一并列pn层10和第二并列pn层13之间配置有第二n-漂移区域22，但是也可以不配置第2n-漂移区域22。
实施方式2
图9是表示本发明的第2实施方式的俯视图。栅极浇道8以沿与栅电极9延伸的方向正交的方向横穿活性区域3内的方式配置。活性区域3内的外周(图中的箭头A)的栅极浇道8也可以不形成。在这种情况下，栅电极9通过未图示的接触孔15与栅极焊盘电极7和横穿活性区域3内的栅极浇道8电连接。
栅极浇道8以沿与栅电极9延伸的方向正交的方向横穿活性区域3内的方式配置，由此与图1相比使栅电极9的栅极配线电阻更均匀。因此，能够消除纵向型半导体装置100的活性区域3的中心部和端部的导通/关断的时滞，从而能够抑制误导通/误关断。
实施方式3
图10是表示本发明的第3实施方式的俯视图。栅极焊盘电极7的一边被配置在活性区域3内的端部附近。栅极浇道8被配置在活性区域3内的外周。此外，与栅电极9延伸的方向平行地配置的栅极浇道8的一边(图中的箭头A)也可以不形成。
通过将栅极焊盘电极7的一边配置在活性区域3内的端部附近并在活性区域3内的外周配置栅极浇道8，与图1和图9相比能够最大限度地利用活性区域3的有效区域来配置MOS结构部。由此，导通电阻被降低，能够减少导通损失。
实施方式4
图11是表示本发明的第4实施方式的俯视图。栅极焊盘电极7的一边被配置在活性区域3内的端部附近。栅极浇道8以沿与栅电极9延伸的方向正交的方向横穿活性区域3内的方式配置，进一步被配置在活性区域3内的外周。此外，活性区域3内的外周(图中的箭头A)的栅极浇道8也可以不形成。在这种情况下，栅电极9通过未图示的接触孔15与栅极焊盘电极7和横穿活性区域3内的栅极浇道8电连接。
实施方式5
图12是表示本发明的第5实施方式的图1的B部放大图。此外，图12是示出了栅电极9和n+源极区域11的位置的俯视图。图中的虚线表示源极焊盘电极6、栅极焊盘电极7以及栅极浇道8的位置。源极焊盘电极6下部的栅电极9的俯视形状被形成为条状并与栅极焊盘电极7下的栅电极9隔离这一点与图3、图4不同。栅电极9经由配置在活性区域3内的外周的栅极浇道8与栅极焊盘电极7电连接。另一方面，栅极焊盘区域4内的栅电极9经由未图示的接触孔15直接与栅极焊盘电极7电连接。在源极焊盘电极6与栅极焊盘电极7之间的下部不形成栅电极9。由此，与实施方式1同样地，在从层间绝缘膜14外部导入离子等的情况下，例如即使外部的大气中的水分所包含的氢离子、钠离子、氯离子等离子进入，MOSFET的栅极阈值电压Vth也不会产生变动，从而不会对MOSFET动作产生影响。
实施方式6
图13是表示本发明的第6实施方式的图1的B部放大图。是示出了栅电极9和n+源极区域11的俯视图。与图12的不同点在于将栅极焊盘电极7下的栅电极9a形成得比形成在活性区域3内的栅电极9细。由此，能够减少蓄积到栅极电容的栅极电荷Qg而减少开关损失。
实施方式7
图14是表示本发明的第7实施方式的图1的B部放大图。是示出了栅电极9和n+源极区域11的位置的俯视图。栅电极9的俯视形状是条状。与图13的不同点在于使栅极焊盘区域4的栅电极9的俯视形状即条状的短边方向的间距小。由此，能够提高在栅极焊盘电极7下的p阱区域5形成的沟道反转层17的密度。因此，能够降低导通电阻而减少导通损失。
实施方式8
图15是表示本发明的第8实施方式的图1的B部放大图。是示出了栅电极9和n+源极区域11的位置的俯视图。与图12的不同点在于将栅极焊盘电极7下的栅电极9的俯视形状形成为网格状。由此，能够获得与实施方式5同样的效果。
实施方式9
图16是表示本发明的第9实施方式的图2的(b)的P-P’截面图，是与图7相当的俯视图。与图7的不同点在于构成第二并列pn层13的第二p型分隔区域13a被配置成网格状。由此，与俯视形状为条状的情况相比使耗尽层的扩展更均匀而容易确保耐压。
实施方式10
图17是表示本发明的第10实施方式的图12～14的X-X’截面图。配置在源极焊盘电极6与栅极焊盘电极7之间的下部的p阱区域5形成为横跨源极焊盘电极6下部和栅极焊盘电极7下部，被配置在栅极焊盘电极7的外周部下的n+源极区域11与源极焊盘电极6连接。栅极焊盘电极7下部的栅电极9与源极焊盘电极6下部的栅电极9之间被隔离。源极焊盘电极6下部的栅电极9经由栅极浇道8与栅极焊盘电极7连接。
另外，在源极焊盘电极6与栅极焊盘电极7之间的层间绝缘膜14露出位置的下部不形成栅电极9。栅极焊盘电极7下部的栅电极9在栅极焊盘区域4内的一部分如图17所示那样与栅极焊盘电极7电连接。此外，栅极焊盘电极7下部的n+源极区域11与同栅极焊盘电极7相向的源极焊盘电极6连接。由此，在横跨源极焊盘电极6下部与栅极焊盘电极7下部之间而形成的p阱区域5形成沟道反转层17。然而，在源极焊盘电极6与栅极焊盘电极7之间的层间绝缘膜14露出位置的下部形成有n+源极区域11而不形成沟道反转层17。因此，在从外部将离子等经由层间绝缘膜14导入至栅极绝缘膜18的情况下，例如即使导入外部大气中的水分所包含的氢离子、钠离子以及氯离子等，也不会引起栅极阈值电压的变动。因此，纵向型半导体装置100的开关特性、导通特性不产生变动，从而能够使纵向型半导体装置100稳定地进行动作。
实施方式11
图18～图20是表示本发明的第11实施方式的制造工序的截面图。
如图18的(a)所示，例如在厚度为200μm的n+衬底31的主表面上形成n-外延层32。此外，n+衬底31成为n+漏极区域21。
如图18的(b)所示，以未图示的抗蚀剂掩膜为掩膜对形成在n+衬底31上的n-外延层32选择性地离子注入作为n型杂质的硼33和作为p型杂质的磷34。此时，将抗蚀剂掩膜的开口形成为使向成为栅极焊盘区域4的区域打入的硼33和磷34的注入区域的宽度a1、k1(热扩散后变为第二p型分隔区域13a的宽度a和第二n型漂移区域13b的宽度k)比向成为活性区域3的区域打入的硼33和磷34的注入区域的宽度g1、h1(热扩散后变为第一p型分隔区域10a的宽度g和第一n型漂移区域10b的宽度h)窄。
进一步，如图18的(c)所示，多次重复进行n-外延层32的形成和选择性的离子注入(在此为重复五次)。在形成最上层的前一个n-外延层35之后，仅向成为活性区域3的位置离子注入硼33和磷34。接着，形成最上层的n-外延层36。之后，通过热处理来进行热扩散，形成第一p型分隔区域10a、第二p型分隔区域13a、第一n型漂移区域10b以及第二n型漂移区域13b。由第一p型分隔区域10a和第一n型漂移区域10b形成第一并列pn层10，由第二p型分隔区域13a和第二n型漂移区域13b形成第二并列pn层13。仅向成为活性区域3的位置进行了离子注入后的n-外延层35的不形成第二p型分隔区域13a和第二n型漂移区域13b的位置成为n-隔离区域20。另外，最上层的n-外延层36成为第一n-漂移区域19。并且，形成在n+衬底31的上表面的n-外延层32的没有形成第一p型分隔区域10a、第二p型分隔区域13a以及第一n型漂移区域10b、第二n型漂移区域13b的区域成为第二n-漂移区域。
如图19的(d)所示，在最上层的n-外延层36的上表面形成栅极绝缘膜18，在栅极绝缘膜18的上表面形成多晶硅的栅电极9。
在图19的(e)中，以栅电极9和未图示的抗蚀剂掩膜为掩膜进行离子注入，形成p阱区域5。
在图20的(f)中，在活性区域3的p阱区域5的表面层通过离子注入形成n+源极区域11和p+接触区域12。在栅极焊盘区域4的p阱区域5的表面层通过离子注入形成n+源极区域11和p+接触区域12。
在图20的(g)中，用层间绝缘膜14覆盖表面，在以抗蚀剂掩膜为掩膜进行蚀刻来形成图案之后，在层间绝缘膜14上形成源极焊盘电极6、栅极焊盘电极7以及栅极浇道8。另外，在n+衬底31的另一主表面(n+漏极区域21的背面)形成漏电极23。源极焊盘电极6以包围栅极焊盘电极7的方式形成，并与n+源极区域11和p+接触区域12电连接。栅极浇道8与栅极焊盘电极7电连接，栅电极9经由形成于层间绝缘膜14的接触孔15与栅极浇道8或栅极焊盘电极7电连接。
实施方式12
图21是表示本发明的第12实施方式的图2的(a)的X-X’截面图。与图2的(b)的纵向型半导体装置100的不同点在于栅极焊盘电极7下的p阱区域5为宽阔的一个区域。另外，在第二并列pn层13的上表面不形成栅电极9。并且，在栅极焊盘电极7下部的一个p阱区域形成的n+源极区域11与源极焊盘电极6电连接。由于在栅极焊盘电极7下部的p阱区域5形成的沟道反转层17减少，因此与图2的(b)的纵向型半导体装置100相比导通电阻有所上升。但是，与以往的纵向型半导体装置500相比，由于配置n-隔离区域20而能够实现导通电阻的降低。另外，由于由栅极焊盘电极7的p阱区域5、第一n-漂移区域19以及n-隔离区域20的pn结构成的寄生二极管的接合面积变小，因此能够实现反向恢复耐量的提高。
实施方式13
图22是表示本发明的第13实施方式的图2的(a)的X-X’截面图。与图2的(b)的纵向型半导体装置100的不同点在于，第二并列pn层13的第二p型分隔区域13a和第二n型漂移区域13b的重复间距T2与第一并列pn层10的第一p型分隔区域10a和第一n型漂移区域10b的重复间距T1相同。在这种情况下，与以往的纵向型半导体装置500相比，由于配置n-隔离区域20而能够实现导通电阻的降低。另外，由于能够减小由栅极焊盘电极7的p阱区域5、第一n-漂移区域19以及n-隔离区域20的pn结构成的寄生二极管的接合面积，因此能够实现反向恢复耐量的提高。
实施方式14
图23是表示本发明的第14实施方式的图2的(a)的X-X’截面图。与图2的(b)的纵向型半导体装置100的不同点在于使栅极结构为沟槽型而非平面型。
配置沟槽25，该沟槽25从p阱区域5的表面层贯穿p阱区域5而到达第一n型漂移区域10b和n-隔离区域20。在p阱区域5的表面层形成n+源极区域11。以与p阱区域5内的n+源极区域11接触的方式配置p+接触区域12。在沟槽25的内壁隔着栅极绝缘膜18配置多晶硅的栅电极9。在由n+源极区域11与第一n型漂移区域10b夹持以及由n+源极区域11与n-隔离区域20夹持的p阱区域5中，沿形成于沟槽25的栅极绝缘膜18的方向(图中的纵向)形成沟道反转层17。
通过形成为沟槽结构，易于使原胞间距微细化，从而能够将图1的纵向型半导体装置100的间距尺寸缩小至1/5左右。
实施方式15
图24是表示本发明的第15实施方式的图2的(a)的X-X’截面图。
在实施方式14中，在层间绝缘膜14露出位置附近下形成沟道反转层17，因此有可能引起栅极阈值电压的变动。本发明的第15实施方式防止该现象。
与图23的不同点在于，在源极焊盘电极6与栅极焊盘电极7之间的层间绝缘膜14露出位置的下部没有配置沟槽25。在横跨源极焊盘电极6下部与栅极焊盘电极7下部之间而形成的p阱区域5中，沿形成于沟槽25的栅极绝缘膜18的方向形成沟道反转层17。然而，在源极焊盘电极6与栅极焊盘电极之间的层间绝缘膜14露出位置的下部不形成沟道反转层17。因此，在从外部将离子等经由层间绝缘膜14导入至栅极绝缘膜18的情况下，例如即使导入外部大气中的水分所包含的氢离子、钠离子以及氯离子等，也不会引起栅极阈值电压的变动。因此，与图23所示的纵向型半导体装置400相比，开关特性、导通特性不产生变动，因此能够使纵向型半导体装置稳定地进行动作。

Claims (23)

1.一种纵向型半导体装置，具备元件活性部和耐压结构部，该纵向型半导体装置的特征在于，
在上述元件活性部具备：
第一导电型的第一半导体层；
漂移层，其被配置在上述第一半导体层的第一主表面上；
第一导电型的第二半导体层，其被配置在上述漂移层的表面层；
第二导电型的阱区域，其被配置在上述第二半导体层的表面层；
第一导电型的源极区域，其被配置在上述阱区域的表面层；
第二导电型的接触区域，其被配置在上述阱区域的表面层；
栅电极，其隔着栅极绝缘膜配置在被上述阱区域的上述源极区域与上述第二半导体层夹持的上述阱区域上；以及
层间绝缘膜，其被配置在上述栅电极的上表面，
其中，在上述层间绝缘膜的上表面具备与上述源极区域和上述接触区域电连接的第一主电极，
在上述层间绝缘膜的上表面还具备与上述第一主电极分离配置且与上述栅电极电连接的栅极焊盘电极，
上述第一主电极下部的上述漂移层具备第一并列pn层，在该第一并列pn层沿与上述第一主表面平行的方向重复交替地配置第一第一导电型半导体区域和第一第二导电型半导体区域，并且上述第一第二导电型半导体区域与上述阱区域接触，
上述栅极焊盘电极下部的上述漂移层具备第二并列pn层，在该第二并列pn层沿与上述第一主表面平行的方向重复交替地配置第二第一导电型半导体区域和第二第二导电型半导体区域，并且上述第二第二导电型半导体区域配置成与上述阱区域相向，
在上述第二并列pn层与上述阱区域之间具备第一导电型隔离区域。
2.根据权利要求1所述的纵向型半导体装置，其特征在于，
上述第二第一导电型半导体区域和上述第二第二导电型半导体区域重复交替地配置的上述第二并列pn层的重复间距比上述第一第一导电型半导体区域和上述第一第二导电型半导体区域重复交替地配置的上述第一并列pn层的重复间距窄。
3.根据权利要求1所述的纵向型半导体装置，其特征在于，
上述第二第一导电型半导体区域和上述第二第二导电型半导体区域重复交替地配置的上述第二并列pn层的重复间距与上述第一第一导电型半导体区域和上述第一第二导电型半导体区域重复交替地配置的上述第一并列pn层的重复间距相等。
4.根据权利要求1至3中的任一项所述的纵向型半导体装置，其特征在于，
从上述第二半导体层的上表面直到上述第二并列pn层的上表面为止的厚度为从上述第二半导体层的上表面直到上述第二并列pn层的下表面为止的厚度的1/3以下。
5.根据权利要求1至4中的任一项所述的纵向型半导体装置，其特征在于，
上述栅电极的俯视形状为条状。
6.根据权利要求5所述的纵向型半导体装置，其特征在于，
在沿与上述条状的上述栅电极的长度方向平行的方向配置的上述第一主电极的端部同上述栅极焊盘电极的端部之间的正下方配置的上述栅电极在上述栅极焊盘电极侧没有配置上述源极区域。
7.根据权利要求6所述的纵向型半导体装置，其特征在于，
在沿与上述条状的上述栅电极的长度方向正交的方向配置的上述第一主电极的端部同上述栅极焊盘电极的端部之间的正下方配置的上述栅电极的下部具备设置有凹部的上述源极区域。
8.根据权利要求6所述的纵向型半导体装置，其特征在于，
在上述第一主电极的第一主表面上配置有将上述栅电极与上述栅极焊盘电极连接的栅极浇道，
在沿与上述条状的上述栅电极的长度方向正交的方向配置的上述第一主电极的端部同上述栅极浇道的端部之间的正下方配置的上述栅电极的下部具备设置有凹部的上述源极区域。
9.根据权利要求7所述的纵向型半导体装置，其特征在于，
上述凹部的一个侧面与上述第一主电极的端部之间的距离以及上述凹部的另一个侧面与上述栅极焊盘电极的端部之间的距离为2μm以上。
10.根据权利要求8所述的纵向型半导体装置，其特征在于，
上述凹部的一个侧面与上述第一主电极的端部之间的距离以及上述凹部的另一个侧面与上述栅极浇道的端部之间的距离为2μm以上。
11.根据权利要求5所述的纵向型半导体装置，其特征在于，
上述条状的栅电极在上述第一主电极的下部与上述栅极焊盘电极的下部之间被隔离。
12.根据权利要求5所述的纵向型半导体装置，其特征在于，
在沿与上述条状的上述栅电极的长度方向正交的方向配置的上述第一主电极的端部同上述栅极焊盘电极的端部之间的正下方配置的上述第二导电型的阱区域与相邻的上述第二导电型的阱区域连结，在上述第一主电极的端部与上述栅极焊盘电极的端部之间的正下方没有配置上述栅电极。
13.根据权利要求1至12中的任一项所述的纵向型半导体装置，其特征在于，
配置在上述栅极焊盘电极正下方的上述第二导电型的阱区域连结而成为一个第二导电型的阱区域。
14.一种纵向型半导体装置，具备元件活性部和耐压结构部，该纵向型半导体装置的特征在于，
在上述元件活性部具备：
第一导电型的第一半导体层；
漂移层，其被配置在上述第一半导体层的第一主表面上；
第二导电型的阱区域，其被配置在上述漂移层的表面层；
第一导电型的源极区域，其被配置在上述阱区域的表面层；
第二导电型的接触区域，其被配置在上述阱区域的表面层；
沟槽，其被配置在上述阱区域的表面层；
栅电极，其隔着栅极绝缘膜配置在上述沟槽内；以及
层间绝缘膜，其被配置在上述栅电极的上表面，
其中，在上述层间绝缘膜的上表面具备与上述源极区域和上述接触区域电连接的第一主电极，
在上述层间绝缘膜的上表面还具备与上述第一主电极分离配置且与上述栅电极电连接的栅极焊盘电极，
上述第一主电极下部的上述漂移层具备第一并列pn层，在该第一并列pn层沿与上述第一主表面平行的方向重复交替地配置第一第一导电型半导体区域和第一第二导电型半导体区域，并且上述第一第二导电型半导体区域与上述阱区域接触，
上述栅极焊盘电极下部的上述漂移层具备第二并列pn层，在该第二并列pn层沿与上述第一主表面平行的方向重复交替地配置第二第一导电型半导体区域和第二第二导电型半导体区域，并且上述第二第二导电型半导体区域配置为与上述阱区域相向，
在上述第二并列pn层与上述阱区域之间具备第一导电型隔离区域，
上述沟槽达到上述第一第一导电型半导体区域和上述第一导电型隔离区域。
15.根据权利要求14所述的纵向型半导体装置，其特征在于，
在上述第一主电极与上述栅极焊盘电极之间的下部没有配置上述沟槽。
16.根据权利要求1至15中的任一项所述的纵向型半导体装置，其特征在于，
上述第一并列pn层的俯视形状为沿与上述第一第一导电型半导体区域和上述第一第二导电型半导体区域重复交替地配置的方向正交的方向延伸的条状。
17.根据权利要求1至16中的任一项所述的纵向型半导体装置，其特征在于，
上述第二并列pn层的俯视形状为沿与上述第二第一导电型半导体区域和上述第二第二导电型半导体区域重复交替地配置的方向正交的方向延伸的条状。
18.根据权利要求17所述的纵向型半导体装置，其特征在于，
作为上述第一并列pn层的俯视形状的条状的长度方向与作为上述第二并列pn层的俯视形状的条状的长度方向平行。
19.根据权利要求1至16中的任一项所述的纵向型半导体装置，其特征在于，
上述第二并列pn层的俯视形状为网格状。
20.根据权利要求1至19中的任一项所述的纵向型半导体装置，其特征在于，
具备杂质浓度梯度，该杂质浓度梯度为上述第一第二导电型半导体区域和上述第二第二导电型半导体区域在上述漂移层的第一主表面侧杂质浓度高，且上述第一第一导电型半导体区域和上述第二第一导电型半导体区域在上述漂移层的第二主表面侧杂质浓度高。
21.根据权利要求1至20中的任一项所述的纵向型半导体装置，其特征在于，
在上述第一半导体层与上述第一并列pn层之间以及上述第一半导体层与上述第二并列pn层之间具备第一导电型的低电阻层。
22.根据权利要求1至21中的任一项所述的纵向型半导体装置，其特征在于，
在上述第一半导体层的第二主表面具备第二主电极。
23.一种根据权利要求1所述的纵向型半导体装置的制造方法，其特征在于，具有以下工序：
使第一导电型低电阻层在第一导电型的半导体衬底的第一主表面上外延生长，并对上述第一导电型低电阻层的表面选择性地离子注入第一导电型的杂质和第二导电型的杂质；
层形成工序，使第一导电型外延层在上述第一导电型低电阻层的上述表面上外延生长，并对上述第一导电型外延层的表面选择性地离子注入上述第一导电型的杂质和上述第二导电型的杂质；以及
层叠工序，在该层叠工序中多次重复进行使上述第一导电型外延层在上述第一导电型外延层的上述表面上外延生长并对上述第一导电型外延层的表面选择性地离子注入上述第一导电型的杂质和上述第二导电型的杂质的工序，
其中，在上述层叠工序中，对上述第一导电型隔离区域的形成部位不选择性地离子注入上述第一导电型的杂质和上述第二导电型的杂质。
CN201510102973.0A 2014-04-17 2015-03-09 纵向型半导体装置及其制造方法 Active CN105047712B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-085388 2014-04-17
JP2014085388 2014-04-17
JP2014-137005 2014-07-02
JP2014137005A JP6369173B2 (ja) 2014-04-17 2014-07-02 縦型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN105047712A true CN105047712A (zh) 2015-11-11
CN105047712B CN105047712B (zh) 2019-08-06

Family

ID=52596861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510102973.0A Active CN105047712B (zh) 2014-04-17 2015-03-09 纵向型半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US9362393B2 (zh)
EP (1) EP2937907B1 (zh)
JP (1) JP6369173B2 (zh)
CN (1) CN105047712B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028265A (zh) * 2015-12-02 2018-05-11 三垦电气株式会社 半导体装置
CN109564877A (zh) * 2017-07-14 2019-04-02 松下知识产权经营株式会社 半导体装置
CN111406323A (zh) * 2017-12-14 2020-07-10 新电元工业株式会社 宽带隙半导体装置
CN111682059A (zh) * 2019-03-11 2020-09-18 株式会社东芝 半导体装置
CN112005379A (zh) * 2018-04-19 2020-11-27 日产自动车株式会社 半导体装置及其制造方法
CN115498013A (zh) * 2022-07-21 2022-12-20 上海林众电子科技有限公司 一种功率芯片终结区的制备方法、终结区的结构及功率芯片

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
JP6422906B2 (ja) 2016-03-11 2018-11-14 株式会社東芝 半導体装置
JP6809071B2 (ja) * 2016-09-14 2021-01-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6950186B2 (ja) * 2017-01-17 2021-10-13 富士電機株式会社 半導体装置
US10312710B1 (en) * 2017-01-31 2019-06-04 The United States Of America, As Represented By The Secretary Of The Navy Energy recovery pulse forming network
CN110603645B (zh) * 2017-05-08 2023-09-19 罗姆股份有限公司 半导体装置
DE102017117442B3 (de) * 2017-08-01 2019-01-24 Infineon Technologies Ag Transistorbauelement mit Grabenrandabschluss
JP2019054169A (ja) * 2017-09-15 2019-04-04 株式会社東芝 半導体装置
TWI692925B (zh) * 2018-03-28 2020-05-01 立錡科技股份有限公司 切換式電源供應電路及其控制電路與控制方法
WO2020129436A1 (ja) * 2018-12-19 2020-06-25 富士電機株式会社 半導体装置
CN109888004A (zh) * 2019-01-08 2019-06-14 上海华虹宏力半导体制造有限公司 Igbt器件
US11362209B2 (en) * 2019-04-16 2022-06-14 Semiconductor Components Industries, Llc Gate polysilicon feed structures for trench devices
EP4030490A4 (en) 2020-06-12 2022-12-07 Huawei Digital Power Technologies Co., Ltd. REVERSE PASSING SUPERJUNCTION INSULATED GRID BIPOLAR TRANSISTOR AND ELECTRIC VEHICLE MOTOR CONTROL UNIT
JP7114824B1 (ja) * 2021-09-17 2022-08-08 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0293846A1 (de) * 1987-06-05 1988-12-07 Siemens Aktiengesellschaft MIS-Leistunsgstransistor
JP2001298191A (ja) * 2000-02-09 2001-10-26 Fuji Electric Co Ltd 半導体装置
JP2005150348A (ja) * 2003-11-14 2005-06-09 Fuji Electric Device Technology Co Ltd 半導体装置
WO2011013379A1 (en) * 2009-07-31 2011-02-03 Fuji Electric Systems Co., Ltd. Semiconductor apparatus
US20130126967A1 (en) * 2010-06-17 2013-05-23 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3940518B2 (ja) * 1999-03-10 2007-07-04 株式会社東芝 高耐圧半導体素子
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
JP3804375B2 (ja) 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
GB2373634B (en) * 2000-10-31 2004-12-08 Fuji Electric Co Ltd Semiconductor device
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
JP2005322700A (ja) * 2004-05-06 2005-11-17 Toshiba Corp 半導体装置及びその製造方法
JP4564509B2 (ja) 2007-04-05 2010-10-20 株式会社東芝 電力用半導体素子
JP2009099911A (ja) * 2007-10-19 2009-05-07 Toshiba Corp 半導体装置
JP5665567B2 (ja) 2011-01-26 2015-02-04 株式会社東芝 半導体素子
US9418983B2 (en) * 2012-10-12 2016-08-16 Chengdu Monolithic Power Systems Co., Ltd. Semiconductor device and associated method for manufacturing
JP6197294B2 (ja) * 2013-01-16 2017-09-20 富士電機株式会社 半導体素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0293846A1 (de) * 1987-06-05 1988-12-07 Siemens Aktiengesellschaft MIS-Leistunsgstransistor
JP2001298191A (ja) * 2000-02-09 2001-10-26 Fuji Electric Co Ltd 半導体装置
JP2005150348A (ja) * 2003-11-14 2005-06-09 Fuji Electric Device Technology Co Ltd 半導体装置
WO2011013379A1 (en) * 2009-07-31 2011-02-03 Fuji Electric Systems Co., Ltd. Semiconductor apparatus
US20130126967A1 (en) * 2010-06-17 2013-05-23 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028265A (zh) * 2015-12-02 2018-05-11 三垦电气株式会社 半导体装置
CN108028265B (zh) * 2015-12-02 2021-01-05 三垦电气株式会社 半导体装置
CN109564877A (zh) * 2017-07-14 2019-04-02 松下知识产权经营株式会社 半导体装置
CN109564877B (zh) * 2017-07-14 2023-08-25 新唐科技日本株式会社 半导体装置
CN111406323A (zh) * 2017-12-14 2020-07-10 新电元工业株式会社 宽带隙半导体装置
CN111406323B (zh) * 2017-12-14 2024-03-01 新电元工业株式会社 宽带隙半导体装置
CN112005379A (zh) * 2018-04-19 2020-11-27 日产自动车株式会社 半导体装置及其制造方法
CN111682059A (zh) * 2019-03-11 2020-09-18 株式会社东芝 半导体装置
CN111682059B (zh) * 2019-03-11 2023-10-31 株式会社东芝 半导体装置
CN115498013A (zh) * 2022-07-21 2022-12-20 上海林众电子科技有限公司 一种功率芯片终结区的制备方法、终结区的结构及功率芯片
CN115498013B (zh) * 2022-07-21 2024-04-26 上海林众电子科技有限公司 一种功率芯片终结区的制备方法、终结区的结构及功率芯片

Also Published As

Publication number Publication date
JP2015213141A (ja) 2015-11-26
JP6369173B2 (ja) 2018-08-08
US9362393B2 (en) 2016-06-07
US20150303294A1 (en) 2015-10-22
EP2937907B1 (en) 2020-08-05
EP2937907A1 (en) 2015-10-28
CN105047712B (zh) 2019-08-06

Similar Documents

Publication Publication Date Title
CN105047712A (zh) 纵向型半导体装置及其制造方法
US9142664B2 (en) Semiconductor device
US8957502B2 (en) Semiconductor device
JP5741567B2 (ja) 半導体装置
JP4839519B2 (ja) 半導体装置
CN101308848B (zh) 半导体器件
US9673318B1 (en) Semiconductor device including a gate trench having a gate electrode located above a buried electrode
JP5701802B2 (ja) 電力用半導体装置
US20130026560A1 (en) Semiconductor device
JP2018026450A (ja) 半導体装置
JP7251914B2 (ja) 半導体装置
JP5687582B2 (ja) 半導体素子およびその製造方法
CN105720102A (zh) 具有场电极的晶体管器件
CN105900245A (zh) 半导体装置
JP2020191441A (ja) 超接合半導体装置および超接合半導体装置の製造方法
US10892359B2 (en) Semiconductor device
KR101201382B1 (ko) 감소된 셀 피치를 가지는 전력 반도체 소자
CN102694010A (zh) 半导体元件
JP5680460B2 (ja) 電力用半導体装置
CN104064461A (zh) 半导体器件的制造方法
KR20150061201A (ko) 전력 반도체 소자 및 그 제조 방법
CN216597595U (zh) 一种沟槽栅超结功率半导体器件
US20110169080A1 (en) Charge balance power device and manufacturing method thereof
JP2020109808A (ja) 半導体装置
JP4764998B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant