TWI692925B - 切換式電源供應電路及其控制電路與控制方法 - Google Patents

切換式電源供應電路及其控制電路與控制方法 Download PDF

Info

Publication number
TWI692925B
TWI692925B TW107144966A TW107144966A TWI692925B TW I692925 B TWI692925 B TW I692925B TW 107144966 A TW107144966 A TW 107144966A TW 107144966 A TW107144966 A TW 107144966A TW I692925 B TWI692925 B TW I692925B
Authority
TW
Taiwan
Prior art keywords
potential
signal
circuit
lower bridge
adjustment
Prior art date
Application number
TW107144966A
Other languages
English (en)
Other versions
TW201943197A (zh
Inventor
陳建餘
黃宗義
廖庭維
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to US16/274,162 priority Critical patent/US10466732B2/en
Publication of TW201943197A publication Critical patent/TW201943197A/zh
Application granted granted Critical
Publication of TWI692925B publication Critical patent/TWI692925B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1563—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本發明提出一種切換式電源供應電路及其控制電路與控制方法。切換式電源供應電路包含：功率級電路，根據上橋訊號與下橋訊號，分別操作其中上橋開關與下橋開關，以將輸入電壓轉換為輸出電壓，並於其中之電感產生電感電流；以及控制電路，包括操作訊號產生電路與調整訊號產生電路。調整訊號產生電路用以根據上橋訊號、下橋訊號或/及電感電流，產生調整電位切換於反向恢復電位與反互鎖電位之間，且調整電位電連接至下橋開關之下橋開關隔離區；其中反向恢復電位低於輸入電壓，且反互鎖電位高於反向恢復電位，以避免產生互鎖效應。

Description

切換式電源供應電路及其控制電路與控制方法
本發明有關於一種切換式電源供應電路及其控制電路與控制方法，特別是指一種能夠避免寄生電晶體發生互鎖效應並縮短反向恢復時間的切換式電源供應電路及其控制電路與控制方法。
第1A圖顯示一種典型的切換式電源供應電路10之電路示意圖。切換式電源供應電路10包含控制電路11與功率級電路12。其中，功率級電路12之上橋開關121與下橋開關122如圖中所示，分別根據上橋訊號UG與下橋訊號LG而操作，以將輸入電壓Vin轉換為輸出電壓Vout，並於功率級電路12之電感123上，產生電感電流IL。
第1B圖顯示當負載電路14為輕載時的切換式電源供應電路10的訊號波形示意圖。其中，所謂的輕載，是指相對於全載時而言，也就是相對於全載時的消耗功率非常小的狀況。一般而言，輕載指的是在切換式電源供應電路10的負載範圍內，負載率在30%以下。而此處所謂的輕載，特別是指電感電流IL在零電流位準(0A)上下震盪的狀況。
如第1B圖所示，為確保上橋開關121與下橋開關122不同時導通，在上橋訊號UG於上橋高電位UGH切換至上橋低電位UGL後，經過下橋開關導通前空滯期間DT1，下橋訊號LG才由下橋低電位LGL切換至下橋高電位LGH；在下橋訊號LG於下橋高電位LGH切換至下橋低電位LGL後，經過上橋開關導通前空 滯期間DT2，上橋訊號UG才由上橋低電位UGL切換至上橋高電位UGH。需說明的是，上橋開關121耦接於輸入電壓Vin與相位節點PH之間，而下橋開關122耦接於相位節點PH與接地電位GND之間，因此上橋高電位UGH與下橋高電位LGH相對於接地電位GND之電位並不相同；上橋低電位UGL與下橋低電位LGL相對於接地電位GND之電位也不相同。
請繼續參閱第1B圖，由於流經電感之電流的連續性，於下橋開關導通前空滯期間DT1，下橋開關122不導通，但其中的寄生二極體LD導通，因此相位節點PH之相位節點電壓LX低於接地電位GND一寄生二極體LD之順向電壓(forward voltage)；於上橋開關導通前空滯期間DT2，上橋開關121不導通，但其中的寄生二極體UD導通，因此相位節點電壓LX高於輸入電壓Vin一寄生二極體UD之順向電壓(forward voltage)。
如第1B圖所示，當上橋開關導通前空滯期間DT2，電感電流IL為低於零電流之負電流時，會導致上橋電路121中的寄生PNP電晶體，與下橋電路122中的寄生NPN電晶體導通，由於上述PNP電晶體與NPN電晶體彼此電連接，因此會造成互鎖效應，而使切換式電源供應電路10損壞。
有鑑於此，本發明提出一種能夠避免寄生電晶體發生互鎖效應並縮短反向恢復時間的切換式電源供應電路及其控制電路與控制方法。
就其中一觀點言，本發明提供了一種切換式電源供應電路，用以將一輸入電壓轉換為一輸出電壓，所述切換式電源供應電路包含：一功率級電路，根據一上橋訊號與一下橋訊號，分別對應操作其中一上橋開關與一下橋開關，以將該輸入電壓轉換為該輸出電壓，並於其中之一電感產生一電感電流；以及一控制電路，與該功率級電路耦接，包括：一開關訊號產生電路，與該功 率級電路耦接，用以根據一指令訊號，而產生該上橋訊號與該下橋訊號；以及一調整訊號產生電路，與該功率級電路及該開關訊號產生電路耦接，用以根據該上橋訊號、該下橋訊號或/及該電感電流，提供一調整電位，且該調整電位電連接至該下橋開關之一下橋開關隔離區；其中該調整電位切換於一反向恢復電位與一反互鎖電位之間；其中該反向恢復電位低於該輸入電壓；其中該反互鎖電位用以避免產生一互鎖效應，且高於該反向恢復電位。
就另一觀點言，本發明提供了一種切換式電源供應電路之控制電路，其中該切換式電源供應電路，用以將一輸入電壓轉換為一輸出電壓，包含：一功率級電路，根據一上橋訊號與一下橋訊號，分別對應操作其中一上橋開關與一下橋開關，以將該輸入電壓轉換為該輸出電壓，並於其中之一電感產生一電感電流；以及該控制電路，該控制電路包括：一開關訊號產生電路，與該功率級電路耦接，用以根據一指令訊號，而產生該上橋訊號與該下橋訊號；以及一調整訊號產生電路，與該功率級電路及該開關訊號產生電路耦接，用以根據該上橋訊號、該下橋訊號或/及該電感電流，提供一調整電位，且該調整電位電連接至該下橋開關之一下橋開關隔離區；其中該調整電位切換於一反向恢復電位與一反互鎖電位之間；其中該反向恢復電位低於該輸入電壓；其中該反互鎖電位用以避免產生一互鎖效應，且高於該反向恢復電位。
就另一觀點言，本發明提供了一種切換式電源供應電路之控制方法，包含：根據一指令訊號，而產生一上橋訊號與一下橋訊號；以該上橋訊號與該下橋訊號，分別操作一功率級電路中之一上橋開關與一下橋開關，以將一輸入電壓轉換為一輸出電壓，並於其中之一電感產生一電感電流；以及根據該上橋訊號、該下橋訊號或/及該電感電流，提供一調整電位，且該調整電位電連接至該下橋開關之一下橋開關隔離區；其中該調整電位切換於一反向恢復電位 與一反互鎖電位之間；其中該反向恢復電位低於該輸入電壓；其中該反互鎖電位用以避免產生一互鎖效應，且高於該反向恢復電位。
在一種較佳的實施型態中，該調整電位於該下橋訊號由一下橋低電位切換至一下橋高電位後的一段反向恢復時間內，為該反向恢復電位，且於一上橋開關導通前空滯期間，為該反互鎖電位。
在一種較佳的實施型態中，該調整訊號產生電路包括一邏輯電路，該邏輯電路根據該下橋訊號，使得該調整電位與該下橋訊號反相。
在一種較佳的實施型態中，該調整訊號產生電路包括一邏輯電路，該邏輯電路根據該上橋訊號與該下橋訊號，使得該調整電位於一下橋開關導通前空滯期間與該上橋開關導通前空滯期間，切換至該反互鎖電位；且於其他期間，切換至該反向恢復電位。
在一種較佳的實施型態中，該調整訊號產生電路包括：一負電流時脈產生電路，用以根據該電感電流，產生一負電流時脈訊號，其中該負電流時脈訊號於該電感電流為負電流時，切換至一認知位準；一判斷電路，與該負電流時脈產生電路耦接，用以根據該負電流時脈訊號與一參考訊號，產生一判斷訊號；以及一切換電路，與該判斷電路耦接，用以根據該判斷訊號，將該調整電位切換於該反向恢復電位與該反互鎖電位。
在前述的實施型態中，該判斷電路包括：一低通濾波器，與該負電流時脈產生電路耦接，用以根據該認知位準之工作比，產生一比較訊號；以及一比較電路，與該低通濾波器耦接，用以比較該比較訊號與該參考訊號，產生該判斷訊號。
在一種較佳的實施型態中，該反向恢復電位為一接地電位，且該反互鎖電位為該輸入電壓或一相位電壓。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
10,20:切換式電源供應電路
11,21:控制電路
211:開關訊號產生電路
213:調整訊號產生電路
12,22:功率級電路
121,221:上橋開關
122,222:下橋開關
123,223:電感
14:負載電路
2131:負電流時脈產生電路
2133:判斷電路
2135:切換電路
ACK:認知位準
ADJ,ADJ’:調整電位
ADH:調整高電位
ADL:調整低電位
ALU:反互鎖電位
ARR:反向恢復電位
COMM:指令訊號
CMP:比較電路
DNW1,DNW2:N型深井區
DPW1,DPW2:P型深井區
DOX:漂移氧化區
DT1:下橋開關導通前空滯期間
DT2:上橋開關導通前空滯期間
DTM:判斷訊號
FF:正反器電路
GND:接地電位
HVNW1,HVNW2:N型高壓井區
IL:電感電流
ILX:電感電流相關訊號
INS:絕緣結構
Iout:輸出電流
LCK:相對低位準
LD,UD:寄生二極體
LDR,UDR:汲極
LG:下橋訊號
LGH:下橋高電位
LGL:下橋低電位
LGT,UGT:閘極
LPF:低通濾波器
LPT:下橋主要開關
LSISO:下橋開關隔離區
LSO,USO:源極
LT,UT:寄生電晶體
LX:節點電壓
NAND2:NAND邏輯閘
NC:N型接點
NCC:負電流時脈訊號
NNA:邏輯運算結果
NOT1,2,4,6:反邏輯閘
NWI1,NWI2:N型隔離井區
NWIS:N型隔離環井區
PBODY1,PBODY2:P型本體區
PC:P型接點
PH:相位節點
Psub:基板
PSUB:P型基板
PWI1,PWI2:P型隔離井區
PWS1,PWS2:P型基板井區
RT:反向恢復時間
Sml:半導體層
UG:上橋訊號
UGH:上橋高電位
UGL:上橋低電位
UPT:上橋主要開關
Vin:輸入電壓
Vout:輸出電壓
Vref:參考訊號
第1A與1B圖分別顯示一種先前技術切換式電源供應電路10的電路示意圖與訊號波形示意圖。
第2A-2C圖顯示本發明的第一個實施例。
第3A-3G圖顯示同步或非同步之降壓型、升壓型、反壓型、升降壓型與升反壓型功率級電路。
第4A-4C圖顯示本發明的第二個實施例。
第5A-5B圖顯示本發明的第三個實施例。
第6A-6B圖顯示本發明的第四個實施例。
第7A-7C圖顯示本發明五個實施例。
第8A-8B圖顯示本發明第六個實施例。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之較佳實施例的詳細說明中，將可清楚的呈現。本發明中的圖式均屬示意，主要意在表示各電路間之耦接關係，以及各電路或各元件層之間之關係，至於電路與各元件層之形狀、厚度與寬度則並未依照比例繪製。
請參考第2A-2C圖，其顯示本發明的第一個實施例。第2A圖顯示切換式電源供應電路20的電路示意圖。如第2A圖所示，切換式電源供應電路20包含控制電路21與功率級電路22。其中，功率級電路22根據上橋訊號UG與下橋 訊號LG，分別對應操作其中之上橋開關221與下橋開關222，以將輸入電壓Vin轉換為輸出電壓Vout，並於其中之電感223產生電感電流IL，進而供應電源予負載電路14。功率級電路22包括例如但不限於如第2A圖所示之降壓型功率級電路，此外，功率級電路22也可以包括如第3A-3G圖所顯示之同步或非同步之降壓型、升壓型、反壓型、升降壓型與升反壓型功率級電路。
請繼續參閱第2A圖，控制電路21與功率級電路22耦接，其包括：開關訊號產生電路211與調整訊號產生電路213。開關訊號產生電路211與功率級電路22耦接，用以根據指令訊號COMM，而產生上橋訊號UG與下橋訊號LG，以操作上橋開關221與下橋開關222，進而將輸入電壓Vin轉換為輸出電壓Vout。其中，指令訊號COMM例如可以為如第2A圖所示，相關於輸出電壓Vout，也可以為相關於輸出電壓Vout的預設目標電位，或是相關於流經上橋開關221或下橋開關222的電流，或是綜合上述參數的結果等等，使開關訊號產生電路211可以據以操作上橋開關221與下橋開關222，而將輸出電壓Vout或輸出電流Iout調節於預設的目標位準。
調整訊號產生電路213與功率級電路22及開關訊號產生電路211耦接，用以根據上橋訊號UG、下橋訊號LG或/及電感電流IL(例如電感電流相關訊號ILX)，提供調整電位ADJ，且調整電位ADJ電連接至下橋開關222之下橋開關隔離區(如第2C圖所示之N型隔離井區NWI2)。其中調整電位ADJ切換於反向恢復電位與反互鎖電位之間。其中反向恢復電位低於輸入電壓Vin。其中反互鎖電位高於反向恢復電位，用以避免上橋開關221與下橋開關222中的寄生電晶體產生互鎖效應。
如第2A圖所示，並參照第2C圖所示之功率級電路22剖面示意圖，上橋開關221除了上橋主要開關UPT之外，更包含寄生二極體UD與寄生電晶體UT。如第2A圖所示，並參照第2C圖所示之功率級電路22剖面示意圖，下橋開 關222除了下橋主要開關LPT之外，更包含寄生二極體LD與寄生電晶體LT。寄生電晶體UT為PNP電晶體，寄生電晶體LT為NPN電晶體，其結構連接方式如第2C圖所示意，其電路如第2A圖所示意。
請繼續參閱第2A圖，並同時參閱第2B圖，其中第2B圖顯示當負載電路14為輕載時，或是電感電流IL在零電流位準(0A)上下震盪的狀況下的切換式電源供應電路20的訊號波形示意圖。
如第2B圖圖所示，為確保上橋開關221與下橋開關222不同時導通，在上橋訊號UG於上橋高電位UGH切換至上橋低電位UGL後，經過下橋開關導通前空滯期間DT1，下橋訊號LG才由下橋低電位LGL切換至下橋高電位LGH；在下橋訊號LG於下橋高電位LGH切換至下橋低電位LGL後，經過上橋開關導通前空滯期間DT2，上橋訊號UG才由上橋低電位UGL切換至上橋高電位UGH。需說明的是，上橋開關221耦接於輸入電壓Vin與相位節點PH之間，而下橋開關222耦接於相位節點PH與接地電位GND之間，因此上橋高電位UGH與下橋高電位LGH相對於接地電位GND之電位並不相同；上橋低電位UGL與下橋低電位LGL相對於接地電位GND之電位也不相同。
請繼續參閱第2B圖，由於流經電感之電流的連續性，於下橋開關導通前空滯期間DT1，下橋開關222不導通，但其中的寄生二極體LD導通，因此相位節點PH之相位節點電壓LX低於接地電位GND一寄生二極體LD之順向電壓(forward voltage)；於上橋開關導通前空滯期間DT2，上橋開關221不導通，但其中的寄生二極體UD導通，因此相位節點電壓LX高於輸入電壓Vin一寄生二極體UD之順向電壓(forward voltage)。
第2C圖顯示上橋開關221與下橋開關222之剖面示意圖。如圖所示，上橋開關221與下橋開關222為全隔離式橫向擴散元件(fully isolated lateral diffused device)，屬於一種高壓元件。其中，上橋開關221與下橋開關222皆為N型 高壓元件。上橋開關221包含：P型基板PSUB、P型基板井區PWS1、N型深井區DNW1、N型隔離井區NWI1、P型深井區DPW1、P型隔離井區PWI1、N型高壓井區HVNW1、P型本體區PBODY1、複數絕緣結構INS、漂移氧化區DOX、閘極UGT、源極USO、汲極UDR、複數P型接點PC、以及複數N型接點NC。下橋開關222包含：P型基板PSUB、P型基板井區PWS2、N型深井區DNW2、N型隔離井區NWI2、P型深井區DPW2、P型隔離井區PWI2、N型高壓井區HVNW2、P型本體區PBODY2、複數絕緣結構INS、漂移氧化區DOX、閘極LGT、源極LSO、汲極LDR、複數P型接點PC、以及複數N型接點NC。上橋開關221與下橋開關222之間，由N型隔離環井區NWIS隔開。
所謂的高壓元件，係指於正常操作時，施加於汲極的電壓高於一特定之電壓，例如5V，且P型本體區PBODY1(PBODY2)與汲極UDR(LDR)間在N型高壓井區HVNW1(HVNW2)中之漂移區的橫向距離(漂移區長度)根據正常操作時所承受的操作電壓而調整，因而可操作於較高特定之電壓。此皆為本領域中具有通常知識者所熟知，在此不予贅述。
P型基板PSUB包括一半導體基板，例如但不限於為一P型的矽基板，或是其他P型半導體基板。複數絕緣結構INS用以電型隔絕不同區域。絕緣結構INS並不限於如第2C圖所示之淺溝槽絕緣(shallow trench isolation,STI)結構，亦可為區域氧化(local oxidation of silicon,LOCOS)結構。漂移氧化區DOX形成於漂移區上並連接於漂移區。漂移氧化區DOX例如但不限於為如第2C圖所示之化學氣相沉積(chemical vapor deposition,CVD)氧化區，亦可為淺溝槽絕緣(shallow trench isolation,STI)結構或區域氧化(local oxidation of silicon,LOCOS)結構。
P型基板井區PWS1(PWS2)具有P型導電型，形成於P型基板PSUB上之一半導體層Sml。形成P型基板井區PWS1(PWS2)的方法，例如但不限於以離子植入製程步驟，將P型導電型雜質，以加速離子的形式，植入P型基板PSUB上 之半導體層Sml中(可為與P型基板PSUB屬於同一半導體基板，也可以為形成於P型基板PSUB上的磊晶層，此為本領域中具有通常知識者所熟知，在此不予贅述)，以形成P型基板井區PWS1(PWS2)。其中，P型基板井區PWS1(PWS2)與P型基板PSUB電連接。
N型深井區DNW1(DNW2)形成於P型基板PSUB中，且位於並連接N型隔離井區NWI1(NWI2)、P型深井區DPW1(DPW2)與P型隔離井區PWI1(PWI2)正下方。形成N型深井區DNW1(DNW2)的方法，例如但不限於以離子植入製程步驟，將N型雜質，以加速離子的形式，植入P型基板PSUB中，以形成N型深井區DNW1(DNW2)。
N型隔離井區NWI1(NWI2)，形成於P型基板PSUB上之半導體層Sml中。形成N型隔離井區NWI1(NWI2)的方法，例如但不限於以離子植入製程步驟，將N型導電型雜質，以加速離子的形式，植入P型基板PSUB上之半導體層Sml中，且於垂直方向上，N型隔離井區NWI1(NWI2)位於N型深井區DNW1(DNW2)上，並連接且電連接N型深井區DNW1(DNW2)，在半導體層Sml中環繞形成封閉的一個區域，使得P型深井區DPW1(DPW2)、P型隔離井區PWI1(PWI2)、N型高壓井區HVNW1(HVNW2)與P型本體區PBODY1(PBODY2)皆在所述封閉的區域中。
P型深井區DPW1(DPW2)形成於N型深井區DNW1(DNW2)上之半導體層Sml中，且位於並連接N型高壓井區HVNW1(HVNW2)與P型本體區PBODY1(PBODY2)正下方。形成P型深井區DNW1(DNW2)的方法，例如但不限於以離子植入製程步驟，將P型雜質，以加速離子的形式，植入半導體層Sml中，以形成P型深井區DPW1(DPW2)。
P型隔離井區PWI1(PWI2)，形成於N型深井區DNW1(DNW2)上之半導體層Sml中。形成P型隔離井區PWI1(PWI2)的方法，例如但不限於以離子植入製程步驟，將P型導電型雜質，以加速離子的形式，植入N型深井區 DNW1(DNW2)上之半導體層Sml中，且於垂直方向上，P型隔離井區PWI1(PWI2)位於N型深井區DNW1(DNW2)上，並連接N型深井區DNW1(DNW2)；在橫向上，P型隔離井區PWI1(PWI2)連接且電連接P型深井區DPW1(DPW2)。在半導體層Sml中，P型隔離井區PWI1(PWI2)與P型深井區DPW1(DPW2)環繞形成封閉的另一個區域，使得N型高壓井區HVNW1(HVNW2)與P型本體區PBODY1(PBODY2)皆在所述封閉的另一個區域中。
本體區PBODY1(PBODY2)具有P型導電型，形成於P型深井區DPW1(DPW2)上之半導體層Sml中。形成本體區PBODY1(PBODY2)的方法，例如但不限於以離子植入製程步驟，將P型雜質，以加速離子的形式，植入半導體層Sml中，以形成本體區PBODY1(PBODY2)。於垂直方向上，本體區PBODY1(PBODY2)位於半導體層Sml之上表面下並連接於上表面。
N型高壓井區HVNW1(HVNW2)形成於P型深井區DPW1(DPW2)上之半導體層Sml中。形成N型高壓井區HVNW1(HVNW2)的方法，例如但不限於以離子植入製程步驟，將N型雜質，以加速離子的形式，植入半導體層Sml中，以形成本體區N型高壓井區HVNW1(HVNW2)。於垂直方向上，N型高壓井區HVNW1(HVNW2)位於半導體層Sml之上表面下並連接於上表面。本體區PBODY1(PBODY2)與N型高壓井區HVNW1(HVNW2)於橫向上鄰接。
閘極UGT(LGT)形成於前述半導體層Sml之上表面上，於垂直方向上，部分本體區PBODY1(PBODY2)與至少部分漂移氧化區DOX位於閘極UGT(LGT)之下方並連接於閘極UGT(LGT)。其中，閘極UGT(LGT)至少包含：介電層、導電層以及間隔層。介電層形成於上表面上並連接於上表面，且介電層於垂直方向上，連接本體區PBODY1(PBODY2)。導電層用以作為閘極UGT(LGT)之電性接點，形成所有介電層上並連接於介電層。間隔層形成於導電層之兩側以作為閘極UGT(LGT)之兩側之電性絕緣層。
請繼續參閱第2C圖，源極USO(LSO)與汲極UDR(LDR)具有N型導電型，於垂直方向上，源極USO(LSO)與汲極UDR(LDR)形成於半導體層Sml上表面下並連接於上表面，且源極USO(LSO)與汲極UDR(LDR)分別位於閘極UGT(LGT)在通道方向之外部下方之本體區PBODY1(PBODY2)中與遠離本體區PBODY1(PBODY2)側之高壓井區HVNW1(HVNW2)中。其中，於通道方向上，反轉區位於源極USO(LSO)與高壓井區HVNW1(HVNW2)之間，連接上表面之本體區PBODY1(PBODY2)中，用以作為上橋開關221(下橋開關222)在導通操作中之反轉電流通道。其中，於通道方向上，漂移區位於汲極UDR(LDR)與本體區PBODY1(PBODY2)之間，連接上表面之高壓井區HVNW1(HVNW2)中，用以作為上橋開關221(下橋開關222)在導通操作中之漂移電流通道。
請繼續參閱第2C圖，複數P型接點PC分別形成於P型基板井區PWS1(PWS2)、P型隔離井區PWI1(PWI2)、P型本體區PBODY1(PBODY2)中，以作為上述各P型區域的電性接點。複數N型接點NC分別形成於N型隔離井區NWI1(NWI2)、N型高壓井區HVNW1(HVNW2)與N型隔離環井區NWIS中，以作為上述各N型區域的電性接點。N型隔離環井區NWIS形成於上橋開關221與下橋開關222之間，用以隔開上橋開關221與下橋開關222。
需說明的是，所謂反轉電流通道係指上橋開關221(下橋開關222)在導通操作中因施加於閘極UGT(LGT)的電壓，而使閘極UGT(LGT)的下方形成反轉層(inversion layer)以使導通電流通過的區域，介於源極USO(LSO)與漂移電流通道之間，此為本領域具有通常知識所熟知，在此不予贅述，本發明其他實施例以此類推。
需說明的是，所謂漂移電流通道係指上橋開關221(下橋開關222)在導通操作中使導通電流以漂移的方式通過的區域，此為本領域具有通常知識所熟知，在此不予贅述。
本發明優於先前技術的其中一個技術特徵在於，根據本發明，於下橋開關222中的寄生二極體LD由導通狀態ON改變為不導通狀態OFF後的反向恢復時間RT內，例如在下橋開關導通前空滯期間DT1之後的反向恢復時間RT內，將調整電位ADJ切換於反向恢復電位ARR，以相對於先前技術，縮短寄生二極體LD的反向恢復時間RT；而於上橋開關221中的寄生電晶體UT與下橋開關222中的寄生電晶體LT同時導通，使得在先前技術中，發生互鎖效應(latchup effect)的期間，例如在上橋開關導通前空滯期間DT2，將調整電位ADJ切換於反互鎖電位ALU，以避免發生互鎖效應。
在下橋開關導通前空滯期間DT1時，下橋開關222中的寄生二極體LD導通，接著下橋訊號LG由下橋低電位LGL切換至下橋高電位LGH，因為寄生二極體LD要經過一段反向恢復時間(reverse recovery time,trr)RT才會完全不導通。在下橋訊號LG由下橋低電位LGL切換至下橋高電位LGH後的反向恢復時間RT內，降低下橋開關222之下橋開關隔離區(如第2C圖所示之N型隔離井區NWI2)的電位至反向恢復電位ARR，例如但不限於為接地電位GND或下橋低電位LGL，可以相對於先前技術縮短下橋開關222中的寄生二極體LD的反向恢復時間RT。
因此，在下橋訊號LG由下橋低電位LGL切換至下橋高電位LGH後的反向恢復時間RT內，調整訊號產生電路213將調整電位ADJ切換至低於輸入電壓Vin的反向恢復電位ARR，並將調整電位ADJ(反向恢復電位ARR)電連接至下橋開關222之下橋開關隔離區(如第2C圖所示之N型隔離井區NWI2)，可以相對於先前技術，縮短反向恢復時間(reverse recovery time,trr)RT。一般而言，反向恢復電位ARR只要低於輸入電壓Vin，皆有助於縮短反向恢復時間RT，例如，反向恢復電位可以為接地電位GND、下橋低電位LGL或其他預設的低於輸入電壓Vin的電位。
其中，反向恢復時間RT，係指二極體(例如寄生二極體LD)從導通狀態到完全不導通為止所花費的時間。一般而言，二極體導通後無法立即完全不導通，仍會有一定量的逆向電流流動，逆向電流越大功率耗損就會越大，並增加反應時間，影響下橋開關222的切換效率。因此，為了相較於先前技術，縮短下橋開關222的反向恢復時間RT，本發明例如於下橋訊號LG由下橋低電位LGL切換至下橋高電位LGH後的反向恢復時間RT內，使調整電位ADJ為低於輸入電壓Vin的反向恢復電位ARR，並將調整電位ADJ電連接至下橋開關222之下橋開關隔離區(如第2C圖所示之N型隔離井區NWI2)，以相對於先前技術，縮短反向恢復時間RT。在較佳的實施例中，反向恢復電位ARR例如但不限於為接地電位GND或下橋低電位LGL。
另一方面，在電感電流IL低於零電流時，且上橋開關121中的寄生二極體UD導通時，例如在如第2B圖所示的上橋開關導通前空滯期間DT2，下橋開關222中的寄生電晶體LT之射極(emitter)電位如果電連接至接地電位GND或是下橋低電位LGL，將會造成上橋開關221中的寄生電晶體UT與下橋開關222中的寄生電晶體LT同時導通，而發生互鎖效應(latchup effect)，使功率級電路22損壞。為了避免上述互鎖效應，調整訊號產生電路213使調整電位ADJ於上橋開關導通前空滯期間DT2為反互鎖電位ALU，並將調整電位ADJ電連接至下橋開關222之下橋開關隔離區(如第2C圖所示之N型隔離井區NWI2)，其中反互鎖電位ALU高於前述反向恢復電位ARR。在較佳的實施例中，反互鎖電位ALU例如但不限於為下橋高電位LGH、上橋高電位UGH、輸入電壓Vin或相位節點電壓LX。反互鎖電位ALU係用以避免下橋開關222中的寄生電晶體LT導通，進而避免產生互鎖效應。
總而言之，調整訊號產生電路213在適當時間將調整電位ADJ切換到反向恢復電位ARR與反互鎖電位ALU。反向恢復電位ARR低於輸入電 壓Vin，且反互鎖電位ALU高於反向恢復電位ARR，其中反互鎖電位ALU用以避免上橋開關221與下橋開關222中的寄生電晶體UT與LT產生互鎖效應，也就是說，只要可以避免產生互鎖效應又高於反向恢復電位ARR，皆可作為反互鎖電位ALU。
第4A-4C圖顯示本發明的第二個實施例。本實施例顯示調整訊號產生電路213一種較具體的實施方式。如第4A圖所示，調整訊號產生電路213例如但不限於包括一邏輯電路，該邏輯電路根據下橋訊號LG，使得調整電位ADJ與下橋訊號LG反相。如第4A圖所示，該邏輯電路例如包括反邏輯閘NOT1，接收下橋訊號LG，產生與下橋訊號LG反相的調整電位ADJ。如第4B圖所示，調整電位ADJ為下橋訊號LG的反相，可以得到在下橋開關導通前空滯期間DT1之後的反向恢復時間RT內，調整電位ADJ為反向恢復電位(在本實施例為調整低電位ADL)，以相對於先前技術，縮短寄生二極體LD的反向恢復時間RT；而於上橋開關導通前空滯期間DT2內，調整電位ADJ為反互鎖電位(在本實施例為調整高電位ADH)，以避免發生互鎖效應。其中，調整低電位ADL低於輸入電壓Vin，且調整高電位ADH高於調整低電位ADL。
需說明的是，在此所謂的反相，係指當下橋訊號LG在下橋高電位LGH，調整電位ADJ為調整低電位ADL，為相對的低電位，其電位位準並非一定要與下橋低電位LGL相同，僅需要低到可以相對於先前技術，縮短反向恢復時間RT即可，例如可為接地電位GND或下橋低電位LGL。當下橋訊號LG在下橋低電位LGL，調整電位ADJ為調整高電位ADH，為相對的高電位，其電位位準並非一定要與下橋高電位LGH相同，僅需要高到可以避免產生互鎖效應即可，例如可為下橋高電位LGH、上橋高電位UGH、輸入電壓Vin或相位節點電壓LX。
第4C圖顯示上橋開關221與下橋開關222之剖面示意圖。如圖所示，調整電位ADJ為下橋訊號LG的反相訊號，而調整電位ADJ電連接至下橋開關222之下橋開關隔離區(如第4C圖所示之N型隔離井區NWI2)。
第5A-5B圖顯示本發明的第三個實施例。本實施例顯示調整訊號產生電路213另一種較具體的實施方式。如第5A圖所示，調整訊號產生電路213例如但不限於包括一邏輯電路，該邏輯電路根據上橋訊號UG與下橋訊號LG，使得調整電位ADJ於下橋開關導通前空滯期間DT1與上橋開關導通前空滯期間DT2，切換至反互鎖電位ALU；且於其他期間，切換至該反向恢復電位ARR。
如第5A圖所示，調整訊號產生電路213例如包括NOT邏輯閘NOT2、NOT邏輯閘NOT4、NAND邏輯閘NAND2與NOT邏輯閘NOT6。如圖所示，NOT邏輯閘NOT2與NOT4分別接收上橋訊號UG與下橋訊號LG，並分別對上橋訊號UG與下橋訊號LG做邏輯NOT運算，並將結果輸入NAND邏輯閘NAND2。NAND邏輯閘NAND2對上述的兩個NOT邏輯運算結果，做邏輯NAND運算，而產生邏輯運算結果NNA。NOT邏輯閘NOT6對邏輯運算結果NNA做邏輯NOT運算，而產生調整電位ADJ，如第5B圖的訊號波形圖所示。
需說明的是，本實施例為調整訊號產生電路213的其中一種實施方式，使調整電位ADJ於下橋開關導通前空滯期間DT1與上橋開關導通前空滯期間DT2，切換至反互鎖電位ALU；且於除了下橋開關導通前空滯期間DT1與上橋開關導通前空滯期間DT2之外的其他期間，切換至該反向恢復電位ARR。其中，反互鎖電位ALU相對高於反向恢復電位ARR，且上橋訊號UG、下橋訊號LG、反互鎖電位ALU與反向恢復電位ARR皆為相對的電位，例如可以利用位移電路(level shifter circuit)調整上橋訊號UG或下橋訊號LG後，再進行邏輯運算。反向恢復電位ARR只要低於輸入電壓Vin，例如可為接地電位GND或下橋低電位 LGL，就有縮短反向恢復時間的效果；反互鎖電位ALU例如但不限於為下橋高電位LGH、上橋高電位UGH、輸入電壓Vin或相位電壓LX。反互鎖電位ALU係用以避免下橋開關222中的寄生電晶體LT導通，進而避免寄生電晶體LT與UT產生互鎖效應。
第6A-6B圖顯示本發明的第四個實施例。本實施例顯示調整訊號產生電路213另一種較具體的實施方式。如第6A圖所示，調整訊號產生電路213例如但不限於包括一邏輯電路，該邏輯電路與第5A圖所示的邏輯電路相似，相較於第5A圖所示的實施例，本實施例的邏輯電路更包括一個正反器(flip-flop)電路FF。本實施例中的正反器電路FF，將第三個實施例中的調整電位(在本實施例中視為前調整電位ADJ’)，輸入正反器電路FF。根據調整電位ADJ’，使得上橋開關導通前空滯期間DT2，切換至反互鎖電位ALU；且於其他期間，包含下橋開關導通前空滯期間DT1，切換至該反向恢復電位ARR。調整電位ADJ，如第6B圖的訊號波形圖所示。
第7A-7C圖顯示本發明的第五個實施例。本實施例顯示調整訊號產生電路213另一種較具體的實施方式。如第7A圖所示，調整訊號產生電路213例如但不限於包括負電流時脈產生電路2131、判斷電路2133以及切換電路2135。請同時參閱第7A-7C圖，負電流時脈產生電路2131用以根據電感電流IL，產生負電流時脈訊號NCC，其中負電流時脈訊號NCC於電感電流IL為負電流時，切換至認知位準ACK。判斷電路2133與負電流時脈產生電路2131耦接，用以根據負電流時脈訊號NCC與參考訊號Vref，產生判斷訊號DTM。切換電路2135與判斷電路2133耦接，用以根據判斷訊號DTM，將調整電位ADJ切換於反向恢復電位ARR與反互鎖電位ALU。
在本實施例中，負電流時脈產生電路2131根據電感電流IL，例如於電感電流IL為負電流時，將負電流時脈訊號NCC切換為認知位準ACK； 而於電感電流IL為正電流時，將負電流時脈訊號NCC切換為相對低位準LCK。當電感電流IL在零電流上下切換時，負電流時脈訊號NCC相應成為在認知位準ACK與相對低位準LCK間切換。而判斷電路2133例如但不限於包括如圖所示之比較電路CMP，可比較負電流時脈訊號NCC與參考訊號Vref，並根據比較結果，產生判斷訊號DTM，進而使調整電位ADJ於電感電流IL為負電流時，將調整電位ADJ切換於反互鎖電位ALU，而於電感電流IL為正電流時，將調整電位ADJ切換於反向恢復電位ARR。
第8A-8B圖顯示本發明的第六個實施例。本實施例顯示判斷電路2133另一種較具體的實施方式。如第8A圖所示，判斷電路2133包括低通濾波器LPF與比較電路CMP。其中，低通濾波器LPF與負電流時脈產生電路2131耦接，用以根據認知位準ACK之工作比(duty ratio)，產生比較訊號。比較電路CMP與低通濾波器LPF耦接，用以比較比較訊號與參考訊號Vref，產生判斷訊號DTM。舉例而言，如第8B圖所示，當電感電流IL在零電流附近上下震盪，負電流時脈產生電路2131根據電感電流IL，產生負電流時脈訊號NCC，於認知位準ACK與相對低位準LCK之間切換。低通濾波器LPF對負電流時脈訊號NCC低通濾波處理，而產生一個直流的比較訊號。其中，例如當認知位準ACK的工作比高於一個預設比例時，直流的比較訊號會高於參考訊號Vref，而使得判斷訊號DTM例如但不限於為一個高位準，進而使調整電位ADJ切換於反互鎖電位ALU。也就是說，在本實施例中，當電感電流IL為負電流的比例高於一個預設高比例時，將調整電位ADJ切換於反互鎖電位ALU，而於電感電流IL的正電流不低於該預設高比例時，將調整電位ADJ切換於反向恢復電位ARR。
本實施例旨在說明，根據本發明，並非僅根據下橋開關222中的寄生二極體LD由導通狀態ON改變為不導通狀態OFF後的反向恢復時間RT內，例如在下橋開關導通前空滯期間DT1之後的反向恢復時間RT內，就要立刻將調整 電位ADJ切換於反向恢復電位ARR；且於上橋開關導通前空滯期間DT2，就要立刻將調整電位ADJ切換於反互鎖電位ALU。而是根據電感電流IL為負電流的時間比例，適應性地決定將調整電位ADJ切換於反向恢復電位ARR與反互鎖電位ALU之間。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。所說明之各個實施例，並不限於單獨應用，亦可以組合應用，舉例而言，兩個或以上之實施例可以組合運用，而一實施例中之部分組成亦可用以取代另一實施例中對應之組成部件。此外，在本發明之相同精神下，熟悉本技術者可以思及各種等效變化以及各種組合，舉例而言，前述實施例中之邏輯電路並不限於所示出之反邏輯閘、NAND邏輯閘，其亦可以其他邏輯閘取代之，只要可以達成相同的邏輯運算結果即可。本發明所稱「根據某訊號進行處理或運算或產生某輸出結果」，不限於根據該訊號的本身，亦包含於必要時，將該訊號進行電壓電流轉換、電流電壓轉換、及/或比例轉換等，之後根據轉換後的訊號進行處理或運算產生某輸出結果。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如臨界電壓調整區等。凡此種種，皆可根據本發明的教示類推而得。因此，本發明的範圍應涵蓋上述及其他所有等效變化。此外，本發明的任一實施型態不必須達成所有的目的或優點，因此，請求專利範圍任一項也不應以此為限。
14:負載電路
20:切換式電源供應電路
21:控制電路
211:開關訊號產生電路
213:調整訊號產生電路
22:功率級電路
221:上橋開關
222:下橋開關
223:電感
ADJ:調整電位
COMM:指令訊號
GND:接地電位
IL:電感電流
ILX:電感電流相關訊號
LD:寄生二極體
LG:下橋訊號
LPT:下橋主要開關
LSISO:下橋開關隔離區
LT:寄生電晶體
LX:相位節點
Psub:基板
UD:寄生二極體
UG:上橋訊號
UPT:上橋主要開關
UT:寄生電晶體
Vin:輸入電壓
Vout:輸出電壓

Claims (21)

  1. 一種切換式電源供應電路，用以將一輸入電壓轉換為一輸出電壓，所述切換式電源供應電路包含：一功率級電路，根據一上橋訊號與一下橋訊號，分別對應操作其中一上橋開關與一下橋開關，以將該輸入電壓轉換為該輸出電壓，並於其中之一電感產生一電感電流；以及一控制電路，與該功率級電路耦接，包括：一開關訊號產生電路，與該功率級電路耦接，用以根據一指令訊號，而產生該上橋訊號與該下橋訊號；以及一調整訊號產生電路，與該功率級電路及該開關訊號產生電路耦接，用以根據該上橋訊號、該下橋訊號或/及該電感電流，提供一調整電位，且該調整電位電連接至該下橋開關之一下橋開關隔離區；其中該調整電位切換於一反向恢復電位與一反互鎖電位之間；其中該反向恢復電位低於該輸入電壓；其中該反互鎖電位用以避免產生一互鎖效應，且高於該反向恢復電位。
  2. 如申請專利範圍第1項所述之切換式電源供應電路，其中該調整電位於該下橋訊號由一下橋低電位切換至一下橋高電位後的一段反向恢復時間內，為該反向恢復電位，且於一上橋開關導通前空滯期間，為該反互鎖電位。
  3. 如申請專利範圍第2項所述之切換式電源供應電路，其中該調整訊號產生電路包括一邏輯電路，該邏輯電路根據該下橋訊號，使得該調整電位與該下橋訊號反相。
  4. 如申請專利範圍第2項所述之切換式電源供應電路，其中該調整訊號產生電路包括一邏輯電路，該邏輯電路根據該上橋訊號與該下橋訊號，使 得該調整電位於一下橋開關導通前空滯期間與該上橋開關導通前空滯期間，切換至該反互鎖電位；且於其他期間，切換至該反向恢復電位。
  5. 如申請專利範圍第1項所述之切換式電源供應電路，其中該調整訊號產生電路包括：一負電流時脈產生電路，用以根據該電感電流，產生一負電流時脈訊號，其中該負電流時脈訊號於該電感電流為負電流時，切換至一認知位準；一判斷電路，與該負電流時脈產生電路耦接，用以根據該負電流時脈訊號與一參考訊號，產生一判斷訊號；以及一切換電路，與該判斷電路耦接，用以根據該判斷訊號，將該調整電位切換於該反向恢復電位與該反互鎖電位。
  6. 如申請專利範圍第5項所述之切換式電源供應電路，其中該判斷電路包括：一低通濾波器，與該負電流時脈產生電路耦接，用以根據該認知位準之工作比，產生一比較訊號；以及一比較電路，與該低通濾波器耦接，用以比較該比較訊號與該參考訊號，產生該判斷訊號。
  7. 如申請專利範圍第1項所述之切換式電源供應電路，其中該反向恢復電位為一接地電位或一下橋低電位，且該反互鎖電位為一下橋高電位、一上橋高電位、該輸入電壓或一相位電壓。
  8. 一種切換式電源供應電路之控制電路，其中該切換式電源供應電路，用以將一輸入電壓轉換為一輸出電壓，包含：一功率級電路，根據一上橋訊號與一下橋訊號，分別對應操作其中一上橋開關與一下橋開關，以將該輸入電壓轉換為該輸出電壓，並於其中之一電感產生一電感電流；以及該控制電路，該控制電路包括： 一開關訊號產生電路，與該功率級電路耦接，用以根據一指令訊號，而產生該上橋訊號與該下橋訊號；以及一調整訊號產生電路，與該功率級電路及該開關訊號產生電路耦接，用以根據該上橋訊號、該下橋訊號或/及該電感電流，提供一調整電位，且該調整電位電連接至該下橋開關之一下橋開關隔離區；其中該調整電位切換於一反向恢復電位與一反互鎖電位之間；其中該反向恢復電位低於該輸入電壓；其中該反互鎖電位用以避免產生一互鎖效應，且高於該反向恢復電位。
  9. 如申請專利範圍第8項所述之切換式電源供應電路之控制電路，其中該調整電位於該下橋訊號由一下橋低電位切換至一下橋高電位後的一段反向恢復時間內，為該反向恢復電位，且於一上橋開關導通前空滯期間，為該反互鎖電位。
  10. 如申請專利範圍第9項所述之切換式電源供應電路之控制電路，其中該調整訊號產生電路包括一邏輯電路，該邏輯電路根據該下橋訊號，使得該調整電位與該下橋訊號反相。
  11. 如申請專利範圍第9項所述之切換式電源供應電路之控制電路，其中該調整訊號產生電路包括一邏輯電路，該邏輯電路根據該上橋訊號與該下橋訊號，使得該調整電位於一下橋開關導通前空滯期間與該上橋開關導通前空滯期間，切換至該反互鎖電位；且於其他期間，切換至該反向恢復電位。
  12. 如申請專利範圍第8項所述之切換式電源供應電路之控制電路，其中該調整訊號產生電路包括：一負電流時脈產生電路，用以根據該電感電流，產生一負電流時脈訊號，其中該負電流時脈訊號於該電感電流為負電流時，切換至一認知位準； 一判斷電路，與該負電流時脈產生電路耦接，用以根據該負電流時脈訊號與一參考訊號，產生一判斷訊號；以及一切換電路，與該判斷電路耦接，用以根據該判斷訊號，將該調整電位切換於該反向恢復電位與該反互鎖電位。
  13. 如申請專利範圍第12項所述之切換式電源供應電路之控制電路，其中該判斷電路包括：一低通濾波器，與該負電流時脈產生電路耦接，用以根據該認知位準之工作比，產生一比較訊號；以及一比較電路，與該低通濾波器耦接，用以比較該比較訊號與該參考訊號，產生該判斷訊號。
  14. 如申請專利範圍第8項所述之切換式電源供應電路之控制電路，其中該反向恢復電位為一接地電位或一下橋低電位，且該反互鎖電位為一下橋高電位、一上橋高電位、該輸入電壓或一相位電壓。
  15. 一種切換式電源供應電路之控制方法，包含：根據一指令訊號，而產生一上橋訊號與一下橋訊號；以該上橋訊號與該下橋訊號，分別操作一功率級電路中之一上橋開關與一下橋開關，以將一輸入電壓轉換為一輸出電壓，並於其中之一電感產生一電感電流；以及根據該上橋訊號、該下橋訊號或/及該電感電流，提供一調整電位，且該調整電位電連接至該下橋開關之一下橋開關隔離區；其中該調整電位切換於一反向恢復電位與一反互鎖電位之間；其中該反向恢復電位低於該輸入電壓；其中該反互鎖電位用以避免產生一互鎖效應，且高於該反向恢復電位。
  16. 如申請專利範圍第15項所述之切換式電源供應電路之控制方法，其中該調整電位於該下橋訊號由一下橋低電位切換至一下橋高電位後的一段反向恢復時間內，為該反向恢復電位，且於一上橋開關導通前空滯期間，為該反互鎖電位。
  17. 如申請專利範圍第16項所述之切換式電源供應電路之控制方法，其中該根據該上橋訊號、該下橋訊號或/及該電感電流，提供該調整電位，且該調整電位電連接至該下橋開關之一下橋開關隔離區之步驟包括以一邏輯電路，根據該下橋訊號，使得該調整電位與該下橋訊號反相。
  18. 如申請專利範圍第16項所述之切換式電源供應電路之控制方法，其中該根據該上橋訊號、該下橋訊號或/及該電感電流，提供該調整電位，且該調整電位電連接至該下橋開關之一下橋開關隔離區之步驟包括以一邏輯電路，根據該上橋訊號與該下橋訊號，使得該調整電位於一下橋開關導通前空滯期間與該上橋開關導通前空滯期間，切換至該反互鎖電位；且於其他期間，切換至該反向恢復電位。
  19. 如申請專利範圍第15項所述之切換式電源供應電路之控制方法，其中該根據該上橋訊號、該下橋訊號或/及該電感電流，提供該調整電位，且該調整電位電連接至該下橋開關之一下橋開關隔離區之步驟包括：根據該電感電流，產生一負電流時脈訊號，其中該負電流時脈訊號於該電感電流為負電流時，切換至一認知位準；根據該負電流時脈訊號與一參考訊號，產生一判斷訊號；以及根據該判斷訊號，將該調整電位切換於該反向恢復電位與該反互鎖電位。
  20. 如申請專利範圍第19項所述之切換式電源供應電路之控制方法，其中該根據該負電流時脈訊號與該參考訊號，產生該判斷訊號之步驟包括：根據該認知位準之工作比，產生一比較訊號；以及比較該比較訊號與該參考訊號，產生該判斷訊號。
  21. 如申請專利範圍第15項所述之切換式電源供應電路之控制方法，其中該反向恢復電位為一接地電位或一下橋低電位，且該反互鎖電位為一下橋高電位、一上橋高電位、該輸入電壓或一相位電壓。
TW107144966A 2018-03-28 2018-12-13 切換式電源供應電路及其控制電路與控制方法 TWI692925B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/274,162 US10466732B2 (en) 2018-03-28 2019-02-12 Switching regulator and control circuit and control method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862649549P 2018-03-28 2018-03-28
US62/649549 2018-03-28

Publications (2)

Publication Number Publication Date
TW201943197A TW201943197A (zh) 2019-11-01
TWI692925B true TWI692925B (zh) 2020-05-01

Family

ID=68112667

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107144966A TWI692925B (zh) 2018-03-28 2018-12-13 切換式電源供應電路及其控制電路與控制方法

Country Status (2)

Country Link
CN (1) CN110323936B (zh)
TW (1) TWI692925B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI707529B (zh) * 2020-05-05 2020-10-11 立錡科技股份有限公司 切換式電源轉換電路與切換電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457379A (en) * 1993-10-15 1995-10-10 At&T Ipm Corp. High efficiency switch mode regulator
TW201334380A (zh) * 2012-02-15 2013-08-16 Richtek Technology Corp 電源供應電路、切換式電源供應器及其控制電路與控制方法
TW201526501A (zh) * 2013-12-18 2015-07-01 Richtek Technology Corp 切換式電源供應器及其控制電路與控制方法
US20170353102A1 (en) * 2016-06-07 2017-12-07 Richtek Technology Corporation Switching regulator capable of reducing current ripple and control circuit thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4531276B2 (ja) * 2001-02-27 2010-08-25 三菱電機株式会社 半導体装置
JP4387119B2 (ja) * 2003-03-27 2009-12-16 三菱電機株式会社 半導体装置
CN201639474U (zh) * 2009-07-27 2010-11-17 立锜科技股份有限公司 双模式降压切换电源调节电路的控制电路
EP2816728B1 (en) * 2013-06-20 2020-08-05 ABB Schweiz AG Active gate drive circuit
JP6369173B2 (ja) * 2014-04-17 2018-08-08 富士電機株式会社 縦型半導体装置およびその製造方法
TWI553609B (zh) * 2014-08-26 2016-10-11 友達光電股份有限公司 顯示裝置及其驅動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457379A (en) * 1993-10-15 1995-10-10 At&T Ipm Corp. High efficiency switch mode regulator
TW201334380A (zh) * 2012-02-15 2013-08-16 Richtek Technology Corp 電源供應電路、切換式電源供應器及其控制電路與控制方法
TW201526501A (zh) * 2013-12-18 2015-07-01 Richtek Technology Corp 切換式電源供應器及其控制電路與控制方法
US20170353102A1 (en) * 2016-06-07 2017-12-07 Richtek Technology Corporation Switching regulator capable of reducing current ripple and control circuit thereof

Also Published As

Publication number Publication date
TW201943197A (zh) 2019-11-01
CN110323936A (zh) 2019-10-11
CN110323936B (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
US8716795B2 (en) Fabrication of lateral double-diffused metal oxide semiconductor (LDMOS) devices
US7405443B1 (en) Dual gate lateral double-diffused MOSFET (LDMOS) transistor
US8119507B2 (en) Lateral double-diffused metal oxide semiconductor (LDMOS) transistors
US20080173956A1 (en) MOSFET using gate work function engineering for switching applications
US11171232B2 (en) High voltage device and manufacturing method thereof
US9245977B2 (en) Vertical double-diffusion MOS and manufacturing technique for the same
US20100302810A1 (en) Voltage converters with integrated low power leaker device and associated methods
CN104934477B (zh) 具有改进的栅极电荷的功率半导体晶体管
KR20200031028A (ko) 낮은 Rsp*Qg 곱을 갖는 측면 확산 MOSFET
JP2016162855A (ja) 半導体装置およびそれを用いた電力変換装置
CN1953203B (zh) 高耐压半导体开关元件及使用其的开关电源装置
TWI571040B (zh) 上橋電路
TW201616602A (zh) 半導體元件及其操作方法以及抑制漏電的結構
US20150117063A1 (en) Control circuit for half-bridge diodes
TWI692925B (zh) 切換式電源供應電路及其控制電路與控制方法
US20140167158A1 (en) Integrated device and method for fabricating the integrated device
CN111725999B (zh) 具有低启动电压的切换式电源供应器及其开关控制电路
US10985245B2 (en) Semiconductor device with planar field effect transistor cell
US9184097B2 (en) Semiconductor devices and formation methods thereof
US11522536B2 (en) Switch capable of decreasing parasitic inductance
TW201308595A (zh) 形成半導體電力切換器件之方法及其結構
CN105679758A (zh) 一种具有防电流倒灌的p型金属氧化物半导体场效应管
US10466732B2 (en) Switching regulator and control circuit and control method thereof
TW201709651A (zh) 切換式轉換器以及升壓裝置
US8294215B2 (en) Low voltage power supply