JP2007042869A - ステンシルマスクとその製造方法とその使用方法、及び半導体装置の製造方法 - Google Patents
ステンシルマスクとその製造方法とその使用方法、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007042869A JP2007042869A JP2005225453A JP2005225453A JP2007042869A JP 2007042869 A JP2007042869 A JP 2007042869A JP 2005225453 A JP2005225453 A JP 2005225453A JP 2005225453 A JP2005225453 A JP 2005225453A JP 2007042869 A JP2007042869 A JP 2007042869A
- Authority
- JP
- Japan
- Prior art keywords
- stencil mask
- opening
- semiconductor
- semiconductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/31701—Ion implantation
- H01J2237/31706—Ion implantation characterised by the area treated
- H01J2237/3171—Ion implantation characterised by the area treated patterned
- H01J2237/31711—Ion implantation characterised by the area treated patterned using mask
Abstract
【課題】 多様な表面側パターンを形成することが可能であり、且つ荷電粒子を導入する際の変形が抑制されたステンシルマスクを提供すること。
【解決手段】 ステンシルマスク１０は半導体積層４０を備えている。その半導体積層４０の第１半導体層２０にイオン導入領域に対応する第１開孔２４が形成されており、第２半導体層３０に第１開孔２４の開孔幅以上の開孔幅を持つ第２開孔３４が形成されている。第１開孔２４と第２開孔３４は連通して半導体積層４０を貫通している。第２開孔３４は開孔３４と開孔３４の間を梁部が伸びている複数の開孔３４で形成されている。
【選択図】 図２
【解決手段】 ステンシルマスク１０は半導体積層４０を備えている。その半導体積層４０の第１半導体層２０にイオン導入領域に対応する第１開孔２４が形成されており、第２半導体層３０に第１開孔２４の開孔幅以上の開孔幅を持つ第２開孔３４が形成されている。第１開孔２４と第２開孔３４は連通して半導体積層４０を貫通している。第２開孔３４は開孔３４と開孔３４の間を梁部が伸びている複数の開孔３４で形成されている。
【選択図】 図２
Description
本発明は、半導体装置を製造する際に用いるステンシルマスクに関する。ここでいうステンシルマスクは、被処理基板の表面側の所定エリア内に荷電粒子（イオン、電子等）を導入して表面側パターンを形成する際に用いる遮蔽部材のことをいう。ステンシルマスクは、スイッチング素子、発光素子、受光素子、又はマイクロマシン等の半導体装置を製造する際に好適に用いることができる。
半導体装置を製造する工程では、半導体基板の表面側の局所的領域（本明細書でいう所定エリア）に、例えばイオン化した原子（一般的に不純物といわれる）を導入する一方、それ以外の領域にはイオン化原子を導入しない処理が多用される。所定エリアに不純物等を選択的に導入することによって、半導体装置の表面に所定パターンを作り出すことができる。この種の処理では、一般的に、半導体基板の表面に被覆膜を形成し、その被覆膜に開孔を形成し、その開孔から露出する半導体基板の表面にイオン化原子を導入する処理方法を利用することが多い。この処理方法では、半導体基板の表面に被覆膜を形成する工程と、被覆膜に開孔を形成する工程と、被覆膜を除去する工程等を必要とする。このため、半導体装置を製造する際に要する工程数が多くなるという問題がある。この問題を解決するために、ステンシルマスクの開発が進められている。
ステンシルマスクとは、開孔が予め形成されている遮蔽部材のことをいう。ステンシルマスクを用いる処理方法では、半導体基板の上方にステンシルマスクを設置した後に、そのステンシルマスク越しに半導体基板の表面側にイオン化原子を導入することによって、表面側パターンを形成する。ステンシルマスクは、複数の半導体基板に対して繰返し利用することができる。ステンシルマスクを用いる処理方法によると、半導体基板の表面に被覆膜を形成する工程と、被覆膜に開孔を形成する工程と、被覆膜を除去する工程を省略することができる。したがって、半導体装置を製造する際に要する工程数を大幅に削減することができる。
ステンシルマスクは一般に扁平な板で形成され、その板に開孔が形成されている。その開孔の形状は、イオン化原子を導入するエリアに対応する形状に形成されている。ステンシルマスクの開孔は、ＲＩＥ（Reactive Ion Etching）法等を利用して、板状材料をエッチングすることによって形成されることが多い。エッチング加工のアスペクト比（開孔の深さを開孔の幅で除した値）の大きさには限界があるので、幅の狭い開孔、あるいは開孔と開孔の間の距離が狭いパターンを形成しようとすれば、薄いステンシルマスクを用いなければならない。
半導体基板に形成したい表面側パターンの形状は多様であり、それに対応してステンシルマスクに形成したい開孔の形状も多様である。このため、開孔の形状によっては、その開孔を画定している板状材料の周縁部分において変形が生じやすいという問題が生じることがある。この変形に対して対策を講じることが望まれている。
また、半導体基板の表面側に、ループ状に一巡するパターンを形成したいことがある。この場合、ステンシルマスクに形成する開孔もまたループ状に一巡させる必要がある。しかしながら、開孔を一巡させると、開孔よりも内側の板状材料が脱落してしまうことから、何らかの対策を講じる必要がある。
これらの問題に対策するために、ステンシルマスクの開孔に梁部を設ける技術が下記の特許文献１に開示されている。梁部は、開孔を横断して形成され、開孔によって隔てられている板状材料同士を連結する。梁部は、開孔を画定しているステンシルマスクの周縁部分を補強し、その部分における変形を抑えることができる。また、開孔が一巡している場合、梁部を設けることによって、開孔よりも内側のステンシルマスクと開孔よりも外側のステンシルマスクが分離することを防止できる。
特開２００２−２８０２９０号公報
また、半導体基板の表面側に、ループ状に一巡するパターンを形成したいことがある。この場合、ステンシルマスクに形成する開孔もまたループ状に一巡させる必要がある。しかしながら、開孔を一巡させると、開孔よりも内側の板状材料が脱落してしまうことから、何らかの対策を講じる必要がある。
これらの問題に対策するために、ステンシルマスクの開孔に梁部を設ける技術が下記の特許文献１に開示されている。梁部は、開孔を横断して形成され、開孔によって隔てられている板状材料同士を連結する。梁部は、開孔を画定しているステンシルマスクの周縁部分を補強し、その部分における変形を抑えることができる。また、開孔が一巡している場合、梁部を設けることによって、開孔よりも内側のステンシルマスクと開孔よりも外側のステンシルマスクが分離することを防止できる。
特許文献の技術を利用して梁部を設ければ、ステンシルマスクの変形を抑えながら、半導体基板の表面側に多様な形状の表面側パターンを作り込むことができ得る。しかしながら、この種のステンシルマスクを利用してイオン化原子を実際に導入してみると、梁部によって表面側パターンの一部が遮蔽され、表面側パターン内のイオン化原子の濃度にムラが生じてしまうことが分かってきた。ステンシルマスクと被処理基板の間の距離を大きくすれば、イオン化原子の発散現象によって梁部による遮蔽パターンを実質的に消失させることができ得る。しかしながら、この場合、発散現象によってイオン化原子が広範囲に導入されるので、微細な表面側パターンを得ることができなくなってしまう。半導体装置には、表面側パターンのイオン化原子の濃度が均一であるとともに、微細なパターンを形成したいことが多い。そのような場合には、従来のステンシルマスクを利用することが困難である。
また、この種のステンシルマスクを利用してイオン化原子を実際に導入してみると、ステンシルマスクに衝突するイオン化原子によってステンシルマスクの温度が上昇し、ステンシルマスクが変形するという事態が頻発することが分かってきた。ステンシルマスクに変形が生じると、イオン化原子の導入範囲がシフトするという問題や、イオン化原子の導入範囲の寸法が変動するという問題が発生する。
なかでも、イオン化原子を導入する表面側パターンを微細に形成したい場合、エッチング加工のアスペクト比の関係から薄いステンシルマスクを利用しなければならない。この場合には、衝突するイオン化原子によるステンシルマスクの温度上昇が大きくなり、ステンシルマスクの変形が顕著となることが分かってきた。薄いステンシルマスクは機械的強度が弱いので、変形を抑制するためには梁部の幅を広くする必要がある。梁部の幅を広くすると、表面側パターンのイオン化原子の濃度にムラが生じ易くなってしまう。薄いステンシルマスクを利用する場合、イオン化原子の濃度が均一な表面側パターンを得ることが益々困難になる。
なお、同様の問題は、イオン化原子を導入する場合に限らず、荷電粒子を導入する際に一般的に生じ得る。
本発明の目的は、多様かつ微細な表面側パターンを形成することが可能であり、且つ導入された荷電粒子の濃度分布を均一にすることが可能なステンシルマスクとその製造方法を提供することである。
また、この種のステンシルマスクを利用してイオン化原子を実際に導入してみると、ステンシルマスクに衝突するイオン化原子によってステンシルマスクの温度が上昇し、ステンシルマスクが変形するという事態が頻発することが分かってきた。ステンシルマスクに変形が生じると、イオン化原子の導入範囲がシフトするという問題や、イオン化原子の導入範囲の寸法が変動するという問題が発生する。
なかでも、イオン化原子を導入する表面側パターンを微細に形成したい場合、エッチング加工のアスペクト比の関係から薄いステンシルマスクを利用しなければならない。この場合には、衝突するイオン化原子によるステンシルマスクの温度上昇が大きくなり、ステンシルマスクの変形が顕著となることが分かってきた。薄いステンシルマスクは機械的強度が弱いので、変形を抑制するためには梁部の幅を広くする必要がある。梁部の幅を広くすると、表面側パターンのイオン化原子の濃度にムラが生じ易くなってしまう。薄いステンシルマスクを利用する場合、イオン化原子の濃度が均一な表面側パターンを得ることが益々困難になる。
なお、同様の問題は、イオン化原子を導入する場合に限らず、荷電粒子を導入する際に一般的に生じ得る。
本発明の目的は、多様かつ微細な表面側パターンを形成することが可能であり、且つ導入された荷電粒子の濃度分布を均一にすることが可能なステンシルマスクとその製造方法を提供することである。
本発明は、被処理基板の表面側の所定エリア内に荷電粒子を導入することによって被処理基板の表面側に表面側パターンを形成する際に用いるステンシルマスクに具現化することができる。
本発明のステンシルマスクの被処理基板側の層には前記所定エリアに対応する形状の第１開孔が形成されており、そのステンシルマスクの反対側の層には前記第１開孔の開孔幅以上の開孔幅を持つ第２開孔が形成されている。第１開孔と第２開孔は連通してステンシルマスクを貫通しており、第２開孔には開孔と開孔の間を梁部が伸びている複数の開孔で形成されている。
ここでいう被処理基板は、典型的には半導体基板のことをいう。しかしながら、本発明のステンシルマスクは、半導体基板以外の材料に荷電粒子を導入する際にも用いることができる。また梁部は、第２開孔を横断するものであり、第１開孔の上方において第１開孔を横断する。梁部は、第１開孔が形成されている高さでは存在していない。また所定エリアは、荷電粒子を導入したい被処理基板の表面側の範囲のことをいう。パターンは、被処理基板の表面における荷電粒子の存在範囲と非存在範囲のパターンを指すことが多いが、必要に応じて、被処理基板の表面からの深さ方向の分布を含めることもある。半導体層に形成されている第１開孔は、被処理基板の表面側における荷電粒子の深さ方向の分布をも加味して形成されることがある。
以下では、簡単のために、ステンシルマスクの被処理基板側の層を下層といい、その反対側の層を上層という。ステンシルマスク下層には、所定エリアの形状に対応する形状の第１開孔が形成されている。第１開孔の形状は、所定エリアの形状に完全に一致しているとは限らない。第１開孔の形状は、第１開孔を通過した荷電粒子の発散現象による広がりを考慮して設計されることもある。また、荷電粒子を第１開孔の斜め方向に通過させることによって、表面側パターンを形成することもある。第１開孔の形状は、そのような使用方法を考慮して設計されることもある。このような場合、第１開孔の形状は、荷電粒子を導入したい所定エリアの形状と厳密には一致しない。ただし、第１開孔の形状は、様々な要素を加味して所望の形状の表面側パターンが得られるように設計されており、本明細書ではこのことを「第１開孔の形状は所定アリアの形状に対応している」という。
第２開孔はステンシルマスク上層に形成されており、入射してくる荷電粒子を第１開孔に導くものである。そのパターンは表面側パターンに対応している必要はない。したがって、第２開孔のパターンは、第１開孔のパターンと大きく異なることもある。しかしながら、少なくとも第２開孔の開孔幅は、第１開孔の開孔幅以上に形成されている。これにより、第１開孔に多くの荷電粒子を導くことができる。なお、ここでいう開孔幅とは、開孔を画定しているステンシルマスクの側壁とそれに対向する側壁の間の距離をいう。梁部の側壁とそれに対向する梁部の側壁の間の距離は、ここでいう開孔幅ではない。
本発明のステンシルマスクでは、第２開孔に梁部が形成されており、第１開孔には梁部が形成されていない。第２開孔に梁部が設けられているので、第２開孔を画定しているステンシルマスク上層の変形が抑えられる。さらに、第２開孔を画定しているステンシルマスク上層の周縁部分と第１開孔を画定しているステンシルマスク下層の周縁部分は、接近している。第２開孔に梁部が設けられているので、第１開孔を画定しているステンシルマスク下層についても変形が抑えられる。第２開孔に梁部を設けることによって、ステンシルマスクに変形が生じ難い構造を実現することができる。このため、ステンシルマスク下層に多様な形状の第１開孔を備えることができる。多様な表面側パターンを形成することができる。
また、この構成のステンシルマスクは、荷電粒子の発散現象を有効に利用することができる。荷電粒子は帯電しているので、個々の荷電粒子の間には斥力が作用する。このため、荷電粒子はその進行方向に沿って発散しながら進む。上記のステンシルマスクは、ステンシルマスク上層に第２開孔が形成され、その第２開孔に梁部が形成されている。ステンシルマスク下層の第１開孔には梁部が形成されていない。このため、第２開孔を通過した荷電粒子は、第１開孔を通過するときに第１開孔内で発散することによって、第２開孔の梁部の下方に回り込むことができる。これにより、第１開孔を通過した荷電粒子は、第１開孔の形状に応じたパターンで出射することができる。第１開孔を通過した荷電粒子の照射パターンには、第２開孔の梁部による遮蔽パターンの影響があまり現れない。本発明のステンシルマスクによると、第２開孔に梁部が形成されていても、梁部による遮蔽パターンが形成されてしまうことを抑制することができる。このため、ステンシルマスクと被処理基板との間の距離を短くすることができる。ステンシルマスクと被処理基板の間の距離が短くなると、第１開孔を通過してからの荷電粒子の発散現象を抑えながら、被処理基板の表面側に荷電粒子を導入することができる。これにより、微細な表面側パターンを形成することができる。
また本発明のステンシルマスクは、第２開孔が形成されているステンシルマスク上層の厚みの分だけ、従来構造のステンシルマスクよりも厚みが厚いと評価することもできる。第１開孔を形成するステンシルマスク下層は、微細な第１開孔を形成できる薄さとすることができる。第２開孔が形成されているステンシルマスク上層には、微細な開口を形成することが求められない。エッチング可能なアスペクト比によって厚みの制限を受けない。ステンシルマスク上層は、必要に応じて厚くすることができる。このため、ステンシルマスクの機械的剛性を高めることができる。あるいはステンシルマスクの熱容量を大きくすることができる。熱容量が大きくなるので、荷電粒子を導入するときでも、ステンシルマスクの温度が過度に上昇してしまうことが抑制され、温度上昇によってステンシルマスクが変形するのを抑えることができる。
本発明のステンシルマスクの被処理基板側の層には前記所定エリアに対応する形状の第１開孔が形成されており、そのステンシルマスクの反対側の層には前記第１開孔の開孔幅以上の開孔幅を持つ第２開孔が形成されている。第１開孔と第２開孔は連通してステンシルマスクを貫通しており、第２開孔には開孔と開孔の間を梁部が伸びている複数の開孔で形成されている。
ここでいう被処理基板は、典型的には半導体基板のことをいう。しかしながら、本発明のステンシルマスクは、半導体基板以外の材料に荷電粒子を導入する際にも用いることができる。また梁部は、第２開孔を横断するものであり、第１開孔の上方において第１開孔を横断する。梁部は、第１開孔が形成されている高さでは存在していない。また所定エリアは、荷電粒子を導入したい被処理基板の表面側の範囲のことをいう。パターンは、被処理基板の表面における荷電粒子の存在範囲と非存在範囲のパターンを指すことが多いが、必要に応じて、被処理基板の表面からの深さ方向の分布を含めることもある。半導体層に形成されている第１開孔は、被処理基板の表面側における荷電粒子の深さ方向の分布をも加味して形成されることがある。
以下では、簡単のために、ステンシルマスクの被処理基板側の層を下層といい、その反対側の層を上層という。ステンシルマスク下層には、所定エリアの形状に対応する形状の第１開孔が形成されている。第１開孔の形状は、所定エリアの形状に完全に一致しているとは限らない。第１開孔の形状は、第１開孔を通過した荷電粒子の発散現象による広がりを考慮して設計されることもある。また、荷電粒子を第１開孔の斜め方向に通過させることによって、表面側パターンを形成することもある。第１開孔の形状は、そのような使用方法を考慮して設計されることもある。このような場合、第１開孔の形状は、荷電粒子を導入したい所定エリアの形状と厳密には一致しない。ただし、第１開孔の形状は、様々な要素を加味して所望の形状の表面側パターンが得られるように設計されており、本明細書ではこのことを「第１開孔の形状は所定アリアの形状に対応している」という。
第２開孔はステンシルマスク上層に形成されており、入射してくる荷電粒子を第１開孔に導くものである。そのパターンは表面側パターンに対応している必要はない。したがって、第２開孔のパターンは、第１開孔のパターンと大きく異なることもある。しかしながら、少なくとも第２開孔の開孔幅は、第１開孔の開孔幅以上に形成されている。これにより、第１開孔に多くの荷電粒子を導くことができる。なお、ここでいう開孔幅とは、開孔を画定しているステンシルマスクの側壁とそれに対向する側壁の間の距離をいう。梁部の側壁とそれに対向する梁部の側壁の間の距離は、ここでいう開孔幅ではない。
本発明のステンシルマスクでは、第２開孔に梁部が形成されており、第１開孔には梁部が形成されていない。第２開孔に梁部が設けられているので、第２開孔を画定しているステンシルマスク上層の変形が抑えられる。さらに、第２開孔を画定しているステンシルマスク上層の周縁部分と第１開孔を画定しているステンシルマスク下層の周縁部分は、接近している。第２開孔に梁部が設けられているので、第１開孔を画定しているステンシルマスク下層についても変形が抑えられる。第２開孔に梁部を設けることによって、ステンシルマスクに変形が生じ難い構造を実現することができる。このため、ステンシルマスク下層に多様な形状の第１開孔を備えることができる。多様な表面側パターンを形成することができる。
また、この構成のステンシルマスクは、荷電粒子の発散現象を有効に利用することができる。荷電粒子は帯電しているので、個々の荷電粒子の間には斥力が作用する。このため、荷電粒子はその進行方向に沿って発散しながら進む。上記のステンシルマスクは、ステンシルマスク上層に第２開孔が形成され、その第２開孔に梁部が形成されている。ステンシルマスク下層の第１開孔には梁部が形成されていない。このため、第２開孔を通過した荷電粒子は、第１開孔を通過するときに第１開孔内で発散することによって、第２開孔の梁部の下方に回り込むことができる。これにより、第１開孔を通過した荷電粒子は、第１開孔の形状に応じたパターンで出射することができる。第１開孔を通過した荷電粒子の照射パターンには、第２開孔の梁部による遮蔽パターンの影響があまり現れない。本発明のステンシルマスクによると、第２開孔に梁部が形成されていても、梁部による遮蔽パターンが形成されてしまうことを抑制することができる。このため、ステンシルマスクと被処理基板との間の距離を短くすることができる。ステンシルマスクと被処理基板の間の距離が短くなると、第１開孔を通過してからの荷電粒子の発散現象を抑えながら、被処理基板の表面側に荷電粒子を導入することができる。これにより、微細な表面側パターンを形成することができる。
また本発明のステンシルマスクは、第２開孔が形成されているステンシルマスク上層の厚みの分だけ、従来構造のステンシルマスクよりも厚みが厚いと評価することもできる。第１開孔を形成するステンシルマスク下層は、微細な第１開孔を形成できる薄さとすることができる。第２開孔が形成されているステンシルマスク上層には、微細な開口を形成することが求められない。エッチング可能なアスペクト比によって厚みの制限を受けない。ステンシルマスク上層は、必要に応じて厚くすることができる。このため、ステンシルマスクの機械的剛性を高めることができる。あるいはステンシルマスクの熱容量を大きくすることができる。熱容量が大きくなるので、荷電粒子を導入するときでも、ステンシルマスクの温度が過度に上昇してしまうことが抑制され、温度上昇によってステンシルマスクが変形するのを抑えることができる。
ステンシルマスクは、第１半導体層と第２半導体層の積層で形成することができる。この場合、第１開孔は第１半導体層に形成されており、第２開孔は第２半導体層に形成されている。
半導体積層構造を利用することによって、本発明のステンシルマスクを比較的簡単に製造することが可能となる。
半導体積層構造を利用することによって、本発明のステンシルマスクを比較的簡単に製造することが可能となる。
本発明のステンシルマスクは、第１開孔が一巡するループ形状である場合に特に有用になる。第１開孔が一巡していても、第２開孔に形成されている梁部によって、第１開孔よりも内側のステンシルマスクを外側のステンシルマスクから支持することができ、ステンシルマスクの一部が脱落してしまうことを防止することができる。
本発明のステンシルマスクは荷電粒子の発散現象を利用することができるので、第２開孔の梁部の下方に対しても荷電粒子を導入することができる。本発明のステンシルマスクを利用すると、荷電粒子の照射を複数回に分ける必要がなく、荷電粒子を一回照射することによってループ状に一巡する表面側パターンを形成することができる。
本発明のステンシルマスクは荷電粒子の発散現象を利用することができるので、第２開孔の梁部の下方に対しても荷電粒子を導入することができる。本発明のステンシルマスクを利用すると、荷電粒子の照射を複数回に分ける必要がなく、荷電粒子を一回照射することによってループ状に一巡する表面側パターンを形成することができる。
ステンシルマスクの直交方向から第２開孔を形成する輪郭を観察したときに、物質の存在する側には頂角が１８０度未満の突出角部が形成されていないことが好ましい。
第２開孔を画定しているステンシルマスク上層に、１８０度未満の突出角部が形成されていると、その部分に応力が集中し易くなり、ステンシルマスク上層が変形し易くなる。本発明では、梁部の形状及び位置関係を調整し、ステンシルマスク上層に１８０度未満の突出角部が存在しないように梁部を形成する。これにより、ステンシルマスク上層の側壁に応力が集中し易い箇所が無くなり、ステンシルマスク上層の変形が顕著に抑制される。
第２開孔を画定しているステンシルマスク上層に、１８０度未満の突出角部が形成されていると、その部分に応力が集中し易くなり、ステンシルマスク上層が変形し易くなる。本発明では、梁部の形状及び位置関係を調整し、ステンシルマスク上層に１８０度未満の突出角部が存在しないように梁部を形成する。これにより、ステンシルマスク上層の側壁に応力が集中し易い箇所が無くなり、ステンシルマスク上層の変形が顕著に抑制される。
梁部の断面積が、荷電粒子の進行方向に沿って縮小していることが好ましい。梁部の断面積とは、荷電粒子の進行方向に対して垂直な面内の断面積をいう。荷電粒子の進行方向とは、荷電粒子の発散現象による進行方向は含まず、荷電粒子の照射源と被処理基板の表面を結ぶ方向をいう。梁部を画定している側壁が、荷電粒子の進行方向に向けて逆テーパ状に加工されていると、梁部の断面積が荷電粒子の進行方向に沿って縮小する関係が得られる。
この場合、第２開孔に形成されている梁部が、反被処理基板側では幅広であり、被処理基板側では幅狭に形成されている。反被処理基板側では梁部が幅広に形成されているので、第２開孔によって隔てられているステンシルマスク上層同士を強固に連結することができる。これにより、第２開孔を画定しているステンシルマスク上層の周縁部分における変形を抑えることができる。また、被処理基板側では梁部が幅狭に形成されているので、荷電粒子が梁部の下方に回り込むのに必要な距離が短くなる。これにより、第２開孔を通過した荷電粒子は、第２開孔に形成されている梁部の下方に多量に回り込むことができる。したがって、梁部の下方に位置する被処理基板の表面側における荷電粒子の濃度が、他の被処理基板の表面側における濃度と同等になる。開孔を通過した荷電粒子は、開孔のパターンに沿って均一な濃度分布で被処理基板の表面側に導入される。
この場合、第２開孔に形成されている梁部が、反被処理基板側では幅広であり、被処理基板側では幅狭に形成されている。反被処理基板側では梁部が幅広に形成されているので、第２開孔によって隔てられているステンシルマスク上層同士を強固に連結することができる。これにより、第２開孔を画定しているステンシルマスク上層の周縁部分における変形を抑えることができる。また、被処理基板側では梁部が幅狭に形成されているので、荷電粒子が梁部の下方に回り込むのに必要な距離が短くなる。これにより、第２開孔を通過した荷電粒子は、第２開孔に形成されている梁部の下方に多量に回り込むことができる。したがって、梁部の下方に位置する被処理基板の表面側における荷電粒子の濃度が、他の被処理基板の表面側における濃度と同等になる。開孔を通過した荷電粒子は、開孔のパターンに沿って均一な濃度分布で被処理基板の表面側に導入される。
本発明のステンシルマスクを備えたイオン注入装置は極めて有用なものとなる。本発明のイオン注入装置は、イオンを生成するイオン生成手段と、生成されたイオンから必要なイオンを選択する質量分析手段と、選択されたイオンを加速する加速手段と、被処理基板が配置される注入室と、加速手段と被処理基板の間に設けられているステンシルマスクを備えている。
従来のイオン注入装置に備えられていたステンシルマスクでは、温度上昇に基づく変形等が深刻な問題となっていた。このため、イオン注入装置は、ステンシルマスクが変形しない範囲内でしか利用することができず、イオン注入装置の性能を十分に発揮できていないでいた。本発明のステンシルマスクは、温度上昇に基づく変形等に対して有効に対処することができる。このため、本発明のステンシルマスクを設けることによって、極めて有用なイオン注入装置を実現することができる。
従来のイオン注入装置に備えられていたステンシルマスクでは、温度上昇に基づく変形等が深刻な問題となっていた。このため、イオン注入装置は、ステンシルマスクが変形しない範囲内でしか利用することができず、イオン注入装置の性能を十分に発揮できていないでいた。本発明のステンシルマスクは、温度上昇に基づく変形等に対して有効に対処することができる。このため、本発明のステンシルマスクを設けることによって、極めて有用なイオン注入装置を実現することができる。
本発明のステンシルマスクを被処理基板の上方に設置し、ステンシルマスク越しに荷電粒子を被処理基板の表面側に照射して使用するのが好ましい。
本発明のステンシルマスクを使用すると、被処理基板の表面側に多様な表面側パターンを形成することが可能となる。また、ステンシルマスクの温度上昇が抑制されていることから、機器の出力を大きくして多量の荷電粒子を照射することができる。
また、本発明のステンシルマスクを利用すると、有用な半導体装置を得ることができる。即ち、本発明の半導体装置の製造方法は、本発明のステンシルマスクを半導体ウェハの上方に設置し、ステンシルマスク越しに荷電粒子を半導体ウェハの表面側に照射する。これにより、半導体ウェハの表面側に多様な表面側パターンを形成することが可能となる。また、ステンシルマスクの温度上昇が抑制されていることから、機器の出力を大きくして多量の荷電粒子を照射することができる。したがって、本発明の製造方法によると、微細で多様な半導体領域を有する半導体装置を得ることができる。
本発明のステンシルマスクを使用すると、被処理基板の表面側に多様な表面側パターンを形成することが可能となる。また、ステンシルマスクの温度上昇が抑制されていることから、機器の出力を大きくして多量の荷電粒子を照射することができる。
また、本発明のステンシルマスクを利用すると、有用な半導体装置を得ることができる。即ち、本発明の半導体装置の製造方法は、本発明のステンシルマスクを半導体ウェハの上方に設置し、ステンシルマスク越しに荷電粒子を半導体ウェハの表面側に照射する。これにより、半導体ウェハの表面側に多様な表面側パターンを形成することが可能となる。また、ステンシルマスクの温度上昇が抑制されていることから、機器の出力を大きくして多量の荷電粒子を照射することができる。したがって、本発明の製造方法によると、微細で多様な半導体領域を有する半導体装置を得ることができる。
本発明は、被処理基板の表面側の所定エリア内に荷電粒子を導入して被処理基板の表面側に所定パターンを形成する際に用いるステンシルマスクを製造する方法をも提供する。
本発明のステンシルマスクを製造する方法は、半導体下層に、開孔と開孔の間を梁部が伸びている複数の開孔を形成する工程と、その複数の開孔内に犠牲部材を充填する工程と、犠牲部材が充填された開孔と半導体下層の表面に半導体上層を形成する工程を備えている。さらに、本発明の製造方法は、半導体上層に、前記複数の開孔に連通するとともに前記所定エリアに対応する形状の開孔を形成する工程を備えており、さらに半導体下層と半導体上層を実質的にエッチングせずに、犠牲部材をエッチングするエッチング材を利用して、犠牲部材を選択的に除去する工程を備えている。
この方法によると、半導体下層によってステンシルマスク上層が形成され、半導体上層によってステンシルマスク下層が形成される。本発明のステンシルマスクを比較的簡単に製造することができる。
本発明のステンシルマスクを製造する方法は、半導体下層に、開孔と開孔の間を梁部が伸びている複数の開孔を形成する工程と、その複数の開孔内に犠牲部材を充填する工程と、犠牲部材が充填された開孔と半導体下層の表面に半導体上層を形成する工程を備えている。さらに、本発明の製造方法は、半導体上層に、前記複数の開孔に連通するとともに前記所定エリアに対応する形状の開孔を形成する工程を備えており、さらに半導体下層と半導体上層を実質的にエッチングせずに、犠牲部材をエッチングするエッチング材を利用して、犠牲部材を選択的に除去する工程を備えている。
この方法によると、半導体下層によってステンシルマスク上層が形成され、半導体上層によってステンシルマスク下層が形成される。本発明のステンシルマスクを比較的簡単に製造することができる。
本発明のステンシルマスクを利用すると、荷電粒子を導入する際にステンシルマスクが変形することが抑制される。さらに、本発明のステンシルマスクを利用すると、被処理基板の表面側に多様で微細な表面側パターンを形成することができる。さらに、本発明の半導体装置の製造方法によると、有用な半導体装置を得ることができる。また本発明の製造方法によると、そのためのステンシルマスクを能率的に製造することができる。
まず、本発明の特徴を列記する。
（第１形態） ステンシルマスクは、第１半導体層と第２半導体層が積層している半導体積層構造を備えている。第１半導体層は被処理基板側に配置され、第２半導体層は荷電粒子の入射面側に配置される。第１半導体層には、被処理基板の表面に形成したいパターンに対応する第１開孔が形成されている。第２半導体層には、第１開孔に連通している第２開孔が形成されている。第２貫通孔の開孔幅は第１開孔の開孔幅よりも大きい。
半導体積層にはさらに、第２半導体層に積層する追加の半導体層が形成されていてもよい。この場合、追加の半導体層に開孔が形成されており、その開孔は第１開孔及び第２開孔に連通している。追加の半導体層の開孔にも、梁部が形成されていてもよい。
（第２形態） 第２半導体層は、第２開孔によって外側第２半導体層と内側第２半導体層に隔てられている。第２開孔には、外側第２半導体層と内側第２半導体層を連結する梁部が横断して形成されている。第１開孔には梁部が形成されていない。この場合、第１開孔内において荷電粒子を発散させることができるので、第２開孔の梁部による遮蔽パターンを消失させることができる。
（第３形態） 第２開孔に形成されている梁部の幅は、反被処理基板側において幅広であり、被処理基板側において幅狭であるのが好ましい。
被処理基板側において梁部が幅狭に形成されていると、荷電粒子が梁部の下方に回り込むのに必要な距離が短くなる。これにより、第１開孔内を発散する荷電粒子は、第２開孔に形成されている梁部の下方に多量に回り込むことができる。
（第４形態） 第２開孔に形成されている梁部は、半導体層内に複数の開孔を分散して形成したときの残部である。
（第１形態） ステンシルマスクは、第１半導体層と第２半導体層が積層している半導体積層構造を備えている。第１半導体層は被処理基板側に配置され、第２半導体層は荷電粒子の入射面側に配置される。第１半導体層には、被処理基板の表面に形成したいパターンに対応する第１開孔が形成されている。第２半導体層には、第１開孔に連通している第２開孔が形成されている。第２貫通孔の開孔幅は第１開孔の開孔幅よりも大きい。
半導体積層にはさらに、第２半導体層に積層する追加の半導体層が形成されていてもよい。この場合、追加の半導体層に開孔が形成されており、その開孔は第１開孔及び第２開孔に連通している。追加の半導体層の開孔にも、梁部が形成されていてもよい。
（第２形態） 第２半導体層は、第２開孔によって外側第２半導体層と内側第２半導体層に隔てられている。第２開孔には、外側第２半導体層と内側第２半導体層を連結する梁部が横断して形成されている。第１開孔には梁部が形成されていない。この場合、第１開孔内において荷電粒子を発散させることができるので、第２開孔の梁部による遮蔽パターンを消失させることができる。
（第３形態） 第２開孔に形成されている梁部の幅は、反被処理基板側において幅広であり、被処理基板側において幅狭であるのが好ましい。
被処理基板側において梁部が幅狭に形成されていると、荷電粒子が梁部の下方に回り込むのに必要な距離が短くなる。これにより、第１開孔内を発散する荷電粒子は、第２開孔に形成されている梁部の下方に多量に回り込むことができる。
（第４形態） 第２開孔に形成されている梁部は、半導体層内に複数の開孔を分散して形成したときの残部である。
（第１実施例）
以下、図面を参照して実施例のステンシルマスクに関して説明する。本実施例のステンシルマスクは、被処理半導体基板の表面側の所定エリアにイオン化した原子を導入してイオン導入領域（表面側パターンの一例）を形成する際に用いられる。本実施例のステンシルマスクを利用すると、被処理半導体基板の表面側にループ状に一巡するイオン導入領域を形成することができる。なお、ステンシルマスクに形成されているパターンを変更すれば、ループ状に一巡するイオン導入領域に限らず、様々な形状のイオン導入領域を形成することができる。
以下、図面を参照して実施例のステンシルマスクに関して説明する。本実施例のステンシルマスクは、被処理半導体基板の表面側の所定エリアにイオン化した原子を導入してイオン導入領域（表面側パターンの一例）を形成する際に用いられる。本実施例のステンシルマスクを利用すると、被処理半導体基板の表面側にループ状に一巡するイオン導入領域を形成することができる。なお、ステンシルマスクに形成されているパターンを変更すれば、ループ状に一巡するイオン導入領域に限らず、様々な形状のイオン導入領域を形成することができる。
まず、各図面を簡単に説明する。図１は、ステンシルマスク１０の基本的な構造を概略的に示した縦断面図である。図１は、本実施例のステンシルマスク１０の基本的概念を模式的に示すものであり、図２に示す実施例を示すものではない。ステンシルマスク１０は、第１半導体層（ステンシルマスク下層）２０と第２半導体層（ステンシルマスク上層）３０が積層している扁平状の半導体積層４０を備えている。詳細は後述するが、半導体積層４０には、被処理半導体基板の複数のイオン導入領域に対応する複数のパターンが形成されている。
図２は、実施例に係るステンシルマスク１０の半導体積層４０の要部拡大斜視図を示している。図２に示す構造は、半導体積層４０に作り込まれている複数のパターンの一つを示している。図２は、ループ状に一巡するイオン導入領域に対応して半導体積層４０に形成されているパターンの拡大斜視図である。半導体積層４０には、図２に示すパターンと同様のパターンが複数作り込まれていることもあれば、図２に示すパターンとは異なるパターンが作り込まれていることもある。ステンシルマスク１０は、一度の照射で複数のイオン導入領域を被処理半導体基板７２の表面側に形成することができる。
図３は、半導体積層４０のうちの第１半導体層２０の要部拡大斜視図を示す。図４は、半導体積層４０のうちの第２半導体層３０の要部拡大斜視図を示す。図３と図４では、図示の明瞭化のために第１半導体層２０と第２半導体層３０を分離してそれぞれ別個に示している。図５は図２のV−V線に対応する矢視断面図であり、図６は図２のVI−VI線に対応する矢視断面図であり、図７は図２のVII−VII線に対応する矢視断面図である。
ステンシルマスク１０を利用してイオン化原子を導入する場合、イオン化原子は、図１〜図７の紙面上側から照射される。ステンシルマスク１０では、第２半導体層３０が入射面側に配置されており、第１半導体層２０が出射面側に配置されている。
図２は、実施例に係るステンシルマスク１０の半導体積層４０の要部拡大斜視図を示している。図２に示す構造は、半導体積層４０に作り込まれている複数のパターンの一つを示している。図２は、ループ状に一巡するイオン導入領域に対応して半導体積層４０に形成されているパターンの拡大斜視図である。半導体積層４０には、図２に示すパターンと同様のパターンが複数作り込まれていることもあれば、図２に示すパターンとは異なるパターンが作り込まれていることもある。ステンシルマスク１０は、一度の照射で複数のイオン導入領域を被処理半導体基板７２の表面側に形成することができる。
図３は、半導体積層４０のうちの第１半導体層２０の要部拡大斜視図を示す。図４は、半導体積層４０のうちの第２半導体層３０の要部拡大斜視図を示す。図３と図４では、図示の明瞭化のために第１半導体層２０と第２半導体層３０を分離してそれぞれ別個に示している。図５は図２のV−V線に対応する矢視断面図であり、図６は図２のVI−VI線に対応する矢視断面図であり、図７は図２のVII−VII線に対応する矢視断面図である。
ステンシルマスク１０を利用してイオン化原子を導入する場合、イオン化原子は、図１〜図７の紙面上側から照射される。ステンシルマスク１０では、第２半導体層３０が入射面側に配置されており、第１半導体層２０が出射面側に配置されている。
ここで、図８を参照して、ステンシルマスク１０が設けられたイオン注入装置１００に関して説明する。イオン注入装置１００は、イオンを生成するイオン源２（イオン生成手段の一例）と、必要なイオンを生成されたイオンから選択する質量分析器３（質量分析手段の一例）と、選択されたイオンを加速する加速器４（加速手段の一例）と、イオンが導入される被処理半導体基板７２が配置される注入室６を備えている。被処理半導体基板７２の上方（前方）位置にはステンシルマスク１０が設置されている。ステンシルマスク１０は、加速器４と被処理半導体基板７２の間に設けられている。加速器４で加速されたイオンは、スキャナ装置５によって掃引され、ステンシルマスク１０に向けてほぼ面的に照射される。ステンシルマスク１０に形成されているパターンを通過したイオンは、被処理半導体基板７２の表面側に導入される。本明細書では、ステンシルマスク１０から見て加速器４の側を上方又は前方といい、被処理半導体基板７２の側を下方又は後方という。
次に、各図面を詳細に説明する。
図１に示すように、ステンシルマスク１０は、第１半導体層２０と第２半導体層３０が積層されている半導体積層４０を備えている。半導体積層４０の周辺部には、酸化シリコン層５２を介して包囲支持層６２が一巡して形成されている。包囲支持層６２は、半導体積層４０に比して十分に厚く形成されている。酸化シリコン層５２及び包囲支持層６２は、半導体積層４０の機械的剛性を向上させており、ステンシルマスク１０を製造する際のステンシルマスク１０の破損を防止する。また、包囲支持層６２は、ステンシルマスク１０を被処理半導体基板７２（図８参照）の上方（前方）に設置するときに、他の設置用装置に対する接触部としても利用される。包囲支持層６２には、図示しない冷却装置が設けられていてもよい。この場合、半導体積層４０の熱を酸化シリコン層５２及び包囲支持層６２を介して外部に逃がすことができる。
第１半導体層２０には、被処理半導体基板７２のイオン導入領域に対応する第１開孔２４が形成されている。第２半導体層３０には、第１開孔２４に連通している第２開孔３４が形成されている。第１開孔２４と第２開孔３４が連通して半導体積層４０を貫通している。図１では、第１半導体層２０が第２半導体層３０によって支持されていることを図示するために、第１開孔２４と第２開孔３４が連通していない断面を図示している。図１の断面よりも紙面奥方向の所定位置における縦断面では、第１開孔２４と第２開孔３４が連通している。これにより、イオン化原子は、第２開孔３４と第１開孔２４を通過して被処理半導体基板７２の表面側に到達することができる。
なお、図１は、ステンシルマスク１０の基本的な構造の理解を助けるために、ステンシルマスク１０を概略的に示したものであり、実際の構造とは大きく異なることに留意されたい。
図１に示すように、ステンシルマスク１０は、第１半導体層２０と第２半導体層３０が積層されている半導体積層４０を備えている。半導体積層４０の周辺部には、酸化シリコン層５２を介して包囲支持層６２が一巡して形成されている。包囲支持層６２は、半導体積層４０に比して十分に厚く形成されている。酸化シリコン層５２及び包囲支持層６２は、半導体積層４０の機械的剛性を向上させており、ステンシルマスク１０を製造する際のステンシルマスク１０の破損を防止する。また、包囲支持層６２は、ステンシルマスク１０を被処理半導体基板７２（図８参照）の上方（前方）に設置するときに、他の設置用装置に対する接触部としても利用される。包囲支持層６２には、図示しない冷却装置が設けられていてもよい。この場合、半導体積層４０の熱を酸化シリコン層５２及び包囲支持層６２を介して外部に逃がすことができる。
第１半導体層２０には、被処理半導体基板７２のイオン導入領域に対応する第１開孔２４が形成されている。第２半導体層３０には、第１開孔２４に連通している第２開孔３４が形成されている。第１開孔２４と第２開孔３４が連通して半導体積層４０を貫通している。図１では、第１半導体層２０が第２半導体層３０によって支持されていることを図示するために、第１開孔２４と第２開孔３４が連通していない断面を図示している。図１の断面よりも紙面奥方向の所定位置における縦断面では、第１開孔２４と第２開孔３４が連通している。これにより、イオン化原子は、第２開孔３４と第１開孔２４を通過して被処理半導体基板７２の表面側に到達することができる。
なお、図１は、ステンシルマスク１０の基本的な構造の理解を助けるために、ステンシルマスク１０を概略的に示したものであり、実際の構造とは大きく異なることに留意されたい。
図２に、半導体積層４０に形成されている複数のパターンのうちの一つを示す。図２では、図示の明瞭化のために第２半導体層３０の一部が切り欠かれており、第１半導体層２０の第１開孔２４の一部が露出するように図示されている。ステンシルマスク１０の第１半導体層２０は、被処理半導体基板７２の表面から距離Ｄｇだけ離れた上方（前方）に設置される。なお、後述するように、ステンシルマスク１０は、この距離Ｄｇを短くすることができるという利点を有する。このため、ステンシルマスク１０を利用すると、第１開孔２４を通過した後のイオン化原子の発散現象を抑えることができ、微細なイオン導入領域を形成することができる。
半導体積層４０を構成している第１半導体層２０及び第２半導体層３０の構造の理解を助けるために、図３及び図４を参照して、第１半導体層２０及び第２半導体層３０をそれぞれ説明する。
図３に示すように、第１半導体層２０には、第１半導体層２０内を矩形状に一巡する第１開孔２４が形成されている。第１開孔２４は第１半導体層２０を貫通している。第１半導体層２０は、第１開孔２４によって外側第１半導体層２３と内側第１半導体層２６に分割されている。第１半導体層２０以外に支持するものがなければ、外側第１半導体層２３と内側第１半導体層２６は分離されてしまう。第１開孔２４は、被処理半導体基板７２のイオン導入領域に対応して形成されている。この例では、イオン導入領域は被処理半導体基板７２の表面側をループ状に一巡するものであり、第１開孔２４はそれに対応してループ状に一巡して形成されている。第１半導体層２０の厚みＴ２０は、被処理半導体基板７２に作り込みたいイオン導入領域のパターンに応じて適宜に調整することができる。後述するように、第１半導体層２０は第２半導体層３０によって機械的強度が補強されるので、第１半導体層２０の厚みＴ２０を薄く調整することができる。このため、第１半導体層２０はアスペクト比の内で微細な第１開孔２４を形成することができる。本実施例の第１半導体層２０の厚みＴ２０は約２０μｍであり、第１開孔２４の開孔幅Ｗ２０は約１μｍである。したがって、第１開孔２４のアスペクト比は約２０である。このアスペクト比ならば、ＲＩＥ（Reactive Ion Etching）法等を利用して第１開孔２４をエッチング加工して形成することができる。
なお、薄い第１半導体層２０を利用したいという要求は、アスペクト比の関係の他にも存在する。厚い第１半導体層２０を利用すると、第１開孔を通過するイオン化原子が第１開孔の側壁に導入され、通過量が減少することがある。薄い第１半導体層２０を利用すると、イオン化原子が第１開孔の側壁に導入される現象が抑制され、イオン化原子の通過量を大きく確保することができる。即ち、第１半導体層２０は、アスペクト比の関係及びイオン化原子の通過量の関係から、薄いものを利用したいという要求が存在する。
図３に示すように、第１半導体層２０には、第１半導体層２０内を矩形状に一巡する第１開孔２４が形成されている。第１開孔２４は第１半導体層２０を貫通している。第１半導体層２０は、第１開孔２４によって外側第１半導体層２３と内側第１半導体層２６に分割されている。第１半導体層２０以外に支持するものがなければ、外側第１半導体層２３と内側第１半導体層２６は分離されてしまう。第１開孔２４は、被処理半導体基板７２のイオン導入領域に対応して形成されている。この例では、イオン導入領域は被処理半導体基板７２の表面側をループ状に一巡するものであり、第１開孔２４はそれに対応してループ状に一巡して形成されている。第１半導体層２０の厚みＴ２０は、被処理半導体基板７２に作り込みたいイオン導入領域のパターンに応じて適宜に調整することができる。後述するように、第１半導体層２０は第２半導体層３０によって機械的強度が補強されるので、第１半導体層２０の厚みＴ２０を薄く調整することができる。このため、第１半導体層２０はアスペクト比の内で微細な第１開孔２４を形成することができる。本実施例の第１半導体層２０の厚みＴ２０は約２０μｍであり、第１開孔２４の開孔幅Ｗ２０は約１μｍである。したがって、第１開孔２４のアスペクト比は約２０である。このアスペクト比ならば、ＲＩＥ（Reactive Ion Etching）法等を利用して第１開孔２４をエッチング加工して形成することができる。
なお、薄い第１半導体層２０を利用したいという要求は、アスペクト比の関係の他にも存在する。厚い第１半導体層２０を利用すると、第１開孔を通過するイオン化原子が第１開孔の側壁に導入され、通過量が減少することがある。薄い第１半導体層２０を利用すると、イオン化原子が第１開孔の側壁に導入される現象が抑制され、イオン化原子の通過量を大きく確保することができる。即ち、第１半導体層２０は、アスペクト比の関係及びイオン化原子の通過量の関係から、薄いものを利用したいという要求が存在する。
図４に示すように、第２半導体層３０には、複数の第２開孔３４が形成されている。各々の第２開孔３４は、第１開孔２４に連通している。第２開孔３４郡は、一巡する第１開孔２４に沿ってほぼ一巡して形成されている。第２開孔３４群は、第２半導体層３０内を矩形状に一巡しており、４つの角部開孔３５を有している。角部開孔３５には、変形を抑えるための工夫が施されているが、この点に関しては後に詳細する。
第２半導体層３０は、第２開孔３４群によって外側第２半導体層３１と内側第２半導体層３２に分割されている。第２開孔３４は、開孔３４と開孔３４の間に外側第２半導体層３１と内側第２半導体層３２を連結する梁部３３が伸びている開孔ということもできる。第２開孔３４は、複数の開孔ということもできるし、複数の梁部３３が形成されている一つの開孔ということもできる。第２開孔３４群は、入射してくるイオン化原子を第１開孔２４に導くものであり、その開孔幅Ｗ３０は第１開孔２４の開孔幅Ｗ２０よりも広く形成されている。ここでいう開孔幅とは、開孔を画定している半導体層の側壁とそれに対向する半導体層の側壁の間の距離をいう。梁部３３の側壁とそれに対向する梁部３３の側壁の間の距離は開孔幅には含まない。図６に示すように、第２半導体層３０の開孔幅Ｗ３０は、第１半導体層２０の開孔幅Ｗ２０よりも広く形成されている。第１開孔２４と第２開孔３４の間には段差２９が形成されている。第２半導体層３０の開孔幅Ｗ３０が第１半導体層２０の開孔幅Ｗ２０よりも広く形成されていると、第２半導体層３０（梁部３３は例外であるが、それについては後述する）によって遮蔽されることなく、イオン化原子は第１半導体層２０の第１開孔２４に導入される。第２開孔３４郡を通過したイオン化原子の多くは、第１開孔２４に導入される。
なお、第２半導体層３０の厚みＴ３０に関しては特に制限されるものではない。厚みＴ３０は、所望する機械的強度、熱容量等が得られるように調整される。
第２半導体層３０は、第２開孔３４群によって外側第２半導体層３１と内側第２半導体層３２に分割されている。第２開孔３４は、開孔３４と開孔３４の間に外側第２半導体層３１と内側第２半導体層３２を連結する梁部３３が伸びている開孔ということもできる。第２開孔３４は、複数の開孔ということもできるし、複数の梁部３３が形成されている一つの開孔ということもできる。第２開孔３４群は、入射してくるイオン化原子を第１開孔２４に導くものであり、その開孔幅Ｗ３０は第１開孔２４の開孔幅Ｗ２０よりも広く形成されている。ここでいう開孔幅とは、開孔を画定している半導体層の側壁とそれに対向する半導体層の側壁の間の距離をいう。梁部３３の側壁とそれに対向する梁部３３の側壁の間の距離は開孔幅には含まない。図６に示すように、第２半導体層３０の開孔幅Ｗ３０は、第１半導体層２０の開孔幅Ｗ２０よりも広く形成されている。第１開孔２４と第２開孔３４の間には段差２９が形成されている。第２半導体層３０の開孔幅Ｗ３０が第１半導体層２０の開孔幅Ｗ２０よりも広く形成されていると、第２半導体層３０（梁部３３は例外であるが、それについては後述する）によって遮蔽されることなく、イオン化原子は第１半導体層２０の第１開孔２４に導入される。第２開孔３４郡を通過したイオン化原子の多くは、第１開孔２４に導入される。
なお、第２半導体層３０の厚みＴ３０に関しては特に制限されるものではない。厚みＴ３０は、所望する機械的強度、熱容量等が得られるように調整される。
図４に示すように、第２開孔３４には複数の梁部３３が形成されている。梁部３３は、外側第２半導体層３１と内側第２半導体層３２を隔てている第２開孔３４を横断して形成されている。梁部３３は、ループ状に一巡する第２開孔３４に沿って一定の間隔で形成されている。梁部３３は、第１開孔２４の上方を横断している。後述するように、本実施例のステンシルマスク１０は、イオン化原子の発散現象を利用するものである。そのため、梁部３３が第１開孔２４の上方を横断していても、梁部３３の下方のイオン導入領域に対しては、イオン化原子を発散させることによって導入することができる。ステンシルマスク１０は、イオン化原子を複数回に分けて照射しなくても、一回の照射によってイオン導入領域を形成することができる。
内側第１半導体層２６と内側第２半導体層３２は固着しており、外側第１半導体層２３と外側第２半導体層３１は固着しており、内側第２半導体層３２と外側第２半導体層３１は梁部３３を介して連結されている。したがって、内側第１半導体層２６は、内側第２半導体層３２及び梁部３３を介して外側第２半導体層３１から支持されている。このため、第１開孔２４がループ状に一巡して形成されていても、内側第１半導体層２６が脱落してしまうことが防止されている。
内側第１半導体層２６と内側第２半導体層３２は固着しており、外側第１半導体層２３と外側第２半導体層３１は固着しており、内側第２半導体層３２と外側第２半導体層３１は梁部３３を介して連結されている。したがって、内側第１半導体層２６は、内側第２半導体層３２及び梁部３３を介して外側第２半導体層３１から支持されている。このため、第１開孔２４がループ状に一巡して形成されていても、内側第１半導体層２６が脱落してしまうことが防止されている。
梁部３３が設けられているので、第２開孔３４を画定している第２半導体層３０の周縁部分が補強され、その部分における変形が抑えられている。梁部３３が一定の間隔で設けられているので、第２半導体層３０の周縁部分の全体に亘って変形が抑えられている。また、第１半導体層２０は第２半導体層３０に積層されている。したがって、第２半導体層３０の周縁部分が補強されることによって、第１開孔２４を画定している第１半導体層２０の周縁部分も補強され、第１半導体層２０の周縁部分における変形も抑えられている。
ステンシルマスク１０では、第１半導体層２０及び第２半導体層３０の両者の周縁部分における変形が、梁部３３を設けることによって抑制されている。これにより、イオン導入領域の範囲がシフトするという問題や、イオン導入領域の寸法が変動するという問題が回避される。
なお、ステンシルマスク１０の技術を利用すると、第１半導体層２０の変形が抑えられることから、第１半導体層２０に対して多様な第１開孔２４を形成することができる。したがって、ステンシルマスク１０の技術を利用すると、微細で多様な形状の第１開孔２４を形成することができ、微細で多様なイオン導入領域を形成することができる。
ステンシルマスク１０では、第１半導体層２０及び第２半導体層３０の両者の周縁部分における変形が、梁部３３を設けることによって抑制されている。これにより、イオン導入領域の範囲がシフトするという問題や、イオン導入領域の寸法が変動するという問題が回避される。
なお、ステンシルマスク１０の技術を利用すると、第１半導体層２０の変形が抑えられることから、第１半導体層２０に対して多様な第１開孔２４を形成することができる。したがって、ステンシルマスク１０の技術を利用すると、微細で多様な形状の第１開孔２４を形成することができ、微細で多様なイオン導入領域を形成することができる。
ステンシルマスク１０は、第１半導体層２０と第２半導体層３０が積層した半導体積層４０を利用して形成されている。第１半導体層２０と第２半導体層３０を積層させることによって、第１半導体層２０と第２半導体層３０の合計の厚みを大きくすることができる。第１半導体層２０の厚みＴ２０を薄く維持したままで、第１半導体層２０と第２半導体層３０の合計の厚みを大きくすることができる。第１半導体層２０がアスペクト比による厚みの制限を受け入れながら、第１半導体層２０と第２半導体層３０の合計の厚みを大きくすることができる。即ち、微細な第１開孔２４によって微細なイオン導入領域を形成することが可能でありながら、第１半導体層２０と第２半導体層３０の合計の厚みを大きくすることができる。第１半導体層２０と第２半導体層３０の合計の厚みが大きくなると、第１半導体層２０が単独の場合よりも、第１半導体層２０と第２半導体層３０を合計した半導体積層４０の熱容量が大きくなる。熱容量が大きくなるので、イオン化原子を導入するときに、イオン化原子が半導体積層４０に衝突したとしても、半導体積層４０の温度が過度に上昇してしまうことが抑制されている。このため、半導体積層４０の変形が抑えられている。
ステンシルマスク１０の特徴は、次のように捉えることもできる。ステンシルマスク１０では、第２半導体層３０を利用することによって、第１半導体層２０の機械的強度及び熱容量を改善することができる。このため、薄い第１半導体層２０を利用することができるようになる。第１半導体層２０が薄くなると、微細なイオン導入領域を形成することができる。ステンシルマスク１０は、第１半導体層２０に第２半導体層３０を積層させることによって、微細なイオン導入領域を形成することに成功している。
ステンシルマスク１０の技術を利用すると、微細で多様なイオン導入領域を被処理半導体基板７２の表面側に形成することができ、且つイオン化原子を導入する際の第１半導体層２０及び第２半導体層３０の変形を顕著に抑制することができる。
ステンシルマスク１０の特徴は、次のように捉えることもできる。ステンシルマスク１０では、第２半導体層３０を利用することによって、第１半導体層２０の機械的強度及び熱容量を改善することができる。このため、薄い第１半導体層２０を利用することができるようになる。第１半導体層２０が薄くなると、微細なイオン導入領域を形成することができる。ステンシルマスク１０は、第１半導体層２０に第２半導体層３０を積層させることによって、微細なイオン導入領域を形成することに成功している。
ステンシルマスク１０の技術を利用すると、微細で多様なイオン導入領域を被処理半導体基板７２の表面側に形成することができ、且つイオン化原子を導入する際の第１半導体層２０及び第２半導体層３０の変形を顕著に抑制することができる。
次に、ステンシルマスク１０は、被処理基板７２との間の距離（図２、図５、図６、図７及び図８のＤｇ参照）を短くして用いることができるという利点に関して、図面を参照して説明する。
図９に、従来のステンシルマスクの半導体層の要部平面図を示す。従来構造は、一枚の半導体層に開孔１３４及び梁部１３３の両者が形成されている例である。なお、図９は、開孔１３４の角部開孔１３５の近傍を拡大して示している。
図１０に、従来構造のステンシルマスクを用いた場合に得られるイオン導入領域１８２の範囲（ハッチングによって図示されている範囲）を示す。イオン導入領域１８２に対応する開孔１３４、１３５も破線によって併せて示す。イオン化原子の発散現象を利用してイオン導入領域１８２を形成する場合、梁部１３３の下方に対してイオン化原子を回り込ませる必要がある。したがって、被処理半導体基板と半導体層の間の距離は離れていることが望ましい。両者の距離が大きく離れていれば、イオン化原子が梁部１３３の幅に相当する分だけ横方向に発散することができ、梁部１３３の下方に対してもイオン導入領域１８２を形成することできる。
ところが、被処理半導体基板と半導体層の間の距離が大きく離れていると、イオン化原子の発散現象によって、イオン導入領域１８２が広範囲に形成されるという問題が発生してしまう。図１０に示すように、従来のステンシルマスクでは、被処理半導体基板の表面側に、開孔１３４のパターンよりも周辺に向けて距離Ｌ１００だけ広範囲に広がるイオン導入領域１８２が形成されてしまう。このため、従来のステンシルマスクでは、イオン化原子を均一に導入すること（梁部１３３の下方に対してもイオン導入領域１８２を形成すること）と、イオン導入領域１８２を微細に形成することの両者を同時に得ることが本質的に難しい。
図９に、従来のステンシルマスクの半導体層の要部平面図を示す。従来構造は、一枚の半導体層に開孔１３４及び梁部１３３の両者が形成されている例である。なお、図９は、開孔１３４の角部開孔１３５の近傍を拡大して示している。
図１０に、従来構造のステンシルマスクを用いた場合に得られるイオン導入領域１８２の範囲（ハッチングによって図示されている範囲）を示す。イオン導入領域１８２に対応する開孔１３４、１３５も破線によって併せて示す。イオン化原子の発散現象を利用してイオン導入領域１８２を形成する場合、梁部１３３の下方に対してイオン化原子を回り込ませる必要がある。したがって、被処理半導体基板と半導体層の間の距離は離れていることが望ましい。両者の距離が大きく離れていれば、イオン化原子が梁部１３３の幅に相当する分だけ横方向に発散することができ、梁部１３３の下方に対してもイオン導入領域１８２を形成することできる。
ところが、被処理半導体基板と半導体層の間の距離が大きく離れていると、イオン化原子の発散現象によって、イオン導入領域１８２が広範囲に形成されるという問題が発生してしまう。図１０に示すように、従来のステンシルマスクでは、被処理半導体基板の表面側に、開孔１３４のパターンよりも周辺に向けて距離Ｌ１００だけ広範囲に広がるイオン導入領域１８２が形成されてしまう。このため、従来のステンシルマスクでは、イオン化原子を均一に導入すること（梁部１３３の下方に対してもイオン導入領域１８２を形成すること）と、イオン導入領域１８２を微細に形成することの両者を同時に得ることが本質的に難しい。
図１１に、本実施例のステンシルマスク１０の半導体積層４０の要部平面図を示す。ステンシルマスク１０の構造によると、イオン化原子の発散現象を有効に利用することができるのである。それによりイオン化原子を均一に導入すること（梁部３３の下方に対してもイオン導入領域８２を形成すること）と、イオン導入領域８２を微細に形成することの両者を同時に得ることができるのである。
ステンシルマスク１０は、第２開孔３４に梁部３３が形成されており、第１開孔２４には梁部が形成されていない。このため、第２開孔３４を通過したイオン化原子は、第１開孔２４を通過するときに第１開孔２４内を発散することによって、第２開孔３４の梁部３３の下方に回り込むことができる。これにより、第１開孔２４を通過したイオン化原子は、第１開孔２４のパターンに応じて出射することができる。第１開孔２４を通過したイオン化原子の照射パターンには、第２開孔３４の梁部３３による遮蔽パターンの影響が大きく現れない。ステンシルマスク１０によると、第２開孔３４に梁部３３が形成されているので、その遮蔽パターンが形成されてしまうことを抑制することができる。このため、第１半導体層２０と被処理半導体基板との間の距離Ｄｇを短くすることができる。
図１２に示すように、ステンシルマスク１０によると、第１半導体層２０と被処理半導体基板との間の距離Ｄｇを短くすることができるので、第１開孔２４を通過してからのイオン化原子の発散現象が抑えられており、得られるイオン導入領域８２は狭範囲なものとなる。ステンシルマスク１０を利用すると、第１開孔２４のパターンよりも周辺に向けて距離Ｌ１０だけ広がるイオン導入領域８２が形成される。図１０のＬ１００と図１２のＬ１０を比較すると明らかなように、ステンシルマスク１０の場合は、距離Ｄｇを短くすることができるので、周辺に拡散するイオン導入領域８２の幅を小さく抑えることができる。このため、ステンシルマスク１０を利用すると、得られるイオン導入領域８２を極めて微細なものとすることができる。
ステンシルマスク１０は、第２開孔３４に梁部３３が形成されており、第１開孔２４には梁部が形成されていない。このため、第２開孔３４を通過したイオン化原子は、第１開孔２４を通過するときに第１開孔２４内を発散することによって、第２開孔３４の梁部３３の下方に回り込むことができる。これにより、第１開孔２４を通過したイオン化原子は、第１開孔２４のパターンに応じて出射することができる。第１開孔２４を通過したイオン化原子の照射パターンには、第２開孔３４の梁部３３による遮蔽パターンの影響が大きく現れない。ステンシルマスク１０によると、第２開孔３４に梁部３３が形成されているので、その遮蔽パターンが形成されてしまうことを抑制することができる。このため、第１半導体層２０と被処理半導体基板との間の距離Ｄｇを短くすることができる。
図１２に示すように、ステンシルマスク１０によると、第１半導体層２０と被処理半導体基板との間の距離Ｄｇを短くすることができるので、第１開孔２４を通過してからのイオン化原子の発散現象が抑えられており、得られるイオン導入領域８２は狭範囲なものとなる。ステンシルマスク１０を利用すると、第１開孔２４のパターンよりも周辺に向けて距離Ｌ１０だけ広がるイオン導入領域８２が形成される。図１０のＬ１００と図１２のＬ１０を比較すると明らかなように、ステンシルマスク１０の場合は、距離Ｄｇを短くすることができるので、周辺に拡散するイオン導入領域８２の幅を小さく抑えることができる。このため、ステンシルマスク１０を利用すると、得られるイオン導入領域８２を極めて微細なものとすることができる。
次に、図１３〜図１９を参照して、イオン導入領域に導入されたイオンの濃度分布に関して、梁部３３の構造による影響を説明する。なお、図１３、図１８及び図１９に示す縦断面は、図５に示す縦断面に対応している。
図１３は、梁部３３の側壁がイオン化原子の進行方向に対して平行に形成されている例である。即ち、上記した実施例の場合に相当する。被処理半導体基板７２の内部に示す実線７４ａは、被処理半導体基板７２の表面に導入されたイオン化原子の濃度分布を示している。
イオンの濃度分布は、以下の４つの要素の影響を強く受ける。以下の要素を適宜に調整することによって、所望の濃度分布を得ることができる。
（１）梁部３３の側壁３３ａとそれに対向する梁部３３の側壁３３ａの間の距離Ｄ３３。
（２）梁部３３の幅Ｗ３３。
（３）第１半導体層２０と被処理基板７２の間の距離Ｄｇ。
（４）ビーム（イオン化原子）の発散角σ[deg]
図１４に、距離Ｄ３３とイオン化原子の濃度分布の変動率を示す。変動率とは、導入されたイオン化原子の平均濃度に対して最大で変動した濃度の度合いを百分率で表したものである。図１４に示すように、距離Ｄ３３を大きくすることによって、変動率が低下することが分かる。距離Ｄ３３は大きい方が望ましい。
図１５に、幅Ｗ３３とイオン化原子の濃度分布の変動率を示す。図１５に示すように、幅Ｗ３３を小さくすることによって、変動率が低下することが分かる。幅Ｗ３３は小さい方が望ましい。
図１６に、距離Ｄｇとイオン化原子の濃度分布の変動率を示す。図１６に示すように、距離Ｄｇを大きくすることによって、変動率が低下することが分かる。ただし、前記したように、距離Ｄｇを大きくすると、イオン化導入領域が広範囲に形成される。イオン化導入領域を微細に形成したい場合は注意を要する。
図１７に、ビーム（イオン化原子）の発散角σ[deg]とイオン化原子の濃度分布の変動率を示す。図１７に示すように、発散角σを大きくすることによって、変動率が低下することが分かる。ただし、発散角σを大きくすると、イオン化導入領域が広範囲に形成される。イオン化導入領域を微細に形成したい場合は注意を要する。
上記の（１）〜（４）の要素から梁部３３の形状を適宜に調整すれば、所望のイオン化導入領域の濃度分布を得ることができる。上記の（１）〜（４）の要素を組合せた場合のイオン化原子の濃度分布の変動率は、次の数１によって表すことができる。
図１３は、梁部３３の側壁がイオン化原子の進行方向に対して平行に形成されている例である。即ち、上記した実施例の場合に相当する。被処理半導体基板７２の内部に示す実線７４ａは、被処理半導体基板７２の表面に導入されたイオン化原子の濃度分布を示している。
イオンの濃度分布は、以下の４つの要素の影響を強く受ける。以下の要素を適宜に調整することによって、所望の濃度分布を得ることができる。
（１）梁部３３の側壁３３ａとそれに対向する梁部３３の側壁３３ａの間の距離Ｄ３３。
（２）梁部３３の幅Ｗ３３。
（３）第１半導体層２０と被処理基板７２の間の距離Ｄｇ。
（４）ビーム（イオン化原子）の発散角σ[deg]
図１４に、距離Ｄ３３とイオン化原子の濃度分布の変動率を示す。変動率とは、導入されたイオン化原子の平均濃度に対して最大で変動した濃度の度合いを百分率で表したものである。図１４に示すように、距離Ｄ３３を大きくすることによって、変動率が低下することが分かる。距離Ｄ３３は大きい方が望ましい。
図１５に、幅Ｗ３３とイオン化原子の濃度分布の変動率を示す。図１５に示すように、幅Ｗ３３を小さくすることによって、変動率が低下することが分かる。幅Ｗ３３は小さい方が望ましい。
図１６に、距離Ｄｇとイオン化原子の濃度分布の変動率を示す。図１６に示すように、距離Ｄｇを大きくすることによって、変動率が低下することが分かる。ただし、前記したように、距離Ｄｇを大きくすると、イオン化導入領域が広範囲に形成される。イオン化導入領域を微細に形成したい場合は注意を要する。
図１７に、ビーム（イオン化原子）の発散角σ[deg]とイオン化原子の濃度分布の変動率を示す。図１７に示すように、発散角σを大きくすることによって、変動率が低下することが分かる。ただし、発散角σを大きくすると、イオン化導入領域が広範囲に形成される。イオン化導入領域を微細に形成したい場合は注意を要する。
上記の（１）〜（４）の要素から梁部３３の形状を適宜に調整すれば、所望のイオン化導入領域の濃度分布を得ることができる。上記の（１）〜（４）の要素を組合せた場合のイオン化原子の濃度分布の変動率は、次の数１によって表すことができる。
図１３に示すように、梁部３３の側壁３３ａが平行な場合、梁部３３の下方に位置する被処理半導体基板７２において、導入されるイオンの濃度が他の領域に比して少なくなる（図示７６ａ参照）。ただし、その変動率は図１４〜図１７に示すように概ね１０％以下に抑えられている。
なお、梁部３３によってイオンの濃度分布が不均一になる現象を積極的に利用することもある。イオン導入領域内においてイオンの濃度分布を不均一に形成することによって、半導体装置の特性が向上する場合がある。このような場合は、上記の（１）〜（４）の要素及び数１を利用して、梁部３３の形状を適宜に調整すれば、所望の濃度分布を得ることもできる。
なお、梁部３３によってイオンの濃度分布が不均一になる現象を積極的に利用することもある。イオン導入領域内においてイオンの濃度分布を不均一に形成することによって、半導体装置の特性が向上する場合がある。このような場合は、上記の（１）〜（４）の要素及び数１を利用して、梁部３３の形状を適宜に調整すれば、所望の濃度分布を得ることもできる。
イオンの濃度分布をさらに均一化したい場合がある。この要求に対しては、梁部３３の側壁の形状を工夫することによって応えることができる。
図１８の梁部３６は、その断面積がイオン化原子の進行方向に沿って縮小している。梁部３６の側壁３６ａがテーパ状に形成されている。即ち、第２開孔３４を画定している第２半導体層３０の側壁３６ａが、第１半導体層２０側に向けて広がるように逆テーパ状に加工されている。
この場合、第２開孔３４に形成されている梁部３６が、反被処理半導体基板７２側では幅広であり、被処理半導体基板７２側では幅狭に形成されている。このため、イオン化原子が梁部３６の下方に対して横方向に発散するのに必要な距離が短くなる。第１開孔２４内を発散するイオン化原子は、第２開孔３４に形成されている梁部３６の下方に対して多量に導入される。したがって、梁部３６の下方において、被処理半導体基板７２のイオン化原子の濃度分布７４ｂが均一化される（図示７６ｂ参照）。また、梁部３６の側壁３６ａをテーパ状に形成することによって、反被処理半導体基板７２側では梁部３６が幅広に形成されている。このため、外側第２半導体層から内側第２半導体層を支持する強度は十分に確保することができる。テーパ状の梁部３６を利用すると、第２半導体層３０の周縁部分を補強しながら、イオン化原子の濃度分布を均一化することができる。
図１９に示すように、梁部３７の側壁３７ａのテーパ面の角度をより大きくすると、被処理半導体基板７２に導入されるイオンの濃度分布をより均一にすることができる。図１９に示すように、被処理半導体基板７２側の梁部３７の端部が鋭角に形成されていると、被処理半導体基板７２の濃度分布７４ｃに濃度差がほぼ生じなくなる。
図１８の梁部３６は、その断面積がイオン化原子の進行方向に沿って縮小している。梁部３６の側壁３６ａがテーパ状に形成されている。即ち、第２開孔３４を画定している第２半導体層３０の側壁３６ａが、第１半導体層２０側に向けて広がるように逆テーパ状に加工されている。
この場合、第２開孔３４に形成されている梁部３６が、反被処理半導体基板７２側では幅広であり、被処理半導体基板７２側では幅狭に形成されている。このため、イオン化原子が梁部３６の下方に対して横方向に発散するのに必要な距離が短くなる。第１開孔２４内を発散するイオン化原子は、第２開孔３４に形成されている梁部３６の下方に対して多量に導入される。したがって、梁部３６の下方において、被処理半導体基板７２のイオン化原子の濃度分布７４ｂが均一化される（図示７６ｂ参照）。また、梁部３６の側壁３６ａをテーパ状に形成することによって、反被処理半導体基板７２側では梁部３６が幅広に形成されている。このため、外側第２半導体層から内側第２半導体層を支持する強度は十分に確保することができる。テーパ状の梁部３６を利用すると、第２半導体層３０の周縁部分を補強しながら、イオン化原子の濃度分布を均一化することができる。
図１９に示すように、梁部３７の側壁３７ａのテーパ面の角度をより大きくすると、被処理半導体基板７２に導入されるイオンの濃度分布をより均一にすることができる。図１９に示すように、被処理半導体基板７２側の梁部３７の端部が鋭角に形成されていると、被処理半導体基板７２の濃度分布７４ｃに濃度差がほぼ生じなくなる。
次に、ステンシルマスク１０の他の特徴を説明する。
図４５に、特開２００２−２８０２９０号公報の図４に示されているステンシルマスク９１０を概略的に示す。ステンシルマスク９１０は、矩形状に一巡する開孔９３４を備えている。外側半導体層９３１と内側半導体層９３２は、梁部９３３を介して連結されている。梁部９３３は、内側半導体層９３２の周縁を成す４つの辺の略中心部分に形成されている。
ステンシルマスク９１０は、開孔９３４のうちの角部開孔９３５において、開孔９３４を画定している内側半導体層９３２の一方の側壁と他方の側壁が連結する直角部分９３５ａが形成されている。ステンシルマスク９１０の直交方向から開孔９３４を形成する輪郭を観察したときに、直角な頂角が形成されている。この直角部分９３５ａは応力が集中し易いことから、変形が生じ易いという問題がある。一般的に、頂角が１８０度未満となる突出角部が形成されていると、応力が集中し易くなる。
一方、図４に示すように、本実施例のステンシルマスク１０の場合は、直角部分３５ａに対して梁部３３が形成されている。このため、ステンシルマスク１０の直交方向から第２開孔３４を形成する輪郭を観察したときに、物質の存在する側（内側半導体上層３２及び外側半導体上層３１）の頂角は全て２７０度で形成されている。頂角が１８０度未満となる突出角部が形成されていない。したがって、内側半導体上層３２及び外側半導体上層３１には応力が集中し易い箇所が形成されておらず、内側半導体上層３２及び外側半導体上層３１の変形が顕著に抑制される。
図４５に、特開２００２−２８０２９０号公報の図４に示されているステンシルマスク９１０を概略的に示す。ステンシルマスク９１０は、矩形状に一巡する開孔９３４を備えている。外側半導体層９３１と内側半導体層９３２は、梁部９３３を介して連結されている。梁部９３３は、内側半導体層９３２の周縁を成す４つの辺の略中心部分に形成されている。
ステンシルマスク９１０は、開孔９３４のうちの角部開孔９３５において、開孔９３４を画定している内側半導体層９３２の一方の側壁と他方の側壁が連結する直角部分９３５ａが形成されている。ステンシルマスク９１０の直交方向から開孔９３４を形成する輪郭を観察したときに、直角な頂角が形成されている。この直角部分９３５ａは応力が集中し易いことから、変形が生じ易いという問題がある。一般的に、頂角が１８０度未満となる突出角部が形成されていると、応力が集中し易くなる。
一方、図４に示すように、本実施例のステンシルマスク１０の場合は、直角部分３５ａに対して梁部３３が形成されている。このため、ステンシルマスク１０の直交方向から第２開孔３４を形成する輪郭を観察したときに、物質の存在する側（内側半導体上層３２及び外側半導体上層３１）の頂角は全て２７０度で形成されている。頂角が１８０度未満となる突出角部が形成されていない。したがって、内側半導体上層３２及び外側半導体上層３１には応力が集中し易い箇所が形成されておらず、内側半導体上層３２及び外側半導体上層３１の変形が顕著に抑制される。
図２０は、ステンシルマスク１０の一つの変形例である。図２０は、変形例の第２半導体層２０の要部平面図を示している。この変形例では、角部開孔２３５内に角梁部２３３が形成されている。角部開孔２３５は、他の開孔３４に比して大面積になることが多い。このため、角部開孔２３５を画定している半導体層の周縁部分では、変形が生じ易いという問題や、角部開孔２３５の下方のイオン化原子の導入量が他の開孔３４の下方の導入量に比して多くなり易いという問題がある。これを解決するために、角梁部２３３を形成する。これにより、角部開孔２３５においても、半導体層の変形、イオン導入量の偏りが抑制される。
図２１は、ステンシルマスク１０の他の一つの変形例である。図２１は、変形例の第２半導体層２０の要部平面図を示している。この変形例では、角部開孔３３５内に複数の角梁部３３３、３３４が形成されている。この場合、図２１に示す変形例よりもさらに、角部開孔３３５における半導体層の変形、イオン導入量の偏りが抑制される。
図２２は、ステンシルマスク１０の他の一つの変形例である。図２２は、変形例の第２半導体層２０の要部平面図を示している。この変形例では、角部開孔４３５がカーブを描きながら形成されており、その角部開孔４３５内に内側半導体上層３２から外側半導体上層３１に向けて放射状に伸びる複数の角梁部４３３が形成されている。この変形例ではさらに、前者の変形例よりも角部開孔４３５における半導体層の変形、イオン導入量の偏りが抑制される。
図２３は、ステンシルマスク１０の他の一つの変形例である。図２３は、変形例の第２半導体層２０の要部平面図を示している。この変形例では、格子状の梁部５３３が開孔３４を横断している。格子状にすることで、機械的強度を保ちながら、梁部５３３の幅を小さくすることができる。このため、梁部５３３による遮蔽の影響を小さくすることができる。
図２４は、ステンシルマスク１０の他の一つの変形例である。図２４は、変形例の第２半導体層２０の要部平面図を示している。この変形例では、開孔３４を横断する梁部６３３が、複数の方向に伸びる複数の梁部６３３の組合せで構成されている。複数の方向に伸びる複数の梁部６３３は、その機械的強度を向上させることができる。このため、機械的強度を保ちながら、梁部６３３の幅を小さくすることができる。梁部６３３による遮蔽の影響を小さくすることができる。
図２５は、ステンシルマスク１０の他の一つの変形例である。図２５は、変形例の第２半導体層２０の要部平面図を示している。この変形例では、六角形状の梁部７３３が開孔３４を横断している。六角形状にすることで、梁部７３３の機械的強度を顕著に向上させることができる。このため、機械的強度を保ちながら、梁部７３３の幅を小さくすることができる。梁部７３３による遮蔽の影響を小さくすることができる。
図２６は、ステンシルマスク１０とは異なるステンシルマスクの一つの変形例である。図２６は、変形例の第２半導体層２０の要部平面図を示している。このステンシルマスクは、ｘ方向に伸びている開孔８３４がｙ方向に繰返し形成されているストライプ状のパターンを備えている。このステンシルマスクは、ストライプ状のイオン導入領域を形成する場合に利用される。
図２６に示すように、開孔８３４に対して複数の梁部８３３が形成されている。一方方向に長く伸びて形成されている開孔８３４は、その開孔８３４を画定する半導体層の周縁部分が脆弱になり易い構造である。このような開孔８３４に対しては、一定の間隔毎に梁部８３３を設けることによって、半導体層の周縁部分の変形を抑えることができる。開孔がループ状に一巡していなくても、梁部を設けることが有益なことがある。
上記の各実施例では、いずれも第２半導体層２０に対して対策が施された例である。しかしながら、図４５に示すように一枚の半導体層に開孔が形成されているステンシルマスクに対しても、上記の技術を有効に利用することができる。
図２１は、ステンシルマスク１０の他の一つの変形例である。図２１は、変形例の第２半導体層２０の要部平面図を示している。この変形例では、角部開孔３３５内に複数の角梁部３３３、３３４が形成されている。この場合、図２１に示す変形例よりもさらに、角部開孔３３５における半導体層の変形、イオン導入量の偏りが抑制される。
図２２は、ステンシルマスク１０の他の一つの変形例である。図２２は、変形例の第２半導体層２０の要部平面図を示している。この変形例では、角部開孔４３５がカーブを描きながら形成されており、その角部開孔４３５内に内側半導体上層３２から外側半導体上層３１に向けて放射状に伸びる複数の角梁部４３３が形成されている。この変形例ではさらに、前者の変形例よりも角部開孔４３５における半導体層の変形、イオン導入量の偏りが抑制される。
図２３は、ステンシルマスク１０の他の一つの変形例である。図２３は、変形例の第２半導体層２０の要部平面図を示している。この変形例では、格子状の梁部５３３が開孔３４を横断している。格子状にすることで、機械的強度を保ちながら、梁部５３３の幅を小さくすることができる。このため、梁部５３３による遮蔽の影響を小さくすることができる。
図２４は、ステンシルマスク１０の他の一つの変形例である。図２４は、変形例の第２半導体層２０の要部平面図を示している。この変形例では、開孔３４を横断する梁部６３３が、複数の方向に伸びる複数の梁部６３３の組合せで構成されている。複数の方向に伸びる複数の梁部６３３は、その機械的強度を向上させることができる。このため、機械的強度を保ちながら、梁部６３３の幅を小さくすることができる。梁部６３３による遮蔽の影響を小さくすることができる。
図２５は、ステンシルマスク１０の他の一つの変形例である。図２５は、変形例の第２半導体層２０の要部平面図を示している。この変形例では、六角形状の梁部７３３が開孔３４を横断している。六角形状にすることで、梁部７３３の機械的強度を顕著に向上させることができる。このため、機械的強度を保ちながら、梁部７３３の幅を小さくすることができる。梁部７３３による遮蔽の影響を小さくすることができる。
図２６は、ステンシルマスク１０とは異なるステンシルマスクの一つの変形例である。図２６は、変形例の第２半導体層２０の要部平面図を示している。このステンシルマスクは、ｘ方向に伸びている開孔８３４がｙ方向に繰返し形成されているストライプ状のパターンを備えている。このステンシルマスクは、ストライプ状のイオン導入領域を形成する場合に利用される。
図２６に示すように、開孔８３４に対して複数の梁部８３３が形成されている。一方方向に長く伸びて形成されている開孔８３４は、その開孔８３４を画定する半導体層の周縁部分が脆弱になり易い構造である。このような開孔８３４に対しては、一定の間隔毎に梁部８３３を設けることによって、半導体層の周縁部分の変形を抑えることができる。開孔がループ状に一巡していなくても、梁部を設けることが有益なことがある。
上記の各実施例では、いずれも第２半導体層２０に対して対策が施された例である。しかしながら、図４５に示すように一枚の半導体層に開孔が形成されているステンシルマスクに対しても、上記の技術を有効に利用することができる。
（ステンシルマスク１０の製造方法）
次に、図２７〜図３６を参照して、ステンシルマスク１０の製造方法を説明する。
まず、図２７に示すように、貼り合わせＳＯＩ（Silicon On Insulator）基板を準備する。ＳＯＩ基板は、シリコン支持基板６２（その一部は包囲支持層６２になる）と埋込み酸化シリコン層５２（その一部は酸化シリコン層５２になる）とシリコン層３０（その一部は第２半導体層３０となり、ステンシルマスク上層となる）を備えている。
次に、図２７〜図３６を参照して、ステンシルマスク１０の製造方法を説明する。
まず、図２７に示すように、貼り合わせＳＯＩ（Silicon On Insulator）基板を準備する。ＳＯＩ基板は、シリコン支持基板６２（その一部は包囲支持層６２になる）と埋込み酸化シリコン層５２（その一部は酸化シリコン層５２になる）とシリコン層３０（その一部は第２半導体層３０となり、ステンシルマスク上層となる）を備えている。
図２８に示すように、シリコン層３０の表面に、第１フォトマスク９２をパターニングする。第１フォトマスク９２の開孔部は、出来上がりの第２開孔３４に対応している。
次に、図２９に示すように、ＲＩＥ（Reactive Ion Etching）法を利用して、第１フォトマスク９２から露出するシリコン層３０をエッチングしてトレンチ３４（出来上がりの第２開孔３４）を形成する。ここで、トレンチ３４の内壁を順テーパ構造に加工すると、図１８及び図１９に示す梁部の構造を得ることができる。トレンチ３４の内壁をテーパ状に加工するには、エッチングガス流量比、ＲＦパワー及び圧力等の製造条件を調整することによって加工可能である。
次に、図３０に示すように、ＣＶＤ（Chemical Vapor Deposition）法を利用して、トレンチ３４内にシリコン酸化膜３９（犠牲部材の一例）を充填する。このとき、トレンチ３４の内壁が順テーパ構造に加工されていると、シリコン酸化膜３９の埋込み性も良好である。ＣＶＤ法に代えて、スピン塗布法を利用して、ＳＯＧ（Spin On Glass）材料を充填してもよい。
次に、図２９に示すように、ＲＩＥ（Reactive Ion Etching）法を利用して、第１フォトマスク９２から露出するシリコン層３０をエッチングしてトレンチ３４（出来上がりの第２開孔３４）を形成する。ここで、トレンチ３４の内壁を順テーパ構造に加工すると、図１８及び図１９に示す梁部の構造を得ることができる。トレンチ３４の内壁をテーパ状に加工するには、エッチングガス流量比、ＲＦパワー及び圧力等の製造条件を調整することによって加工可能である。
次に、図３０に示すように、ＣＶＤ（Chemical Vapor Deposition）法を利用して、トレンチ３４内にシリコン酸化膜３９（犠牲部材の一例）を充填する。このとき、トレンチ３４の内壁が順テーパ構造に加工されていると、シリコン酸化膜３９の埋込み性も良好である。ＣＶＤ法に代えて、スピン塗布法を利用して、ＳＯＧ（Spin On Glass）材料を充填してもよい。
次に、図３１に示すように、ＲＩＥ法を利用して、シリコン層３０の表面に形成されている第１フォトマスク９２をエッチバッグする。エッチバッグを実施するには、ＲＩＥ法に代えて、ＣＭＰ（Chemical Mechanical Polish）法を利用してもよい。
次に、図３２に示すように、これまでの工程で得られる構造体の表面の薄い酸化膜を希フッ酸等によって除去した後に（この工程は図示せず）、CVD法を利用して構造体の表面を覆うポリシリコン層２０（第１半導体層２０であり、ステンシルマスク下層となる。）を形成する。なお、CVD法に代えて、エピタキシャル成長法を利用してもよい。また、薄い酸化膜を除去するために、塩酸、水素ガス等を利用してもよい。
次に、図３３に示すように、構造体の裏面に形成されているポリシリコン層２０を、CDE（Chemical Dry Etching）法を利用して除去するか、又は表面全面をフォトマスクによって保護した後に除去することによって、ポリシリコン層２０を構造体の表面のみに残存させる。残存させたポリシリコン層２０の表面に、第２フォトマスク９４をパターニングする。第２フォトマスク９４の開孔部は、出来上がりの第１開孔２４に対応している。
次に、図３４に示すように、ＲＩＥ（Reactive Ion Etching）法を利用して、第２フォトマスク９４から露出するポリシリコン層２０をエッチングして第１開孔２４を形成する。第１開孔２４を形成した後に、第２フォトマスク９４をエッチング技術を利用して除去する。
次に、図３２に示すように、これまでの工程で得られる構造体の表面の薄い酸化膜を希フッ酸等によって除去した後に（この工程は図示せず）、CVD法を利用して構造体の表面を覆うポリシリコン層２０（第１半導体層２０であり、ステンシルマスク下層となる。）を形成する。なお、CVD法に代えて、エピタキシャル成長法を利用してもよい。また、薄い酸化膜を除去するために、塩酸、水素ガス等を利用してもよい。
次に、図３３に示すように、構造体の裏面に形成されているポリシリコン層２０を、CDE（Chemical Dry Etching）法を利用して除去するか、又は表面全面をフォトマスクによって保護した後に除去することによって、ポリシリコン層２０を構造体の表面のみに残存させる。残存させたポリシリコン層２０の表面に、第２フォトマスク９４をパターニングする。第２フォトマスク９４の開孔部は、出来上がりの第１開孔２４に対応している。
次に、図３４に示すように、ＲＩＥ（Reactive Ion Etching）法を利用して、第２フォトマスク９４から露出するポリシリコン層２０をエッチングして第１開孔２４を形成する。第１開孔２４を形成した後に、第２フォトマスク９４をエッチング技術を利用して除去する。
図３５に示すように、ポリシリコン層２０の表面を熱酸化して熱酸化膜９６を形成する。熱酸化膜９６を形成した後に、裏面に第３フォトマスク９８をパターニングする。
次に、図３６に示すように、第３フォトマスク９８から露出するシリコン支持基板６２を、アルカリ溶液を利用して埋込み酸化シリコン層５２が露出するまでエッチングする。アルカリ溶液には、水酸化カリウム（KOH）、水酸化テトラメチルアンモニウム(TMAH)等を利用することができる。
最後に、露出する埋込み酸化シリコン層５２をエッチング除去した後に、シリコン層３０及びポリシリコン層２０を実質的にエッチングせずに、シリコン酸化膜３９及び熱酸化膜９６をエッチングする緩衝フッ化水素酸（ＢＨＦ）等を利用して、シリコン酸化膜３９及び熱酸化膜９６を選択的に除去する。
これらの工程を経て、図１に示すステンシルマスク１０を得ることができる。
次に、図３６に示すように、第３フォトマスク９８から露出するシリコン支持基板６２を、アルカリ溶液を利用して埋込み酸化シリコン層５２が露出するまでエッチングする。アルカリ溶液には、水酸化カリウム（KOH）、水酸化テトラメチルアンモニウム(TMAH)等を利用することができる。
最後に、露出する埋込み酸化シリコン層５２をエッチング除去した後に、シリコン層３０及びポリシリコン層２０を実質的にエッチングせずに、シリコン酸化膜３９及び熱酸化膜９６をエッチングする緩衝フッ化水素酸（ＢＨＦ）等を利用して、シリコン酸化膜３９及び熱酸化膜９６を選択的に除去する。
これらの工程を経て、図１に示すステンシルマスク１０を得ることができる。
（第２実施例）
第２実施例では、ステンシルマスクを利用してスイッチング素子を有する半導体装置を製造する方法を説明する。本実施例の半導体装置は、高電位回路領域と低電位回路領域が一つの半導体基板に作り込まれているレベルシフト回路（複合デバイスの一例）である。図３７に、レベルシフト回路１０００の平面図を模式的に示す。
レベルシフト回路１０００は、高電圧電力をスイッチングする半導体スイッチング素子が形成されている高電位回路領域１０１２と、その半導体スイッチング素子のオン／オフを切換えるために低電位で作動する制御回路が形成されている低電位回路領域１０１１と、両者間を接続する回路が形成されている媒介回路領域１０１０を備えている。高電位回路領域１０１２と低電位回路領域１０１１と媒介回路領域１０１０が一つの半導体基板に作り込まれている。
絶縁分離用外側トレンチ１０１５に沿って分離用イオン拡散領域１０１６が設けられており、これら絶縁分離用外側トレンチ１０１５及びｐ型の分離用イオン拡散領域１０１６によって周囲の低電位回路領域１０１１から絶縁分離された島状領域内に、高電位回路領域１０１２と媒介回路領域１０１０が形成されている。
第２実施例では、ステンシルマスクを利用してスイッチング素子を有する半導体装置を製造する方法を説明する。本実施例の半導体装置は、高電位回路領域と低電位回路領域が一つの半導体基板に作り込まれているレベルシフト回路（複合デバイスの一例）である。図３７に、レベルシフト回路１０００の平面図を模式的に示す。
レベルシフト回路１０００は、高電圧電力をスイッチングする半導体スイッチング素子が形成されている高電位回路領域１０１２と、その半導体スイッチング素子のオン／オフを切換えるために低電位で作動する制御回路が形成されている低電位回路領域１０１１と、両者間を接続する回路が形成されている媒介回路領域１０１０を備えている。高電位回路領域１０１２と低電位回路領域１０１１と媒介回路領域１０１０が一つの半導体基板に作り込まれている。
絶縁分離用外側トレンチ１０１５に沿って分離用イオン拡散領域１０１６が設けられており、これら絶縁分離用外側トレンチ１０１５及びｐ型の分離用イオン拡散領域１０１６によって周囲の低電位回路領域１０１１から絶縁分離された島状領域内に、高電位回路領域１０１２と媒介回路領域１０１０が形成されている。
島状領域内に、一巡する絶縁分離用内側トレンチ１０１３が形成されている。高電位回路領域１０１２は、絶縁分離用内側トレンチ１０１３に取り囲まれている。絶縁分離用外側トレンチ１０１５と絶縁分離用内側トレンチ１０１３の間に介在領域１０１４が形成されている。介在領域１０１４には回路等は形成されていない。なお、絶縁分離用内側トレンチ１０１３を形成しないこともあり、この場合は介在領域１０１４が高電位回路領域１０１２の周辺領域となる。この場合の周辺領域には、耐圧を確保するための構造が作り込まれることがある。絶縁分離用内側トレンチ１０１３を形成することによって、高電位回路領域１０１２を点対称な構造に調整することができる。
島状領域内には媒介回路領域１０１０が形成されている。媒介回路領域１０１０は、絶縁分離用外側トレンチ１０１５、絶縁分離用内側トレンチ１０１３及び絶縁分離用トレンチ１０１７によって取り囲まれている。媒介回路領域１０１０には、ＬＤＭＯＳ（Lateral Diffused MOS）が形成されている。
島状領域内には媒介回路領域１０１０が形成されている。媒介回路領域１０１０は、絶縁分離用外側トレンチ１０１５、絶縁分離用内側トレンチ１０１３及び絶縁分離用トレンチ１０１７によって取り囲まれている。媒介回路領域１０１０には、ＬＤＭＯＳ（Lateral Diffused MOS）が形成されている。
図３８に、媒介回路領域１０１０に形成されているＬＤＭＯＳの縦断面図を模式的に示す。図３８は、図３７のＡ-Ａ線の縦断面に対応している。
ＬＤＭＯＳは、ｐ＋型の半導体下層１０２２と埋込み絶縁層１０２４とｎ型の半導体上層１０２６からなるＳＯＩ基板１０２８を利用して形成されている。ＬＤＭＯＳは、絶縁分離用トレンチ１０１３、１０１５、１０１７で取り囲まれた島状領域（媒介回路領域１０１０である）内に形成されている。図示左側の絶縁分離用外側トレンチ１０１５の外側の領域に、低電圧で作動する低電位回路領域１０１１が形成されている。図示右側の絶縁分離用内側トレンチ１０１３の外側の領域に、高電圧で作動する高電位回路領域１０１２が形成されている。絶縁分離用トレンチ１０１３、１０１５、１０１７には、酸化シリコンからなる絶縁体が充填されている。
なお、本実施例のＳＯＩ基板１０２８の半導体材料には、シリコンが用いられているが、他の半導体材料が用いられていてもよい。
ＬＤＭＯＳは、ｐ＋型の半導体下層１０２２と埋込み絶縁層１０２４とｎ型の半導体上層１０２６からなるＳＯＩ基板１０２８を利用して形成されている。ＬＤＭＯＳは、絶縁分離用トレンチ１０１３、１０１５、１０１７で取り囲まれた島状領域（媒介回路領域１０１０である）内に形成されている。図示左側の絶縁分離用外側トレンチ１０１５の外側の領域に、低電圧で作動する低電位回路領域１０１１が形成されている。図示右側の絶縁分離用内側トレンチ１０１３の外側の領域に、高電圧で作動する高電位回路領域１０１２が形成されている。絶縁分離用トレンチ１０１３、１０１５、１０１７には、酸化シリコンからなる絶縁体が充填されている。
なお、本実施例のＳＯＩ基板１０２８の半導体材料には、シリコンが用いられているが、他の半導体材料が用いられていてもよい。
ＬＤＭＯＳのドリフト領域１０５２は、ＳＯＩ基板１０２８の半導体上層１０２６を利用して形成されている。ドリフト領域１０５２の表面側にｐ型のボディ領域１０３２が形成されている。ボディ領域１０３２内に、ｐ＋型のボディコンタクト領域１０３４とｎ＋型のソース領域１０３６が形成されている。ソース領域１０３６はボディ領域１０３２によってドリフト領域１０５２から隔てられている。ボディコンタクト領域１０３４とソース領域１０３６はソース電極Ｓに接続している。ソース領域１０３６とドリフト領域１０５２を隔てているボディ領域１０３２に、ゲート絶縁膜１０４２を介してゲート電極１０４４が対向している。
ドリフト領域１０５２の表面側にｎ＋型のドレイン領域１０７２が形成されている。ボディ領域１０３２とドレイン領域１０７２はドリフト領域１０５２によって隔てられている。ドレイン領域１０７２はドレイン電極Ｄに接続している。ドリフト領域１０５２の表面にＬＯＣＯＳ酸化膜１０６２が形成されており、表面部の電界を緩和している。さらに、ゲート電極１０４４の一部がＬＯＣＯＳ酸化膜１０６２の表面に延設されており、フィールドプレート効果が得られるように工夫されている。
ＬＤＭＯＳのソース電極Ｓは、図示しない導体によって低電位回路領域１０１１に接続されており、ＬＤＭＯＳのドレイン電極Ｄは、図示しない導体によって高電位回路領域１０１２に接続されている。
ドリフト領域１０５２の表面側にｎ＋型のドレイン領域１０７２が形成されている。ボディ領域１０３２とドレイン領域１０７２はドリフト領域１０５２によって隔てられている。ドレイン領域１０７２はドレイン電極Ｄに接続している。ドリフト領域１０５２の表面にＬＯＣＯＳ酸化膜１０６２が形成されており、表面部の電界を緩和している。さらに、ゲート電極１０４４の一部がＬＯＣＯＳ酸化膜１０６２の表面に延設されており、フィールドプレート効果が得られるように工夫されている。
ＬＤＭＯＳのソース電極Ｓは、図示しない導体によって低電位回路領域１０１１に接続されており、ＬＤＭＯＳのドレイン電極Ｄは、図示しない導体によって高電位回路領域１０１２に接続されている。
絶縁分離用外側トレンチ１０１５を画定する側壁に、基板表面からボディ領域１０３２及びドリフト領域１０５２を貫通して埋込み絶縁層１０２４まで達するｐ型の分離用イオン拡散領域１０１６が形成されている。分離用イオン拡散領域１０１６は、絶縁分離用外側トレンチ１０１５を画定する側壁に沿って形成されている。
前記したように、分離用イオン拡散領域１０１６は絶縁分離用外側トレンチ１０１５の絶縁性を向上させる効果を有する。さらに、他の効果として、ＬＤＭＯＳがオフしたときに、埋込み絶縁層１０２４とドリフト領域１０５２の界面において、ｐ型の反転層が形成されるのを抑制する効果を有する。即ち、分離用イオン拡散領域１０１６は、ＬＤＭＯＳがオフしたときに、ｐ型の反転層に蓄積する正孔をソース電極Ｓへ排出するのを促進する。これにより、前記界面からドリフト領域１０５２内に向けて空乏層が伸びる現象を促進することができる。ＬＤＭＯＳがオフしたときに、ドリフト領域１０５２内の広範囲を空乏化することができる。したがって、高耐圧なＬＤＭＯＳを得ることができる。また、分離用イオン拡散領域１０１６は、分離用イオン拡散領域１０１６からドリフト領域１０５２内に向けて横方向へ空乏層を伸ばすこともできる。この空乏層は、ボディ領域１０３２の屈曲部１０３２ａに集中し易い電界を緩和する。
分離用イオン拡散領域１０１６は、図示右側の絶縁分離用内側トレンチ１０１３側に形成されていない。この部分にまで分離用イオン拡散領域１０１６に相当する領域が形成されていると、ＬＤＭＯＳの耐圧が低下する等の悪影響が生じる。耐圧を確保するためには、分離用イオン拡散領域１０１６に相当する領域が絶縁分離用内側トレンチ１０１３を画定する側壁には存在してはならない。
なお、本実施例では、分離用イオン拡散領域１０１６が埋め込み絶縁層１０２４に接する場合を例示しているが、両者が離間して形成されていても構わない。分離用イオン拡散領域１０１６から伸びる空乏層が、埋込み絶縁層１０２４から伸びる空乏層と接する範囲内に分離用イオン拡散領域１０１６が形成されていればよい。この範囲内であれば、ｐ型の反転層に蓄積する正孔をソース電極Ｓへ排出するのを促進することができる。ドリフト領域１０５２の広範囲を空乏化し、高耐圧なＬＤＭＯＳを得ることができる。
前記したように、分離用イオン拡散領域１０１６は絶縁分離用外側トレンチ１０１５の絶縁性を向上させる効果を有する。さらに、他の効果として、ＬＤＭＯＳがオフしたときに、埋込み絶縁層１０２４とドリフト領域１０５２の界面において、ｐ型の反転層が形成されるのを抑制する効果を有する。即ち、分離用イオン拡散領域１０１６は、ＬＤＭＯＳがオフしたときに、ｐ型の反転層に蓄積する正孔をソース電極Ｓへ排出するのを促進する。これにより、前記界面からドリフト領域１０５２内に向けて空乏層が伸びる現象を促進することができる。ＬＤＭＯＳがオフしたときに、ドリフト領域１０５２内の広範囲を空乏化することができる。したがって、高耐圧なＬＤＭＯＳを得ることができる。また、分離用イオン拡散領域１０１６は、分離用イオン拡散領域１０１６からドリフト領域１０５２内に向けて横方向へ空乏層を伸ばすこともできる。この空乏層は、ボディ領域１０３２の屈曲部１０３２ａに集中し易い電界を緩和する。
分離用イオン拡散領域１０１６は、図示右側の絶縁分離用内側トレンチ１０１３側に形成されていない。この部分にまで分離用イオン拡散領域１０１６に相当する領域が形成されていると、ＬＤＭＯＳの耐圧が低下する等の悪影響が生じる。耐圧を確保するためには、分離用イオン拡散領域１０１６に相当する領域が絶縁分離用内側トレンチ１０１３を画定する側壁には存在してはならない。
なお、本実施例では、分離用イオン拡散領域１０１６が埋め込み絶縁層１０２４に接する場合を例示しているが、両者が離間して形成されていても構わない。分離用イオン拡散領域１０１６から伸びる空乏層が、埋込み絶縁層１０２４から伸びる空乏層と接する範囲内に分離用イオン拡散領域１０１６が形成されていればよい。この範囲内であれば、ｐ型の反転層に蓄積する正孔をソース電極Ｓへ排出するのを促進することができる。ドリフト領域１０５２の広範囲を空乏化し、高耐圧なＬＤＭＯＳを得ることができる。
上記したように、レベルシフト回路１０００では、一巡する分離用イオン拡散領域１０１６を半導体上層１０２６内に形成する技術が必要とされる。この一巡する分離用イオン拡散領域１０１６を形成する際に、第１実施例で説明したステンシルマスクの技術を有効に利用することができる。
図３９の紙面下側に、分離用イオン拡散領域１０１６を形成する際に利用されるステンシルマスク１１０の要部拡大平面図を示す。図３９は、ステンシルマスク１１０の開孔１３４のパターンと、紙面上側のレベルシフト回路１０００の対応関係を示している。後述するように、本実施例では斜めイオン注入法を利用して、イオン化原子を半導体上層１０２６に導入する。したがって、ステンシルマスク１１０に形成されている開孔１３４は、絶縁分離用外側トレンチ１０１５に沿って形成されており、絶縁分離用外側トレンチ１０１５の側壁に位置する分離用イオン拡散領域１０１６に対応して形成されている。
図３９の紙面下側に、分離用イオン拡散領域１０１６を形成する際に利用されるステンシルマスク１１０の要部拡大平面図を示す。図３９は、ステンシルマスク１１０の開孔１３４のパターンと、紙面上側のレベルシフト回路１０００の対応関係を示している。後述するように、本実施例では斜めイオン注入法を利用して、イオン化原子を半導体上層１０２６に導入する。したがって、ステンシルマスク１１０に形成されている開孔１３４は、絶縁分離用外側トレンチ１０１５に沿って形成されており、絶縁分離用外側トレンチ１０１５の側壁に位置する分離用イオン拡散領域１０１６に対応して形成されている。
次に、ＬＤＭＯＳの製造方法を図４０〜４４を参照して説明する。
まず、図４０に示すＳＯＩ基板１０２８を準備する。ＳＯＩ基板１０２８は、ボロンを含有する半導体下層１０２２（シリコンウェハ）の表面を熱酸化し、埋込み絶縁層１０２４を形成した後に、リンを含有する半導体上層１０２６（シリコンウェハ）を貼り合わせることで作成される。
次に図４１に示すように、ＨＴＯ(High Temperature Oxide)膜からなるマスク膜１０９２を、半導体層１０２６上に形成する。
次に、リソグラフィー技術を利用して、マスク膜１０９２をパターニングする。このとき、絶縁分離用トレンチ１０１３、１０１５を形成する部分に対応する位置のマスク膜１０９２を除去する。次に、異方性エッチングを利用して、マスク膜１０９２のトレンチエッチング用開孔から埋め込み絶縁層１０２４まで到達するトレンチ１０１３Ｔ、１０１５Ｔを形成する。
まず、図４０に示すＳＯＩ基板１０２８を準備する。ＳＯＩ基板１０２８は、ボロンを含有する半導体下層１０２２（シリコンウェハ）の表面を熱酸化し、埋込み絶縁層１０２４を形成した後に、リンを含有する半導体上層１０２６（シリコンウェハ）を貼り合わせることで作成される。
次に図４１に示すように、ＨＴＯ(High Temperature Oxide)膜からなるマスク膜１０９２を、半導体層１０２６上に形成する。
次に、リソグラフィー技術を利用して、マスク膜１０９２をパターニングする。このとき、絶縁分離用トレンチ１０１３、１０１５を形成する部分に対応する位置のマスク膜１０９２を除去する。次に、異方性エッチングを利用して、マスク膜１０９２のトレンチエッチング用開孔から埋め込み絶縁層１０２４まで到達するトレンチ１０１３Ｔ、１０１５Ｔを形成する。
次に、図４２に示すように、ＳＯＩ基板１０２８の上方位置にステンシルマスク１１０を設置し、ＳＯＩ基板の表面に向けて斜めイオン注入を実施する。図中の実線矢印が、注入されるイオンの注入方向を表している。ステンシルマスク１１０の開孔１３４を通過したイオン化原子は、トレンチ１０１５Ｔの側壁のみに選択的に導入される。トレンチ１０１３Ｔの上方はステンシルマスク１１０によって遮蔽されているので、トレンチ１０１３Ｔにはイオン化原子が導入されない。トレンチ１０１５Ｔを画定する側壁のみにイオン導入領域１０１６ａを形成することができる。
次に、図４３に示すように、マスク膜１０９２をウェットエッチングによって除去する。マスク膜１０９２を除去した後に、例えば減圧ＣＶＤ法を利用してＴＥＯＳ(Tetra Ethyl Ortho Silicate)膜をトレンチ部１０１３Ｔ、１０１５Ｔ内に充填する。
次に、図４４に示すように、熱処理を実施すると、イオン導入領域１０１６ａに導入されていた不純物は活性化され、分離用イオン拡散領域１０１６が形成される。なお、イオン導入領域１６ａを形成するための熱処理は、上記の段階に限らず、工程中に適宜実施することが可能である。
この後は、イオン注入法、熱酸化法等の既知の製造技術を利用して、各拡散領域や酸化膜、電極配線などを表面側に形成することで、図３８に示すＬＤＭＯＳを得ることができる。
次に、図４４に示すように、熱処理を実施すると、イオン導入領域１０１６ａに導入されていた不純物は活性化され、分離用イオン拡散領域１０１６が形成される。なお、イオン導入領域１６ａを形成するための熱処理は、上記の段階に限らず、工程中に適宜実施することが可能である。
この後は、イオン注入法、熱酸化法等の既知の製造技術を利用して、各拡散領域や酸化膜、電極配線などを表面側に形成することで、図３８に示すＬＤＭＯＳを得ることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
上記の実施例では、ステンシルマスクに第１半導体層と第２半導体層が積層した半導体積層を利用する例を説明してきた。この例に代えて、本発明のステンシルマスクは一枚の半導体層を利用することもできる。この種のステンシルマスクを製造する場合、まず一方の面から第１開孔を形成する。第１開孔の深さは時間等によって制御され、半導体層を貫通しないように形成される。後に、他方の面から第１開孔に連通するとともに、第１開孔の開孔幅よりも開孔幅の大きい第２開孔を形成する。第２開孔は分散して形成され、残部が梁部になる。このような製造方法を利用すれば、一枚の半導体層であっても本発明のステンシルマスクを得ることができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
上記の実施例では、ステンシルマスクに第１半導体層と第２半導体層が積層した半導体積層を利用する例を説明してきた。この例に代えて、本発明のステンシルマスクは一枚の半導体層を利用することもできる。この種のステンシルマスクを製造する場合、まず一方の面から第１開孔を形成する。第１開孔の深さは時間等によって制御され、半導体層を貫通しないように形成される。後に、他方の面から第１開孔に連通するとともに、第１開孔の開孔幅よりも開孔幅の大きい第２開孔を形成する。第２開孔は分散して形成され、残部が梁部になる。このような製造方法を利用すれば、一枚の半導体層であっても本発明のステンシルマスクを得ることができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２０：第１半導体層
２３：外側第１半導体層
２４：第１開孔
２６：内側第１半導体層
３０：第２半導体層
３１：外側第２半導体層
３２：内側第２半導体層
３３：梁部
３４：第２開孔
３５：角部開孔
４０：半導体積層
５２：酸化シリコン層
６２：包囲支持層
７２：被処理半導体基板
２３：外側第１半導体層
２４：第１開孔
２６：内側第１半導体層
３０：第２半導体層
３１：外側第２半導体層
３２：内側第２半導体層
３３：梁部
３４：第２開孔
３５：角部開孔
４０：半導体積層
５２：酸化シリコン層
６２：包囲支持層
７２：被処理半導体基板
Claims (9)
- 被処理基板の表面側の所定エリア内に荷電粒子を導入する際に用いるステンシルマスクであり、
そのステンシルマスクの被処理基板側の層に前記所定エリアに対応する形状の第１開孔が形成されており、そのステンシルマスクの反対側の層に前記第１開孔の開孔幅以上の開孔幅を持つ第２開孔が形成されており、第１開孔と第２開孔は連通してステンシルマスクを貫通しており、第２開孔は開孔と開孔の間を梁部が伸びている複数の開孔で形成されていることを特徴とするステンシルマスク。 - そのステンシルマスクは第１半導体層と第２半導体層の積層で形成されており、
第１開孔は第１半導体層に形成されており、第２開孔は第２半導体層に形成されていることを特徴とする請求項１のステンシルマスク。 - 第１開孔が一巡するループ形状であることを特徴とする請求項１又は２のステンシルマスク。
- ステンシルマスクの直交方向から第２開孔を形成する輪郭を観察したときに、物質の存在する側には頂角が１８０度未満の突出角部が形成されていないことを特徴とする請求項１〜３のいずれかのステンシルマスク。
- 第２開孔に形成されている梁部の断面積が、荷電粒子の進行方向に沿って縮小していることを特徴とする請求項１〜４のいずれかのステンシルマスク。
- 請求項１〜５のいずれかのステンシルマスクを用いるイオン注入装置であり、
イオンを生成するイオン生成手段と、
生成されたイオンから必要なイオンを選択する質量分析手段と、
選択されたイオンを加速する加速手段と、
被処理基板が配置される注入室と、
加速手段と被処理基板の間に設けられているステンシルマスクと、
を備えているイオン注入装置。 - 請求項１〜５のいずれかのステンシルマスクを被処理基板の上方に設置し、ステンシルマスク越しに荷電粒子を被処理基板の表面側に照射することを特徴とするステンシルマスクの使用方法。
- 請求項１〜５のいずれかのステンシルマスクを半導体ウェハの上方に設置し、ステンシルマスク越しに荷電粒子を半導体ウェハの表面側に照射することを特徴とする半導体装置の製造方法。
- 被処理基板の表面側の所定エリア内に荷電粒子を導入する際に用いるステンシルマスクを製造する方法であり、
半導体下層に、開孔と開孔の間を梁部が伸びている複数の開孔を形成する工程と、
その複数の開孔内に犠牲部材を充填する工程と、
犠牲部材が充填された開孔と半導体下層の表面に半導体上層を形成する工程と、
半導体上層に、前記複数の開孔に連通するとともに前記所定エリアに対応する形状の開孔を形成する工程と、
半導体下層と半導体上層を実質的にエッチングせずに、犠牲部材をエッチングするエッチング材を利用して、犠牲部材を選択的に除去する工程と、
を備えていることを特徴とするステンシルマスクの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005225453A JP2007042869A (ja) | 2005-08-03 | 2005-08-03 | ステンシルマスクとその製造方法とその使用方法、及び半導体装置の製造方法 |
| US11/496,552 US7824825B2 (en) | 2005-08-03 | 2006-08-01 | Stencil masks, method of manufacturing stencil masks, and method of using stencil masks |
| DE102006036296A DE102006036296A1 (de) | 2005-08-03 | 2006-08-03 | Schablonenmaske, Verfahren zur Herstellung einer Schablonenmaske und Verfahren zur Verwendung einer Schablonenmaske |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005225453A JP2007042869A (ja) | 2005-08-03 | 2005-08-03 | ステンシルマスクとその製造方法とその使用方法、及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007042869A true JP2007042869A (ja) | 2007-02-15 |
Family
ID=37670212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005225453A Pending JP2007042869A (ja) | 2005-08-03 | 2005-08-03 | ステンシルマスクとその製造方法とその使用方法、及び半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7824825B2 (ja) |
| JP (1) | JP2007042869A (ja) |
| DE (1) | DE102006036296A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054918A (ja) * | 2007-08-29 | 2009-03-12 | Toppan Printing Co Ltd | ステンシルマスク製造方法 |
| KR101292846B1 (ko) | 2011-07-01 | 2013-08-02 | 지에스나노텍 주식회사 | 박막 전지 제조용 패턴 마스크 및 이의 제조 방법, 이를 사용한 박막 전지용 고체 전해질 제조 방법 |
| US9067005B2 (en) | 2008-12-08 | 2015-06-30 | Thoratec Corporation | Centrifugal pump apparatus |
| JP2016063211A (ja) * | 2014-09-12 | 2016-04-25 | 株式会社東芝 | ステンシルマスク、ステンシルマスクの製造方法およびインプリント方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9439017B2 (en) * | 2014-02-10 | 2016-09-06 | Infineon Technologies Ag | Method for manufacturing a plurality of microphone structures, microphone and mobile device |
| US10022748B2 (en) * | 2014-09-12 | 2018-07-17 | Toshiba Memory Corporation | Stencil mask, stencil mask manufacturing method, and imprinting method |
| CN104992926B (zh) * | 2015-07-24 | 2018-03-13 | 深圳市华星光电技术有限公司 | Ltps阵列基板及其制造方法 |
| DE102017109264B3 (de) * | 2017-04-28 | 2018-08-23 | Infineon Technologies Ag | Leistungshalbleiterbauelemente und ein Verfahren zum Bilden eines Leistungshalbleiterbauelements |
| US11444244B2 (en) * | 2018-04-19 | 2022-09-13 | Ningbo Semiconductor International Corporation | Mask plate and fabrication method thereof |
| WO2020190444A1 (en) * | 2019-03-15 | 2020-09-24 | Applied Materials, Inc. | Deposition mask and methods of manufacturing and using a deposition mask |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10270353A (ja) * | 1997-03-27 | 1998-10-09 | Hoya Corp | 転写マスク及びその製造方法並びにパターン転写方法 |
| JP2002050565A (ja) * | 2000-08-03 | 2002-02-15 | Semiconductor Leading Edge Technologies Inc | ステンシルマスク及びその製造方法 |
| JP2003059819A (ja) * | 2001-06-08 | 2003-02-28 | Sony Corp | マスクおよびその製造方法と半導体装置の製造方法 |
| JP2003208869A (ja) * | 2000-12-06 | 2003-07-25 | Ulvac Japan Ltd | イオン注入装置およびイオン注入方法 |
| JP2004207570A (ja) * | 2002-12-26 | 2004-07-22 | Toshiba Corp | ステンシルマスク及びその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4661203A (en) * | 1985-06-28 | 1987-04-28 | Control Data Corporation | Low defect etching of patterns using plasma-stencil mask |
| JPH07209856A (ja) | 1994-01-25 | 1995-08-11 | Sanyo Electric Co Ltd | ステンシルマスク及びその製造方法 |
| KR100236710B1 (ko) | 1996-09-11 | 2000-02-01 | 윤종용 | 반도체소자 제조용 이온주입 시스템 |
| JP2002252157A (ja) * | 2001-02-22 | 2002-09-06 | Sony Corp | マスク作製用部材およびその製造方法ならびにマスクおよびその製造方法ならびに露光方法ならびに半導体装置の製造方法 |
| JP4801268B2 (ja) | 2001-03-21 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 電子ビーム露光用マスク、電子ビーム露光方法および半導体装置の製造方法 |
| JP3678199B2 (ja) | 2001-05-16 | 2005-08-03 | ソニー株式会社 | 半導体装置製造用マスクの作製方法、及び半導体装置の製造方法 |
| JP2003100583A (ja) | 2001-09-20 | 2003-04-04 | Sony Corp | マスクおよびその製造方法と半導体装置の製造方法 |
| JP2004158681A (ja) | 2002-11-07 | 2004-06-03 | Sony Corp | マスク、露光装置および露光方法 |
| JP2004207561A (ja) | 2002-12-26 | 2004-07-22 | Toshiba Corp | 半導体装置の製造方法及び半導体製造装置 |
| JP2004297027A (ja) | 2003-02-04 | 2004-10-21 | Sony Corp | マスクおよびその製造方法並びに半導体装置 |
| KR100555503B1 (ko) * | 2003-06-27 | 2006-03-03 | 삼성전자주식회사 | 메인 스트럿과 보조 스트럿을 가지는 스텐실 마스크 및 그제조 방법 |
-
2005
- 2005-08-03 JP JP2005225453A patent/JP2007042869A/ja active Pending
-
2006
- 2006-08-01 US US11/496,552 patent/US7824825B2/en not_active Expired - Fee Related
- 2006-08-03 DE DE102006036296A patent/DE102006036296A1/de not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10270353A (ja) * | 1997-03-27 | 1998-10-09 | Hoya Corp | 転写マスク及びその製造方法並びにパターン転写方法 |
| JP2002050565A (ja) * | 2000-08-03 | 2002-02-15 | Semiconductor Leading Edge Technologies Inc | ステンシルマスク及びその製造方法 |
| JP2003208869A (ja) * | 2000-12-06 | 2003-07-25 | Ulvac Japan Ltd | イオン注入装置およびイオン注入方法 |
| JP2003059819A (ja) * | 2001-06-08 | 2003-02-28 | Sony Corp | マスクおよびその製造方法と半導体装置の製造方法 |
| JP2004207570A (ja) * | 2002-12-26 | 2004-07-22 | Toshiba Corp | ステンシルマスク及びその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054918A (ja) * | 2007-08-29 | 2009-03-12 | Toppan Printing Co Ltd | ステンシルマスク製造方法 |
| US9067005B2 (en) | 2008-12-08 | 2015-06-30 | Thoratec Corporation | Centrifugal pump apparatus |
| KR101292846B1 (ko) | 2011-07-01 | 2013-08-02 | 지에스나노텍 주식회사 | 박막 전지 제조용 패턴 마스크 및 이의 제조 방법, 이를 사용한 박막 전지용 고체 전해질 제조 방법 |
| JP2016063211A (ja) * | 2014-09-12 | 2016-04-25 | 株式会社東芝 | ステンシルマスク、ステンシルマスクの製造方法およびインプリント方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070077501A1 (en) | 2007-04-05 |
| US7824825B2 (en) | 2010-11-02 |
| DE102006036296A1 (de) | 2007-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007042869A (ja) | ステンシルマスクとその製造方法とその使用方法、及び半導体装置の製造方法 | |
| JP5488687B2 (ja) | 半導体装置およびその製造方法 | |
| JP5641391B2 (ja) | 電極を有するマルチビーム・デフレクタアレー装置の製造方法、マルチビーム・デフレクタアレー装置、及び、照射リソグラフィシステム。 | |
| JP6406361B2 (ja) | 半導体装置及びその製造方法 | |
| JP4940546B2 (ja) | 半導体装置 | |
| TWI254453B (en) | Trench DMOS device with improved drain contact | |
| JP4626365B2 (ja) | ステンシルマスクとその使用方法、並びにステンシルマスク用のイオン注入装置 | |
| US20110291110A1 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
| US9911839B2 (en) | Rb-igbt | |
| JP2011129619A (ja) | 半導体装置の製造方法 | |
| JP2010003960A (ja) | 半導体装置及びその製造方法 | |
| JP2007335658A (ja) | 半導体装置およびその製造方法 | |
| US20130221498A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2007027327A (ja) | トレンチゲート型半導体装置、トレンチゲート型半導体装置の製造方法 | |
| US6933215B2 (en) | Process for doping a semiconductor body | |
| JP2010003988A (ja) | ＳｉＣ膜の加工方法および半導体装置の製造方法 | |
| CN113871489B (zh) | 一种全环绕多通道漂移区横向功率器件及其制造方法 | |
| JP2006269964A (ja) | 半導体装置とその製造方法 | |
| JP4383820B2 (ja) | トレンチゲート型半導体装置 | |
| JP2007287973A (ja) | ステンシルマスクとその利用方法とそれを利用する荷電粒子注入装置 | |
| JP2006093193A (ja) | 半導体装置およびその製造方法 | |
| JP4890080B2 (ja) | ステンシルマスク | |
| JPS59113669A (ja) | 半導体素子 | |
| JP4785364B2 (ja) | 半導体装置とその製造方法 | |
| US9953796B2 (en) | Nano vacuum gap device with a gate-all-around cathode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100927 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111025 |