JP2003059819A - マスクおよびその製造方法と半導体装置の製造方法 - Google Patents

マスクおよびその製造方法と半導体装置の製造方法

Info

Publication number
JP2003059819A
JP2003059819A JP2001324260A JP2001324260A JP2003059819A JP 2003059819 A JP2003059819 A JP 2003059819A JP 2001324260 A JP2001324260 A JP 2001324260A JP 2001324260 A JP2001324260 A JP 2001324260A JP 2003059819 A JP2003059819 A JP 2003059819A
Authority
JP
Japan
Prior art keywords
section
beams
thin film
group
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001324260A
Other languages
English (en)
Other versions
JP3674573B2 (ja
Inventor
Shigeru Moriya
茂 守屋
Shinji Omori
真二 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001324260A priority Critical patent/JP3674573B2/ja
Priority to TW091110872A priority patent/TW586143B/zh
Priority to PCT/JP2002/005424 priority patent/WO2002101803A1/ja
Priority to US10/343,701 priority patent/US6787785B2/en
Priority to DE10292343T priority patent/DE10292343T5/de
Publication of JP2003059819A publication Critical patent/JP2003059819A/ja
Priority to US10/689,098 priority patent/US7144178B2/en
Priority to US10/843,485 priority patent/US7057300B2/en
Priority to US10/843,484 priority patent/US7060996B2/en
Application granted granted Critical
Publication of JP3674573B2 publication Critical patent/JP3674573B2/ja
Priority to US11/594,908 priority patent/US20070054203A1/en
Priority to US11/594,878 priority patent/US7556895B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31793—Problems associated with lithography
    • H01J2237/31794—Problems associated with lithography affecting masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Electron Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】メンブレンの内部応力の影響によるパターン位
置精度の低下を防止でき、かつ相補分割パターンを含む
パターンの位置合わせを高精度に行えるマスクおよびそ
の製造方法と、半導体装置の製造方法を提供する。 【解決手段】シリコンウェハをエッチングすることによ
り形成された格子状の梁をメンブレン上の４つの領域に
有するステンシルマスクであって、格子が４つの領域で
互いにずれており、かつ梁のすべてが他の梁またはメン
ブレン周囲のシリコンウェハ（フレーム）に接続してい
るステンシルマスク、ステンシルマスクの製造方法およ
び半導体装置の製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
に用いられるマスクおよびその製造方法と、半導体装置
の製造方法に関する。
【０００２】
【従来の技術】半導体デバイスの微細化に伴い、紫外光
を用いたリソグラフィによる微細パターンの形成が困難
になりつつある。そこで、Ｘ線、電子ビーム、イオンビ
ーム等を用いるリソグラフィ技術が提案され、研究開発
されている。
【０００３】これまで提案されている電子ビーム転写型
リソグラフィとしては、ＩＢＭとニコンの共同開発によ
るＰＲＥＶＡＩＬ（projection exposure with vaiable
axis immersion lenses）、ルーセント・テクノロジー
等の開発によるＳＣＡＬＰＥＬ（scattering with angu
lar limitation in projection electron-beam lithogr
aphy）およびリープル、東京精密およびソニーの共同開
発によるＬＥＥＰＬ（low energy electron-beam proxi
mity projection lithography)が挙げられる。
【０００４】ＰＲＥＶＡＩＬおよびＳＣＡＬＰＥＬには
加速電圧１００ｋＶ程度の高エネルギー電子ビームが用
いられる。ＰＲＥＶＡＩＬおよびＳＣＡＬＰＥＬの場
合、マスクの一部を透過した電子ビームが通常４倍の縮
小投影系でレジスト上に結像され、パターンが転写され
る。
【０００５】ＬＥＥＰＬには加速電圧２ｋＶ程度の低エ
ネルギー電子ビームが用いられる（T. Utsumi, Low-Ene
rgy E-Beam Proximity Lithography (LEEPL) Is the Si
mplest the Best? Jpn. J. Appl. Phys. Vol. 38 (199
9) pp. 7046-7051)。ＬＥＥＰＬの場合、マスクに設け
られた孔を電子線が透過することにより、レジスト上に
等倍でパターンが転写される。
【０００６】ＬＥＥＰＬはＰＲＥＶＡＩＬやＳＣＡＬＰ
ＥＬに比較して、電子鏡筒の構成を簡素化できるという
利点を有する。また、一般に、電子の加速電圧が高くな
るほど、レジスト中の電子の散乱が少なくなり、電子が
レジストと反応する確率は低下する。したがって、高エ
ネルギー電子ビームを用いるリソグラフィでは、より高
感度のレジストが必要とされる。それに対し、ＬＥＥＰ
Ｌは電子ビームのエネルギーが低いため、レジストを高
感度で利用でき、高い生産性を実現できるという特徴を
有する。
【０００７】図２９は、ＬＥＥＰＬ露光の模式図であ
る。図２９に示すように、ＬＥＥＰＬに用いられるステ
ンシルマスク１０１は薄膜（メンブレン）１０２を有
し、メンブレン１０２にはパターンに対応した孔１０３
が形成されている。メンブレン１０２はメンブレン形成
用層１０２ａの一部である。メンブレン１０２周囲のメ
ンブレン形成用層１０２ａ上には、ステンシルマスク１
０１の機械的強度を補強するための支持枠（フレーム）
１０４が形成されている。
【０００８】ステンシルマスク１０１はウェハ１０５の
表面に近接して配置される。ウェハ１０５上にはレジス
ト１０６が塗布されている。ステンシルマスク１０１上
を電子ビーム１０７で走査すると、孔１０３の部分のみ
電子ビーム１０７が透過し、レジスト１０６にパターン
が転写される。ＬＥＥＰＬは等倍露光であるため、従来
のＬＥＥＰＬでは、メンブレン１０２の面積を、パター
ンが転写されるＬＳＩチップサイズと等しい数ｍｍ〜数
１０ｍｍ角にする必要があった。
【０００９】
【発明が解決しようとする課題】図３０は、図２９のメ
ンブレン１０２の一部を拡大して示した斜視図である。
図３０に示すように、メンブレン１０２には微細パター
ンに対応した孔１０３が形成される。メンブレン１０２
にエッチングを行って高精度に孔１０３を形成するに
は、一般に、孔１０３の径に対するメンブレン厚の比
（アスペクト比）を１０以下、望ましくは５以下に抑え
る必要がある。したがって、０．１０μｍ世代以降のデ
バイス製造用のステンシルマスクに、例えば線幅５０ｎ
ｍのパターン用の孔１０３を形成するには、メンブレン
厚を５００ｎｍ以下にする必要がある。
【００１０】メンブレン厚が薄いほど、高精度に孔１０
３を形成できる。しかしながら、薄膜化されたメンブレ
ン１０２はたわみやすく、メンブレンがたわむと転写さ
れるパターンが歪んだり、パターンの位置がずれたりす
る。したがって、メンブレン１０２は内部に引っ張り応
力が生じるように形成される。メンブレン１０２の面積
が大きいほど、メンブレン１０２を平坦化するために必
要な内部応力は大きくなる。
【００１１】図３１は、メンブレンのたわみ量（deflec
tion）と内部応力のメンブレン面積に依存した変化を示
す。ここで、メンブレンは４辺が固定された正方形と
し、１辺の長さを図３１の横軸とした。たわみ量はメン
ブレンの中心での重力によるたわみ量を示し、応力はメ
ンブレンの中心で発生する応力を示す。図３１は、膜厚
２００ｎｍのシリコン窒化膜について、ヤング率を３０
０ＧＰａとして計算した例を示す。
【００１２】メンブレンを平坦にするには、中心での応
力を相殺できる内部応力が必要である。図３１の例で
は、メンブレンが１０ｍｍ角を超えると、中心での応力
が１０ＭＰａを超えるため、メンブレンに１０ＭＰａ以
上の引っ張り内部応力が要求される。
【００１３】内部応力を大きくしてメンブレンを作製す
ることは可能であるが、内部応力が大きい状態でメンブ
レンに孔を形成すると、孔部分で内部応力が解放され
る。したがって、例えば図３０に示すように、メンブレ
ンに互いに形状の異なる複数の孔を不均一に形成した
り、あるいは径の大きい孔を形成したりすると、孔の周
囲でパターンの位置ずれや歪みが起こりやすい。
【００１４】上記の問題とは別に、ステンシルマスクの
場合、特定のパターンを形成するためには相補マスクを
用いなければならないという制約がある。孔がなく、基
材上に遮光膜（あるいは荷電粒子ビームの散乱体）が形
成されているメンブレンマスクでは、トポロジー的にド
ーナツ状の配線パターンを問題なく形成できる。それに
対し、ステンシルマスクの場合は、孔以外のすべての部
分が連続している必要があるため、ドーナツ状の配線パ
ターンを形成する場合は、複数のマスクにパターンを分
割して形成し、これらのマスクを用いて多重露光を行う
必要がある。
【００１５】あるいは、長いライン状パターンに対応す
る孔をステンシルマスクに形成すると、内部応力の影響
でパターン形状に異方性の歪みが生じ、ライン幅が均一
とならなかったり、パターンの角に応力が集中してメン
ブレンが破損しやすくなったりする。したがって、長い
ライン状パターンを複数の矩形に分割し、多重露光によ
り連続したパターンを転写することもある。
【００１６】以上のように、電子ビーム転写型リソグラ
フィにステンシルマスクを用いる場合、複数のマスクを
用いる多重露光が前提となり、パターンの位置合わせを
高精度に行う必要がある。さらに、近年の半導体デバイ
スにおいては、多層配線を構成する配線層の数が増加し
ており、層間でのパターンの位置合わせ精度を確保する
のが、ますます困難となっている。
【００１７】本発明は上記の問題点に鑑みてなされたも
のであり、メンブレンの内部応力の影響によるパターン
位置精度の低下を防止でき、かつ相補分割パターンを含
むパターンの位置合わせを高精度に行うことができるマ
スクおよびその製造方法と、半導体装置の製造方法を提
供することを目的とする。
【００１８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明のマスクは、支持枠と、前記支持枠より薄く
形成され、かつ前記支持枠で囲まれた薄膜と、前記薄膜
上の１点である第１の点を通り第１の方向に延びる第１
の直線と、前記第１の点で前記第１の直線と直交し、第
２の方向に延びる第２の直線とによって、前記薄膜が４
分割された領域である４つの区画の一つである第１の区
画と、前記第１の区画と第１の方向において隣接する第
２の区画と、前記第２の区画と第２の方向において隣接
する第３の区画と、前記第３の区画と第１の方向におい
て隣接し、かつ前記第１の区画と第２の方向において隣
接する第４の区画と、前記第１〜第４の区画のそれぞれ
において、前記薄膜上に前記支持枠と接続するように、
前記支持枠と同一の材料から形成された、第１の方向に
延びる複数の梁であって、互いに平行に等間隔で形成さ
れた第１群の梁と、前記第１〜第４の区画のそれぞれに
おいて、前記薄膜上に前記支持枠と接続し、かつ前記第
１群の梁と交差するように、前記支持枠と同一の材料か
ら形成された、第２の方向に延びる複数の梁であって、
互いに平行に等間隔で形成された第２群の梁と、前記梁
の両側部分の前記薄膜に前記梁と平行に設けられた裾部
と、前記梁とその両側の裾部とから構成される梁用帯部
であって、隣接する梁用帯部との間隔が梁用帯部の幅の
３以上の整数倍となるような前記梁用帯部と、前記第１
の区画に形成された前記第１群の梁の一つを含み、前記
第１の直線に接する第１の梁用帯部であって、前記第１
の方向において前記第４の区画の前記第２群の梁が前記
第１の区画の前記第２群の梁と互いに異なる位置で接続
する前記第１の梁用帯部と、前記第１の区画に形成され
た前記第２群の梁の一つを含み、前記第２の直線に接す
る第２の梁用帯部であって、前記第２の方向において前
記第２の区画の前記第１群の梁が前記第１の区画の前記
第１群の梁と互いに異なる位置で接続する前記第２の梁
用帯部と、前記第３の区画に形成された前記第１群の梁
の一つを含み、前記第１の直線に接する第３の梁用帯部
であって、前記第１の方向において前記第２の区画の前
記第２群の梁が前記第３の区画の前記第２群の梁と互い
に異なる位置で接続する前記第３の梁用帯部と、前記第
３の区画に形成された前記第２群の梁の一つを含み、前
記第２の直線に接する第４の梁用帯部であって、前記第
２の方向において前記第４の区画の前記第１群の梁が前
記第３の区画の前記第１群の梁と互いに異なる位置で接
続する前記第４の梁用帯部と、前記梁用帯部で囲まれた
部分の前記薄膜に設けられた、荷電粒子線が透過する孔
であって、前記第１〜第４の区画において、同一のパタ
ーンの互いに異なる一部である相補分割パターンで形成
されている前記孔と、前記第１〜第４の区画のそれぞれ
から選択される、形状および大きさが同一の重ね合わせ
領域であって、それぞれ前記第１および第２の直線を含
む４つの前記重ね合わせ領域とを有し、前記重ね合わせ
領域上の任意の点は、前記第１〜第４の区画のうちの少
なくとも２つの区画において、前記梁用帯部以外の前記
薄膜に含まれることを特徴とする。前記孔が前記裾部の
少なくとも一部に形成されていてもよい。好適には、前
記梁の前記荷電粒子線が入射する面の一部に複数の位置
合わせマークを設ける。前記薄膜は導電層であってもよ
い。あるいは、前記孔部分を除く前記薄膜上に導電層を
設けてもよい。
【００１９】上記の目的を達成するため、本発明の半導
体装置の製造方法は、所定のマスクパターンが形成され
たマスクを介して、感光面に荷電粒子線を照射し、前記
感光面に前記マスクパターンを転写する工程を含み、前
記マスクとして上記の本発明のマスクを用い、第１〜第
４の区画に形成された相補分割パターンを多重露光する
ことを特徴とする。
【００２０】上記の目的を達成するため、本発明のマス
クは、少なくとも３枚のマスクを含み、前記各マスクは
支持枠と、前記支持枠より薄く形成され、かつ前記支持
枠で囲まれた薄膜であって、形状および大きさがすべて
のマスクで同一である前記薄膜と、前記薄膜が分割され
た領域である複数のブロックと、前記複数のブロックか
ら選択される選択ブロックからなる選択ブロック群であ
って、前記選択ブロックは少なくとも他の二つの選択ブ
ロックに接するか、少なくとも他の一つの選択ブロック
および前記支持枠に接する前記選択ブロック群と、非選
択ブロックの前記薄膜に形成された、荷電粒子線が透過
する孔であって、前記各マスクにおいて、同一のパター
ンの互いに異なる一部である相補分割パターンで形成さ
れている前記孔と、前記選択ブロック群の前記薄膜上に
形成された梁であって、前記支持枠に接続する梁とを有
し、前記ブロックのすべてが、少なくとも２枚の前記マ
スクにおいて、非選択ブロックとなることを特徴とす
る。
【００２１】前記梁は、前記薄膜の前記荷電粒子線が入
射する側の面あるいは反対側の面のどちらに形成されて
いてもよい。好適には、前記梁の一部に複数の位置合わ
せマークを設ける。前記薄膜は導電層であってもよい。
また、前記孔部分を除く前記薄膜上に導電層が形成され
ていてもよい。好適には、前記ブロックは格子状に配置
される。
【００２２】本発明のマスクの製造方法は、基材の一方
の面に薄膜を形成する工程と、前記薄膜上に所定の間隔
で梁を形成する工程と、前記基材の中央部を前記基材の
他方の面から除去して前記薄膜を露出させ、前記基材か
らなる支持枠を形成する工程と、前記梁で囲まれた部分
の前記薄膜に、荷電粒子線が透過する孔を形成する工程
とを有することを特徴とする。
【００２３】あるいは、基材の一方の面に犠牲膜を形成
する工程と、前記犠牲膜上に所定の間隔で梁を形成する
工程と、前記基材の中央部を前記基材の他方の面から除
去して前記犠牲膜を露出させ、前記基材からなる支持枠
を形成する工程と、前記犠牲膜の前記梁と反対側の面に
薄膜を形成する工程と、前記梁で囲まれた部分の前記薄
膜に、荷電粒子線が透過する孔を形成する工程と、前記
支持枠に接しない部分の前記犠牲膜を除去する工程とを
有することを特徴とする。
【００２４】本発明の半導体装置の製造方法は、所定の
パターンの一部である相補分割パターンが形成されたマ
スクを介して、感光面に荷電粒子線を照射し、前記感光
面に前記相補分割パターンを転写する工程と、前記パタ
ーンの他の相補分割パターンが形成されたマスクを介し
て、前記感光面に前記荷電粒子線を多重露光し、相補的
に前記パターンを転写する工程とを有する半導体装置の
製造方法であって、前記多重露光に上記の少なくとも３
枚のマスクから構成される本発明の相補マスクを用いる
ことを特徴とする。
【００２５】これにより、薄膜のたわみを防止するため
に要求される、薄膜の引っ張り内部応力を低減できる。
したがって、薄膜に孔を形成したときの内部応力の解放
による孔の位置ずれや歪みが低減される。また、薄膜の
機械的強度が補強される。また、梁に位置合わせマーク
を設けることにより、薄膜全体で位置合わせを高精度に
行うことが可能となる。
【００２６】
【発明の実施の形態】以下に、本発明のマスクおよびそ
の製造方法と半導体装置の製造方法の実施の形態につい
て、図面を参照して説明する。 （実施形態１）本実施形態のステンシルマスクはＬＥＥ
ＰＬに好適に用いられる。図１は、本実施形態のステン
シルマスク１の模式的な平面図である。
【００２７】図１に示すように、ステンシルマスク１は
シリコンウェハ２を用いて形成される。シリコンウェハ
２の中央部は正方形状に除去されており、この部分にメ
ンブレン３が形成されている。メンブレン３周囲の厚膜
のシリコンウェハ２は、薄いメンブレン３を支持するた
めの支持枠（フレーム）として用いられる。メンブレン
３には格子状に梁４が形成されている。梁４はシリコン
ウェハ２に複数の開口部を形成した残りの部分である。
全ての梁４の末端はフレームまたは他の梁４に接続して
おり、梁４が途切れている箇所はない。
【００２８】以下、メンブレン３の梁４で囲まれた正方
形の部分をメンブレン分割領域５とする。梁４の両側の
メンブレン３には梁４に平行に微小な幅で裾部（スカー
ト）を設ける。メンブレン分割領域５のうち、スカート
を除く部分をパターン領域とする。また、梁４とスカー
トを合わせた部分を梁用帯部（梁用ゾーン）とする。
【００２９】次に、図１のステンシルマスク１における
梁４の配置を説明する。図２は、図１のメンブレン３の
中心付近の拡大図であるが、図１の梁４のかわりに梁用
ゾーン６で示したものである。梁用ゾーン６で囲まれた
正方形の部分は、パターン領域７である。
【００３０】図１のシリコンウェハ２の中心を原点Ｏ、
図２のメンブレン３をＸ−Ｙ平面と仮定すると、メンブ
レン３はｘ軸およびｙ軸により４つの領域に分割され
る。以下、これらの領域を区画Ｉ〜ＩＶとする。メンブ
レン３は厳密に正方形である必要はなく、区画Ｉ〜ＩＶ
がｘ軸とｙ軸を２辺とする矩形あるいはそれに近い形状
であれば、区画Ｉ〜ＩＶのすべての辺の長さは完全に一
致しなくてもよい。
【００３１】区画Ｉ〜ＩＶにはそれぞれｘ軸に平行に、
複数の梁用ゾーン６が互いに等間隔で配置される。同様
に、区画Ｉ〜ＩＶにはそれぞれｙ軸に平行に、複数の梁
用ゾーン６が互いに等間隔で配置される。これらの梁用
ゾーン６内に図１の梁４が形成される。
【００３２】ｘ軸方向において隣接する区画Ｉと区画Ｉ
Ｉとの間、または区画ＩＩＩと区画ＩＶとの間で、ｘ軸
に平行な梁用ゾーン６の位置は一致しない。同様に、ｙ
軸方向において隣接する区画Ｉと区画ＩＶとの間、また
は区画ＩＩと区画ＩＩＩとの間で、ｙ軸に平行な梁用ゾ
ーン６の位置は一致しない。
【００３３】４つの区画Ｉ〜ＩＶのうち、メンブレン３
の対角線上にある１組の区画のみで、梁用ゾーン６がｘ
軸とｙ軸の両方に接する。図２に示す例では、４つの区
画Ｉ〜ＩＶのうち、区画Ｉでは区画ＩＶとの境界部分
（ｘ軸に接する部分）に梁用ゾーン６が配置され、区画
ＩＩとの境界部分（ｙ軸に接する部分）にも梁用ゾーン
６が配置される。
【００３４】区画Ｉと対角線上にある区画ＩＩＩでは区
画ＩＩとの境界部分（ｘ軸に接する部分）に梁用ゾーン
６が配置され、区画ＩＶとの境界部分（ｙ軸に接する部
分）に梁用ゾーン６が配置される。あるいは、図２にお
いて、対角線上にある他の１組の区画（区画ＩＩと区画
ＩＶ）のみで、梁用ゾーン６がｘ軸とｙ軸の両方に接す
るような配置としてもよい。
【００３５】図２に示す例では、区画ＩＩと区画ＩＶで
は、梁用ゾーン６が隣接する区画との境界に沿って形成
されない。区画ＩＩと区画ＩＶの梁用ゾーン６の末端
は、隣接する区画の梁用ゾーン６にＴ字型に接続してい
る。区画ＩＩと区画ＩＶの梁用ゾーン６は、一定の条件
を満たすように配置されるが、この配置の条件について
は後述する。梁用ゾーン６の間隔であるパターン領域７
の１辺の長さは、梁用ゾーン６の幅を１としたとき、３
以上の整数倍となるようにする。梁用ゾーン６の間隔に
ついても、詳細は後述する。
【００３６】図３は、図１のステンシルマスク１の断面
図である。図３に示すように、ステンシルマスク１のメ
ンブレン３にはパターンに対応した孔８が形成されてい
る。メンブレン３はメンブレン形成用層３ａの一部であ
る。メンブレン３周囲のシリコンウェハ２は、メンブレ
ン３を支持するためのフレーム９である。メンブレン３
のフレーム９側の面に一定の間隔で梁４が形成されてい
る。なお、シリコン酸化膜１０はステンシルマスク１の
製造過程でエッチングストッパー層として用いられる。
【００３７】ステンシルマスク１は、パターンが転写さ
れるウェハ表面に、メンブレン３側の面が近接するよう
に配置される。ステンシルマスク１上をフレーム９側か
ら電子ビームで走査すると、孔８の部分のみ電子ビーム
が透過して、ウェハ上のレジストにパターンが転写され
る。図２９に示す従来のＬＥＥＰＬ露光用ステンシルマ
スクと異なり、本実施形態のステンシルマスク１では梁
４部分に孔８を形成できない。したがって、パターンを
分割して、図２の区画Ｉ〜ＩＶに相補的に形成する。
【００３８】ステンシルマスク１を用いて露光を行う場
合、まず、ステンシルマスク１とウェハを固定して図２
の区画Ｉ〜ＩＶのパターンを転写する。次に、ステンシ
ルマスク１とウェハを相対的に移動させ、転写された区
画Ｉ〜ＩＶのパターン上に、ステンシルマスク１のそれ
ぞれ異なる区画を配置させる。通常、ステンシルマスク
１を固定したまま、ウェハを移動させる方が容易であ
る。
【００３９】ウェハを移動させてから、再度、ステンシ
ルマスク１上を電子ビームで走査する。以上の工程を繰
り返し、ステンシルマスク１の４つの区画Ｉ〜ＩＶ（図
２参照）のパターンが重なるように、４回の多重露光を
行う。これにより、梁４部分に存在するパターンもレジ
ストに相補的に転写される。
【００４０】図４はメンブレン分割領域５の１つとその
周囲の梁４を拡大した斜視図である。図４に示すよう
に、メンブレン３が梁４によりメンブレン分割領域５に
分割されている。パターンに対応した孔８は、梁４部分
には形成できず、メンブレン３のメンブレン分割領域５
の一部に形成される。メンブレン分割領域５のうち、点
線で囲まれた部分が、図２のパターン領域７に対応す
る。
【００４１】メンブレン分割領域５のうち、パターン領
域７の外側部分がスカート１１である。梁４とその両側
のスカート１１を合わせた部分が、図２の梁用ゾーン６
に相当する。原則として、孔８はパターン領域７に形成
されるが、場合によってはスカート１１の一部にはみ出
して形成してもよい。
【００４２】図５は、図４の梁４近傍を拡大した断面図
である。図５に示すように、梁４の幅Ｗ4 とその両側の
スカート１１の幅Ｗ11を合わせた幅が、梁用ゾーン６の
幅Ｗ 6 である。梁４の幅Ｗ4 は例えば１００〜２００μ
ｍ程度とすることができる。スカート１１は余白部（マ
ージン）１２と影部（ブランク）１３にさらに分割され
る。マージン１２がパターン領域７側にあり、ブランク
１３は梁４側にある。
【００４３】以下、マージン１２とブランク１３につい
て説明する。パターンがパターン領域７に入りきらない
場合、原則として、ステンシルマスクの４つの区画Ｉ〜
ＩＶ（図２参照）のうちの他の区画に、はみ出した部分
のパターンに対応する孔８が形成され、多重露光によっ
てパターンがつなぎ合わされる。
【００４４】しかしながら、パターンがパターン領域７
からごくわずかにはみ出す場合、他の区画Ｉ〜ＩＶのい
ずれかに相補パターンを形成してつなぎ合わせるより、
パターンを分割せずに転写できる方が有利である。特
に、線幅の狭い微細パターン、例えばゲートがパターン
領域７からわずかにはみ出すような場合には、相補パタ
ーンに分割すると、製造される半導体装置の特性を低下
させる可能性が高い。
【００４５】そこで、パターン領域７の周囲に孔８の形
成が可能なマージン１２が設けられる。マージン１２の
幅Ｗ12は任意に設定できるが、Ｗ12を大きくすると、本
来のパターン用の領域であるパターン領域７が小さくな
る。したがって、Ｗ12は例えば数μｍ〜数１０μｍ程度
とする。
【００４６】ＬＥＥＰＬによれば、ステンシルマスクに
対する電子ビームの入射角を微妙に変化させることが可
能である。電子ビームの入射角の範囲は通常、０〜１０
ｍｒａｄ程度である。８インチウェハを用いてステンシ
ルマスクを形成した場合、梁４の高さＨ4 は８インチシ
リコンウェハの厚さの７２５μｍとなる。
【００４７】図５に示すように、電子ビーム１４がメン
ブレン３に斜めに入射すると、梁４近傍に電子ビーム１
４が当たらない領域ができる。電子ビーム１４の入射角
αを最大１０ｍｒａｄとすると、最低必要なブランク１
３の幅Ｗ13は、 Ｗ13＝１０×１０-3(rad) ×Ｈ（μｍ）＝７．２５（μ
ｍ）≒７（μｍ） と計算される。以上のように、梁４とその両側のブラン
ク１３を合わせた部分Ａには、孔８を形成しない。
【００４８】次に、上記の本実施形態のステンシルマス
クにおいて、図２の区画Ｉ〜ＩＶに相補パターンを分割
する方法について詳細に説明する。パターンの分割にあ
たっては、図５に示す梁４の実際の幅Ｗ4 でなく、梁用
ゾーン６の幅Ｗ6 を扱った方が容易に処理を行うことが
できる。
【００４９】図６は図２の区画Ｉ〜ＩＶのうち、多重露
光される最小単位のパターン（図６の点線で囲まれた領
域のパターン）を抽出し、補助的に方眼をつけて示した
ものである。区画Ｉ〜ＩＶで空白のブロックはパターン
領域７を示し、×のブロックは梁用ゾーン６を示す。図
６は梁用ゾーン６の幅Ｗ6 （図５参照）とパターン領域
７の１辺の長さの比が１：４の場合を示す。
【００５０】図６の５×５ブロックのパターンを５行×
５列の表に対応させ、個々のブロックについて、どの区
画にパターンを形成できるか示したものが、以下の表１
である。
【００５１】
【表１】
【００５２】表１に示すように、すべてのブロックにつ
いて、区画Ｉ〜ＩＶのうちの少なくとも２つの区画にパ
ターンを形成できる。したがって、例えばトポロジー的
にドーナツ状のパターンがある場合にも、パターンを分
割し、多重露光される２つの区画に孔を形成すれば、パ
ターンの転写が可能である。
【００５３】図２を参照して説明した通り、図２および
図６の区画Ｉと区画ＩＩＩについては一義的に梁用ゾー
ン６を決定できる。一方、区画ＩＩと区画ＩＶについて
は、図６に示す以外の配置も可能である。図７は、区画
ＩＩと区画ＩＶの梁用ゾーン６を移動させた例を示す。
図７の各ブロックについて、表１と同様に、どの区画に
パターンを形成できるかをまとめると、以下の表２とな
る。
【００５４】
【表２】
【００５５】図７の例でも、すべてのブロックについ
て、区画Ｉ〜ＩＶのうちの少なくとも２つの区画にパタ
ーンを形成できる。したがって、図７に示すようなパタ
ーンで梁用ゾーン６を配置してもよい。但し、図６では
メンブレンの中央（図２の原点Ｏ付近）と、４つの区画
Ｉ〜ＩＶのうちの隣接する区画間（図２のｘ軸とｙ軸）
で梁間隔が短くなっているが、図７の例ではそれらの梁
間隔が図６より長い。したがって、図６と図７ではメン
ブレンの応力や機械的強度が多少異なり、メンブレン中
央での機械的強度を高くするには、図６の構造が有利で
ある。
【００５６】梁用ゾーン６の幅とパターン領域７の１辺
の長さの比が１：４の場合、図６や図７に示す配置以外
でも、４つの区画Ｉ〜ＩＶのうちの少なくとも２つの区
画にパターンを形成できる。例えば、区画ＩＩと区画Ｉ
Ｖの梁用ゾーン６を図８に示す配置としても、以下の表
３に示すように、各ブロックについて、区画Ｉ〜ＩＶの
うちの少なくとも２つの区画にパターンを形成できる。
【００５７】
【表３】
【００５８】しかしながら、図８の例では、区画ＩＩと
区画ＩＶの梁用ゾーン６の配置が、ステンシルマスクの
中心（図２の原点Ｏ）に対して対称とならない。メンブ
レンの応力を均等とするには、図６または図７に示すよ
うに梁用ゾーン６の配置をステンシルマスクの中心に対
して対称とした方が望ましい。
【００５９】図９は、梁用ゾーン６の幅とパターン領域
７の１辺の長さの比が１：３の場合を示す。図９の４×
４ブロックの最小単位のパターンを４行×４列の表に対
応させ、上記の１：４の場合と同様に、個々のブロック
について、どの区画にパターンを形成できるか表４に示
す。
【００６０】
【表４】
【００６１】図９の例でも、すべてのブロックについ
て、区画Ｉ〜ＩＶのうちの少なくとも２つの区画にパタ
ーンを形成できる。また、図１０に示す配置としても、
表５に示すように、区画Ｉ〜ＩＶのうちの少なくとも２
つの区画にパターンを形成できる。
【００６２】
【表５】
【００６３】あるいは、図１１に示す配置としても、表
６に示すように、区画Ｉ〜ＩＶのうちの少なくとも２つ
の区画にパターンを形成できる。
【００６４】
【表６】
【００６５】梁用ゾーン６の幅とパターン領域７の１辺
の長さの比が１：３の場合も、図７〜９のパターンを図
２の原点Ｏを中心として区画Ｉ〜ＩＶを９０°回転さ
せ、区画ＩＩと区画ＩＶで梁用ゾーン６がｘ軸とｙ軸に
接するようにしてもよい。梁用ゾーン６とパターン領域
７の１辺の長さの比を１：２とした場合は、４つの区画
Ｉ〜ＩＶのうちの少なくとも２つの区画にパターンを形
成することができない。したがって、梁用ゾーン６とパ
ターン領域７の１辺の長さの比は１：３以上の整数倍と
する。
【００６６】１：５以上にした場合、１：４に比較し
て、梁用ゾーン６の可能な配置はさらに増加する。しか
しながら、パターン領域７が大きくなると、図３１に示
したように、メンブレンのたわみや中心応力が増加する
ため、梁を設けることの効果が低減していく。一方、
１：３の場合には、パターン領域７の面積が小さくな
る。したがって、実用上は１：４の構成が特に好適であ
る。
【００６７】次に、上記の本実施形態のステンシルマス
クの製造方法の一例を説明する。まず、図１２（ａ）に
示すように、ＳＯＩウェハ２１の裏面側に、ドライエッ
チング用の保護膜２２として、例えばシリコン酸化膜を
形成する。ここで、ＳＯＩウェハ２１はシリコンウェハ
２の一方の面にシリコン酸化膜１０を介してシリコン層
を有し、このシリコン層をメンブレン形成用層３ａとし
て用いる。
【００６８】次に、図１２（ｂ）に示すように、保護膜
２２上に梁およびフレームのパターンでレジスト２３を
形成する。さらに、レジスト２３をマスクとして保護膜
２２にエッチングを行う。
【００６９】次に、図１３（ｃ）に示すように、保護膜
２２をマスクとしてシリコンウェハ２にドライエッチン
グを行い、シリコンからなる梁４およびフレーム９を形
成する。このドライエッチングには、エッチングガスと
して例えばＳＦ6 やＮＦ3 等のフッ素系ガスを用いる。
このドライエッチングにおいて、シリコン酸化膜１０は
エッチングストッパー層として用いられる。
【００７０】ＳＯＩウェハ２１として例えば８インチウ
ェハを用いると、シリコンウェハ２の厚さは７２５μｍ
である。したがって、保護膜２２を設けずに、レジスト
２３をマスクとしてシリコンウェハ２にドライエッチン
グを行うと、シリコンウェハ２の厚さ分のエッチングが
終了する前に、レジスト２３が消費され、梁４およびフ
レーム９を形成するのが困難となる。そこで、保護膜２
２が設けられる。
【００７１】次に、図１３（ｄ）に示すように、梁４お
よびフレーム９をマスクとしてシリコン酸化膜１０にエ
ッチングを行う。このエッチングは例えばフッ酸を用い
たウェットエッチングとする。このエッチングにより保
護膜２２も除去される。
【００７２】次に、図１４（ｅ）に示すように、メンブ
レン形成用層３ａの梁４側の面にレジスト２４を塗布す
る。レジスト塗布面には梁４による凹凸が存在するた
め、通常のスピンコートによりレジストを塗布すること
はできない。このような凹凸面にレジストを塗布できる
方法は、例えば特許第３０８４３３９号公報、特開平１
０−３２１４９３号公報、特開平８−３０６６１４号公
報、特開平１１−３２９９３８号公報または第６１回応
用物理学会学術講演会講演予稿集 (2000) No. 2,p.593,
4a-X-1に開示されている。例えばこれらの方法を用い
ることにより、梁４が形成された面に均一にレジスト２
４を塗布できる。
【００７３】次に、図１４（ｆ）に示すように、孔を形
成するためのパターンをレジスト２４に転写する。レジ
スト２４のパターニングは、通常の電子ビームリソグラ
フィにより行うことができる。
【００７４】次に、図１５（ｇ）に示すように、レジス
ト２４をマスクとしてエッチング形成用層３ａにドライ
エッチングを行い、ステンシルマスクの孔８を形成す
る。このドライエッチングには、エッチングガスとして
例えばＳＦ6 やＮＦ3 等のフッ素系ガスを用いる。その
後、図３に示すように、レジスト２４を除去することに
より、本実施形態のステンシルマスクが得られる。
【００７５】本実施形態のステンシルマスクによれば、
図１６に示すように、梁４の任意の箇所に位置合わせマ
ーク２５を設けることができる。ステンシルマスクをＬ
ＥＥＰＬに用いる際、梁４上に設けられた複数の位置合
わせマークを用いて位置合わせを行うことにより、多重
露光の重ね合わせ精度や、多層配線での層間の位置合わ
せ精度を向上させることができる。
【００７６】（実施形態２）上記の実施形態１のステン
シルマスクは、同一のマスク内の４つの区画Ｉ〜ＩＶ
に、互いに異なる相補パターンを形成したものである
が、このような相補パターンは異なるステンシルマスク
に形成してもよい。実施形態２は、複数のステンシルマ
スクに相補パターンを形成し、多重露光によりパターン
を転写する例を示す。
【００７７】本実施形態においては、少なくとも３枚の
ステンシルマスクを使用して、配線パターンをレジスト
に転写する。梁をもたない相補ステンシルマスクを使用
する場合、ドーナツ状のパターン等を含む所望の配線パ
ターンを、２枚のマスクで転写できる。これに対し、本
実施形態のステンシルマスクは補強用の梁を有するた
め、梁の箇所に配線パターンを形成できない。したがっ
て、少なくとも３枚の相補ステンシルマスクが必要とな
る。
【００７８】梁の形状やパターンは特に限定されない
が、機械的強度を向上させるため、メンブレン周囲のフ
レームと梁を接続させる。同様に梁も互いに接続させ
る。通常、格子状に梁を配置すると、パターンの分割処
理が容易となる。
【００７９】次に、本実施形態の複数の相補ステンシル
マスクに形成される梁の配置例を説明する。本実施形態
においては、４枚のステンシルマスクＡ〜Ｄを用いる。
図１７〜図２０はそれぞれステンシルマスクＡ〜Ｄのメ
ンブレンから、多重露光される領域を抽出し、補助的に
２１×２１ブロックの方眼をつけて示したものである。
実施形態１の図６と同様に、各ステンシルマスクで空白
のブロックはパターン領域７を示し、×のブロックは梁
用ゾーン６を示す。
【００８０】図１７〜図２０の各パターンから、多重露
光される５×５ブロック（点線で囲まれた領域のパター
ン）をさらに抽出し、これらを５行×５列の表に対応さ
せ、個々のブロックについて、どのステンシルマスクに
パターンを形成できるかを表７に示す。
【００８１】
【表７】
【００８２】表７に示すように、すべてのブロックにつ
いて、４枚のステンシルマスクのうちの少なくとも２枚
のステンシルマスクにパターンを形成できる。したがっ
て、例えばトポロジー的にドーナツ状のパターンがある
場合にも、パターンを分割し、多重露光される２枚のス
テンシルマスクに異なる孔を形成すれば、パターンの転
写が可能である。また、図１７〜図２０の各パターンの
うち、点線で囲まれた以外のブロックでも、４枚のステ
ンシルマスクのうち少なくとも２枚でパターンを形成で
きる。
【００８３】以上のように、本実施形態においては、４
枚の相補ステンシルマスクのメンブレンが、それぞれ梁
によって補強される。これにより、メンブレンのたわみ
が低減され、正確な配線パターンの転写が可能となる。
【００８４】本実施形態のステンシルマスクの梁は、例
えば実施形態１と同様に、シリコンウェハにドライエッ
チングを行って形成することができる。あるいは、以下
のように、メンブレンに対してフレームと反対側の面に
梁を設けることもできる。この場合、梁の材料はシリコ
ンに限定されず、梁の高さも必要に応じて任意に変更で
きる。
【００８５】図２１は、本実施形態のステンシルマスク
の断面図である。図２１に示すように、ステンシルマス
ク３１は中央部にメンブレン３２を有し、メンブレン３
２にはパターンに対応した孔３３が形成されている。メ
ンブレン３２はメンブレン形成用層３２ａの一部であ
る。メンブレン３２の周囲には、メンブレン３２を支持
するためのフレーム３４が形成されている。
【００８６】メンブレン３２のフレーム３４と反対側の
面には、所定の間隔で梁３５が形成されている。梁３５
は支持層３６と同一の材料から形成される。梁３５およ
び支持層３６の任意の箇所に位置合わせマーク３７が形
成される。図２１のステンシルマスク３１には、フレー
ム３４側の面に電子ビームが入射する。
【００８７】図２２は図２１のステンシルマスクのう
ち、メンブレン分割領域の１つとその周囲の梁３５を拡
大した斜視図である。図２２に示すように、メンブレン
３２が梁３５によりメンブレン分割領域３８に分割され
ている。点線ａの内側の部分がメンブレン分割領域３８
である。
【００８８】本実施形態のステンシルマスクについて
も、実施形態１のステンシルマスクと同様に、メンブレ
ン分割領域３８にはパターン領域３９（点線ｂの内側の
部分）と、その周囲のスカート４０（点線ａと点線ｂの
間の部分）が設けられる。孔３３は原則としてパターン
領域３９に形成される。
【００８９】図２３は、図２２の梁３５近傍を拡大した
断面図である。ステンシルマスクに電子ビーム４１を傾
けて入射させた場合、電子ビーム４１がメンブレン３２
に入射する前に梁３５によって遮られることはない。し
かしながら、メンブレン３２の孔を透過した電子ビーム
４１が梁３５によって遮られることがある。
【００９０】したがって、実施形態１のステンシルマス
クと同様に、スカート４０にはさらにマージン４２とブ
ランク４３を設けてもよい。但し、実施形態１のステン
シルマスクの梁に比較して、本実施形態のステンシルマ
スクの梁３５は、通常、十分に低いため、スカート４０
のすべてをマージン４２として利用することも可能であ
る。
【００９１】次に、上記の本実施形態のステンシルマス
ク３１の製造方法について説明する。まず、図２４
（ａ）に示すように、シリコンウェハ５１上にメンブレ
ン形成用層３２ａとして、例えばシリコン層を形成す
る。あるいは、図示しないが実施形態１と同様に、ＳＯ
Ｉウェハを用い、シリコンウェハとシリコン層の間のシ
リコン酸化膜をエッチングストッパー層として用いるこ
ともできる。メンブレン形成用層３２ａのシリコン層と
しては、強度の低いポリシリコンでなく、単結晶シリコ
ンを用いる。
【００９２】メンブレン材料としては、シリコン以外に
モリブデン、ダイヤモンド、ダイヤモンドライクカーボ
ン（ＤＬＣ）、酸化シリコン等を用いることもできる。
また、例えば窒化タングステン／タングステン／窒化タ
ングステンのような積層膜をメンブレン形成用層とする
こともできる。メンブレン材料が導電性であれば、ＬＥ
ＥＰＬ露光の際にステンシルマスクのチャージアップが
防止される。メンブレン形成用層の膜厚は、材料の強度
や孔３３（図２１参照）のアスペクト比等を考慮して適
宜設定する。
【００９３】さらに、メンブレン形成用層３２ａ上に支
持層３６を形成する。支持層３６の膜厚は、メンブレン
形成用層３２ａの膜厚の数倍〜数１０倍程度とし、支持
層３６の材料、あるいは梁３５（図２１参照）の幅や間
隔に応じて適宜設定する。支持層３６の材料としては、
例えばシリコンカーバイド、窒化シリコン、酸化シリコ
ン、ダイヤモンド、ＤＬＣ等を用いることができる。こ
れらの材料からなる支持層３６は、例えば化学気相成長
（ＣＶＤ）により形成できる。
【００９４】次に、図２４（ｂ）に示すように、支持層
３６上に、梁およびフレーム（図２１参照）のパターン
でレジスト５２を形成する。続いて、レジスト５２をマ
スクとして支持層３６にエッチングを行い、梁３５を形
成する。梁３５の間隔は例えば１μｍ以上とする。ここ
で、梁３５の一部とメンブレン３２（図２１参照）周囲
の支持層３６の一部に、位置合わせマーク３７として溝
を形成する。その後、図２４（ｃ）に示すように、レジ
スト５２を除去する。
【００９５】次に、図２５（ｄ）に示すように、シリコ
ンウェハ５１のメンブレン形成用層３２ａと反対側の面
に、フレームのパターンでレジスト５３を形成する。図
示しないが、シリコンウェハ５１の表面にレジスト５３
を形成する前に、必要に応じて実施形態１の保護膜２２
（図１２参照）と同様の保護膜を形成してもよい。保護
膜としては、例えばシリコン酸化膜やシリコン窒化膜を
用いることができる。
【００９６】レジスト５３（または、保護膜を形成した
場合は保護膜）をマスクとしてシリコンウェハ５１にエ
ッチングを行い、メンブレン形成用層３２ａを露出させ
る。これにより、フレーム３４が形成される。このエッ
チングは、例えば水酸化カリウム（ＫＯＨ）またはテト
ラメチルアンモニウムヒドロキシド（ＴＭＡＨ）を含む
溶液を用いたウェットエッチングで行うことができる。
あるいは実施形態１と同様のドライエッチングを行い、
フレーム３４の断面をメンブレンに対してほぼ垂直に加
工することもできる。エッチング後、レジスト５３また
は保護膜を除去する。
【００９７】次に、図２５（ｅ）に示すように、メンブ
レン形成用層３２ａのフレーム３４側の面にレジスト５
４を塗布してから、電子ビーム露光装置のような微細パ
ターン形成装置を用いて、レジスト５４のパターニング
を行う。比較的面積の大きいメンブレンがウェハの中央
に形成されている場合は、スピンコートによりレジスト
５４を塗布できる場合がある。しかしながら、フレーム
３４の影響によりスピンコートではレジスト５４を均一
に塗布できない場合は、実施形態１でレジスト２４（図
１４参照）の塗布方法として挙げた各種の塗布方法を用
いることができる。
【００９８】本実施形態によれば、パターンの転写に少
なくとも３枚のステンシルマスクを用いるため、高精度
に位置合わせを行う必要がある。それぞれのステンシル
マスクに位置合わせマーク３７を形成しておくことによ
り、位置合わせマーク３７を基準として、パターンを重
ね合わせることができる。位置合わせマーク３７を用い
ることにより、多層配線での層間の位置合わせ精度を向
上させることもできる。
【００９９】図２５（ｅ）の工程で用いられる電子ビー
ム露光装置の加速電圧は５０〜１００ｋＶと高いため、
電子ビームはレジスト５４およびメンブレン形成用層３
２ａを透過する。したがって、レジスト５４側から位置
合わせマーク３７を検出することが可能である。
【０１００】次に、図２５（ｆ）に示すように、レジス
ト５４をマスクとしてメンブレン形成用層３２ａにドラ
イエッチングを行う。これにより、孔３３を有するメン
ブレン３２が形成される。その後、レジスト５４を除去
することにより、図２１に示すステンシルマスク３１が
得られる。上記の方法で、梁の配置が互いに異なる少な
くとも３枚のステンシルマスクを形成することにより、
相補ステンシルマスクが得られる。
【０１０１】（実施形態３）実施形態２に示した、メン
ブレンのフレームと反対側の面に梁を有するステンシル
マスク（図２１参照）の変形例を説明する。図２６
（ａ）は本実施形態のステンシルマスクの断面図であ
る。図２６（ａ）に示すように、ステンシルマスク６１
は中央部にメンブレン６２を有し、メンブレン６２には
パターンに対応した孔６３が形成されている。メンブレ
ン６２はメンブレン形成用層６２ａの一部である。
【０１０２】メンブレン６２の周囲には、メンブレン６
２を支持するためのフレーム６４が形成されている。メ
ンブレン６２のフレーム６４と反対側の面には、所定の
間隔で梁６５が形成されている。梁６５は支持層６６と
同一の材料から形成される。メンブレン６２と梁６５と
の間、およびフレーム６４と支持層６６との間にはシリ
コン酸化膜６７が形成されている。梁６５および支持層
６６の任意の箇所に位置合わせマーク６８が形成され
る。図２６（ａ）のステンシルマスク６１には、メンブ
レン６２側の面に電子ビームが入射する。
【０１０３】次に、上記の本実施形態のステンシルマス
クの製造方法を説明する。図２６（ｂ）に示すＳＯＩウ
ェハ７１をマスクの材料として用いる。ＳＯＩウェハ７
１はシリコンウェハ７２の一方の面にシリコン酸化膜６
７を介して、図２６（ａ）の支持層６６であるシリコン
層を有する。
【０１０４】次に、図２６（ｃ）に示すように、ＳＯＩ
ウェハ７１のシリコン層（支持層６６）上に、梁のパタ
ーンでレジスト７３を形成する。梁形成用のレジスト７
３のパターニングは、孔６３（図２６（ａ）参照）形成
用のレジストのパターニングのような高解像度を必要と
しないため、例えば等倍近接投影系のフォトリソグラフ
ィとすることができる。
【０１０５】レジスト７３をマスクとして支持層６６に
エッチングを行い、梁６５を形成する。この工程で、梁
６５または支持層６６の一部に、実施形態２と同様の位
置合わせマーク６８を形成する。レジスト７３のパター
ニングを等倍近接投影系のフォトリソグラフィにより行
った場合、５０ｍｍ以上の広画角が得られる。したがっ
て、複数の位置合わせマーク６８に対応するパターンを
１回の露光で転写でき、位置合わせマーク６８の間隔の
変動が防止される。これにより、複数の相補ステンシル
マスク間でのパターンの位置合わせ精度が向上する。
【０１０６】次に、図２７（ｄ）に示すように、レジス
ト７３を除去してから、シリコンウェハ７２の支持層６
６と反対側の面に保護膜７４を形成する。保護膜７４と
しては実施形態１と同様にシリコン酸化膜等を用いるこ
とができる。次に、図２７（ｅ）に示すように、保護膜
７４上にフレームのパターンでレジスト７５を形成す
る。
【０１０７】レジスト７５をマスクとしてシリコンウェ
ハ７２にエッチングを行い、シリコン酸化膜６７を露出
させる。これにより、フレーム６４が形成される。この
エッチングは実施形態２と同様に、ウェットエッチング
またはドライエッチングで行う。その後、レジスト７５
を除去する。
【０１０８】次に、図２７（ｆ）に示すように、シリコ
ン酸化膜６７上にメンブレン形成用層６２ａを形成す
る。このとき、フレーム６４の表面にもメンブレン形成
用層６２ａが形成されることがあるが、特に問題はな
い。メンブレン形成用層６２ａの形成には、半導体装置
の製造プロセスにおいて一般に採用される成膜方法のほ
とんど、具体的にはＣＶＤ、スパッタリング、蒸着ある
いはメッキ等を用いることができる。
【０１０９】メンブレン形成用層６２ａの材料は、実施
形態２と同様でよい。メンブレン形成用層６２ａが導電
性であれば、ＬＥＥＰＬ露光の際にステンシルマスクの
チャージアップが防止される。メンブレン形成用層６２
ａとして金属層を形成する場合には、金属層をエッチン
グするためのマスクとなる層（保護膜）を金属層上に積
層してもよい。
【０１１０】次に、図２８（ｇ）に示すように、メンブ
レン形成用層６２ａ上にレジスト７６を塗布してから、
電子ビーム露光装置のような微細パターン形成装置を用
いて、レジストのパターニングを行う。実施形態２と同
様に、スピンコートでレジスト７６を塗布できない場合
は、実施形態１で挙げた各種の塗布方法を用いる。ま
た、レジストのパターニングでは、実施形態２と同様
に、位置合わせマーク６８を基準として位置合わせを行
う。これにより、複数の相補ステンシルマスクに形成さ
れるパターンを高精度に重ね合わせることができる。ま
た、多層配線における層間の位置合わせ精度も向上す
る。
【０１１１】次に、図２８（ｈ）に示すように、レジス
ト７６をマスクとしてメンブレン形成用層６２ａにドラ
イエッチングを行う。これにより、孔６３が形成され
る。エッチング後、図２８（ｉ）に示すように、レジス
ト７６を除去する。その後、梁６５をマスクとしてシリ
コン酸化膜６７にエッチングを行い、梁６５が形成され
ていない部分のメンブレン６２を露出させることによ
り、図２６（ａ）に示すステンシルマスク６１が得られ
る。上記の方法で、梁の配置が互いに異なる少なくとも
３枚のステンシルマスクを形成することにより、相補ス
テンシルマスクが得られる。
【０１１２】本発明のマスクおよびその製造方法と半導
体装置の製造方法の実施形態は、上記の説明に限定され
ない。例えば、実施形態１において、メンブレン３の孔
８ははメンブレン８のフレーム９と反対側の面からドラ
イエッチングを行って形成してもよい。また、実施形態
１において、梁で囲まれた部分（メンブレン分割領域）
の形状は正方形でなく長方形であってもよい。
【０１１３】また、実施形態１のステンシルマスクでメ
ンブレン形成用層としてシリコン層以外の層を用いるこ
ともできる。メンブレン形成用層として導電層を用いる
ことにより、ＬＥＥＰＬ露光でのチャージアップを防止
できる。また、このようなチャージアップを防止する目
的で、実施形態１および２のステンシルマスクのメンブ
レン上に導電層を設けてもよい。
【０１１４】また、上記の実施形態のステンシルマスク
を、電子ビームリソグラフィ以外のリソグラフィ、例え
ばイオンビームリソグラフィに用いることもできる。あ
るいは、本実施形態のステンシルマスクは、荷電粒子ビ
ームを用いるリソグラフィ以外の半導体装置製造プロセ
ス、例えばイオン注入等にも用いることができる。その
他、本発明の要旨を逸脱しない範囲で、種々の変更が可
能である。
【０１１５】
【発明の効果】本発明のマスクによれば、メンブレンの
内部応力の影響によるパターン位置精度の低下を防止で
き、かつ相補分割パターンを含むパターンの位置合わせ
を高精度に行うことが可能となる。本発明のマスクの製
造方法によれば、メンブレンの薄膜化を可能とする梁を
ステンシルマスクに設けることができる。本発明の半導
体装置の製造方法によれば、パターンの位置ずれや歪み
を防止して、高精度に微細パターンを形成できる。
【図面の簡単な説明】
【図１】図１は本発明の実施形態１に係るステンシルマ
スクの平面図である。
【図２】図２は図１のメンブレン３の拡大図である。
【図３】図３は図１のステンシルマスクの断面図であ
る。
【図４】図４は図１のメンブレン分割領域５の一つおよ
びその周囲の梁４を拡大した斜視図である。
【図５】図５は図１の梁４を拡大した断面図である。
【図６】図６は本発明の実施形態１に係るステンシルマ
スクの梁用ゾーン６の配置を示すパターン例である。
【図７】図７は本発明の実施形態１に係るステンシルマ
スクの梁用ゾーン６の配置を示す他のパターン例であ
る。
【図８】図８は本発明の実施形態１に係るステンシルマ
スクの梁用ゾーン６の配置を示す他のパターン例であ
る。
【図９】図９は本発明の実施形態１に係るステンシルマ
スクの梁用ゾーン６の配置を示す他のパターン例であ
る。
【図１０】図１０は本発明の実施形態１に係るステンシ
ルマスクの梁用ゾーン６の配置を示す他のパターン例で
ある。
【図１１】図１１は本発明の実施形態１に係るステンシ
ルマスクの梁用ゾーン６の配置を示す他のパターン例で
ある。
【図１２】図１２（ａ）および（ｂ）は本発明の実施形
態１に係るステンシルマスクの製造方法の製造工程を示
す断面図である。
【図１３】図１３（ｃ）および（ｄ）は本発明の実施形
態１に係るステンシルマスクの製造方法の製造工程を示
す断面図である。
【図１４】図１４（ｅ）および（ｆ）は本発明の実施形
態１に係るステンシルマスクの製造方法の製造工程を示
す断面図である。
【図１５】図１５は本発明の実施形態１に係るステンシ
ルマスクの製造方法の製造工程を示す断面図である。
【図１６】図１６は本発明の実施形態１に係るステンシ
ルマスクの断面図である。
【図１７】図１７は本発明の実施形態２に係るステンシ
ルマスクの１枚における梁用ゾーン６の配置を示すパタ
ーン例である。
【図１８】図１８は本発明の実施形態２に係るステンシ
ルマスクの他の１枚における梁用ゾーン６の配置を示す
パターン例である。
【図１９】図１９は本発明の実施形態２に係るステンシ
ルマスクの他の１枚における梁用ゾーン６の配置を示す
パターン例である。
【図２０】図２０は本発明の実施形態２に係るステンシ
ルマスクの他の１枚における梁用ゾーン６の配置を示す
パターン例である。
【図２１】図２１は本発明の実施形態２に係るステンシ
ルマスクの断面図である。
【図２２】図２２は図２１の一部を拡大した斜視図であ
る。
【図２３】図２３は図２１の梁３５を拡大した断面図で
ある。
【図２４】図２４（ａ）〜（ｃ）は本発明の実施形態２
に係るステンシルマスクの製造方法の製造工程を示す断
面図である。
【図２５】図２５（ｄ）〜（ｆ）は本発明の実施形態２
に係るステンシルマスクの製造方法の製造工程を示す断
面図である。
【図２６】図２６（ａ）は本発明の実施形態３に係るス
テンシルマスクの断面図であり、図２６（ｂ）および
（ｃ）は本発明の実施形態３に係るステンシルマスクの
製造方法の製造工程を示す断面図である。
【図２７】図２７（ｄ）〜（ｆ）は本発明の実施形態３
に係るステンシルマスクの製造方法の製造工程を示す断
面図である。
【図２８】図２８（ｇ）〜（ｉ）は本発明の実施形態３
に係るステンシルマスクの製造方法の製造工程を示す断
面図である。
【図２９】図２９はＬＥＥＰＬ露光の模式図である。
【図３０】図３０はステンシルマスクの一部を示す斜視
図である。
【図３１】図３１はメンブレンのたわみ量および内部応
力のメンブレン面積依存性を示す図である。
【符号の説明】
１、３１、６１、１０１…ステンシルマスク、２、５
１、７２…シリコンウェハ、３、３２、６２、１０２…
メンブレン、３ａ、３２ａ、６２ａ、１０２ａ…メンブ
レン形成用層、４、３５、６５…梁、５、３８…メンブ
レン分割領域、６…梁用ゾーン、７、３９…パターン領
域、８、３３、６３、１０３…孔、９、３４、６４、１
０４…フレーム、１０、６７…シリコン酸化膜、１１、
４０…スカート、１２、４２…マージン、１３、４３…
ブランク、１４、４１、１０７…電子ビーム、２１、７
１…ＳＯＩウェハ、２２、７４…保護膜、２３、２４、
５２〜５４、７３、７５、７６、１０６…レジスト、２
５、３７、６８…位置合わせマーク、３６、６６…支持
層、１０５…ウェハ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H095 BA08 BB02 BB36 BC16 BC30 BE03 5F046 AA25 CB17 GD02 GD05 5F056 AA06 EA04 FA05

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】支持枠と、 前記支持枠より薄く形成され、かつ前記支持枠で囲まれ
    た薄膜と、 前記薄膜上の１点である第１の点を通り第１の方向に延
    びる第１の直線と、前記第１の点で前記第１の直線と直
    交し、第２の方向に延びる第２の直線とによって、前記
    薄膜が４分割された領域である４つの区画の一つである
    第１の区画と、 前記第１の区画と第１の方向において隣接する第２の区
    画と、 前記第２の区画と第２の方向において隣接する第３の区
    画と、 前記第３の区画と第１の方向において隣接し、かつ前記
    第１の区画と第２の方向において隣接する第４の区画
    と、 前記第１〜第４の区画のそれぞれにおいて、前記薄膜上
    に前記支持枠と接続するように、前記支持枠と同一の材
    料から形成された、第１の方向に延びる複数の梁であっ
    て、互いに平行に等間隔で形成された第１群の梁と、 前記第１〜第４の区画のそれぞれにおいて、前記薄膜上
    に前記支持枠と接続し、かつ前記第１群の梁と交差する
    ように、前記支持枠と同一の材料から形成された、第２
    の方向に延びる複数の梁であって、互いに平行に等間隔
    で形成された第２群の梁と、 前記梁の両側部分の前記薄膜に前記梁と平行に設けられ
    た裾部と、 前記梁とその両側の裾部とから構成される梁用帯部であ
    って、隣接する梁用帯部との間隔が梁用帯部の幅の３以
    上の整数倍となるような前記梁用帯部と、 前記第１の区画に形成された前記第１群の梁の一つを含
    み、前記第１の直線に接する第１の梁用帯部であって、
    前記第１の方向において前記第４の区画の前記第２群の
    梁が前記第１の区画の前記第２群の梁と互いに異なる位
    置で接続する前記第１の梁用帯部と、 前記第１の区画に形成された前記第２群の梁の一つを含
    み、前記第２の直線に接する第２の梁用帯部であって、
    前記第２の方向において前記第２の区画の前記第１群の
    梁が前記第１の区画の前記第１群の梁と互いに異なる位
    置で接続する前記第２の梁用帯部と、 前記第３の区画に形成された前記第１群の梁の一つを含
    み、前記第１の直線に接する第３の梁用帯部であって、
    前記第１の方向において前記第２の区画の前記第２群の
    梁が前記第３の区画の前記第２群の梁と互いに異なる位
    置で接続する前記第３の梁用帯部と、 前記第３の区画に形成された前記第２群の梁の一つを含
    み、前記第２の直線に接する第４の梁用帯部であって、
    前記第２の方向において前記第４の区画の前記第１群の
    梁が前記第３の区画の前記第１群の梁と互いに異なる位
    置で接続する前記第４の梁用帯部と、 前記梁用帯部で囲まれた部分の前記薄膜に設けられた、
    荷電粒子線が透過する孔であって、前記第１〜第４の区
    画において、同一のパターンの互いに異なる一部である
    相補分割パターンで形成されている前記孔と、 前記第１〜第４の区画のそれぞれから選択される、形状
    および大きさが同一の重ね合わせ領域であって、それぞ
    れ前記第１および第２の直線を含む４つの前記重ね合わ
    せ領域とを有し、 前記重ね合わせ領域上の任意の点は、前記第１〜第４の
    区画のうちの少なくとも２つの区画において、前記梁用
    帯部以外の前記薄膜に含まれるマスク。
  2. 【請求項２】前記支持枠の外周はほぼ円形であり、 前記第１の点は前記外周の略中心である請求項１記載の
    マスク。
  3. 【請求項３】前記第１〜第４の区画は略正方形または略
    矩形である請求項１記載のマスク。
  4. 【請求項４】前記孔を前記裾部の少なくとも一部に有す
    る請求項１記載のマスク。
  5. 【請求項５】前記梁の前記荷電粒子線が入射する面の一
    部に位置合わせマークを有する請求項１記載のマスク。
  6. 【請求項６】前記薄膜は導電層である請求項１記載のマ
    スク。
  7. 【請求項７】前記孔部分を除く前記薄膜上に形成された
    導電層をさらに有する請求項１記載のマスク。
  8. 【請求項８】所定のパターンが形成されたマスクを介し
    て、感光面に荷電粒子線を照射し、前記感光面に前記パ
    ターンを転写する工程を含む半導体装置の製造方法であ
    って、 支持枠と、 前記支持枠より薄く形成され、かつ前記支持枠で囲まれ
    た薄膜と、 前記薄膜上の１点である第１の点を通り第１の方向に延
    びる第１の直線と、前記第１の点で前記第１の直線と直
    交し、第２の方向に延びる第２の直線とによって、前記
    薄膜が４分割された領域である４つの区画の一つである
    第１の区画と、 前記第１の区画と第１の方向において隣接する第２の区
    画と、 前記第２の区画と第２の方向において隣接する第３の区
    画と、 前記第３の区画と第１の方向において隣接し、かつ前記
    第１の区画と第２の方向において隣接する第４の区画
    と、 前記第１〜第４の区画のそれぞれにおいて、前記薄膜上
    に前記支持枠と接続するように、前記支持枠と同一の材
    料から形成された、第１の方向に延びる複数の梁であっ
    て、互いに平行に等間隔で形成された第１群の梁と、 前記第１〜第４の区画のそれぞれにおいて、前記薄膜上
    に前記支持枠と接続し、かつ前記第１群の梁と交差する
    ように、前記支持枠と同一の材料から形成された、第２
    の方向に延びる複数の梁であって、互いに平行に等間隔
    で形成された第２群の梁と、 前記梁の両側部分の前記薄膜に前記梁と平行に設けられ
    た裾部と、 前記梁とその両側の裾部とから構成される梁用帯部であ
    って、隣接する梁用帯部との間隔が梁用帯部の幅の３以
    上の整数倍となるような前記梁用帯部と、 前記第１の区画に形成された前記第１群の梁の一つを含
    み、前記第１の直線に接する第１の梁用帯部であって、
    前記第１の方向において前記第４の区画の前記第２群の
    梁が前記第１の区画の前記第２群の梁と互いに異なる位
    置で接続する前記第１の梁用帯部と、 前記第１の区画に形成された前記第２群の梁の一つを含
    み、前記第２の直線に接する第２の梁用帯部であって、
    前記第２の方向において前記第２の区画の前記第１群の
    梁が前記第１の区画の前記第１群の梁と互いに異なる位
    置で接続する前記第２の梁用帯部と、 前記第３の区画に形成された前記第１群の梁の一つを含
    み、前記第１の直線に接する第３の梁用帯部であって、
    前記第１の方向において前記第２の区画の前記第２群の
    梁が前記第３の区画の前記第２群の梁と互いに異なる位
    置で接続する前記第３の梁用帯部と、 前記第３の区画に形成された前記第２群の梁の一つを含
    み、前記第２の直線に接する第４の梁用帯部であって、
    前記第２の方向において前記第４の区画の前記第１群の
    梁が前記第３の区画の前記第１群の梁と互いに異なる位
    置で接続する前記第４の梁用帯部と、 前記梁用帯部で囲まれた部分の前記薄膜に設けられた、
    荷電粒子線が透過する孔であって、前記第１〜第４の区
    画において、同一の前記パターンの互いに異なる一部で
    ある相補分割パターンで形成されている前記孔と、 前記第１〜第４の区画のそれぞれから選択される、形状
    および大きさが同一の重ね合わせ領域であって、それぞ
    れ前記第１および第２の直線を含む４つの前記重ね合わ
    せ領域とを有し、 前記重ね合わせ領域上の任意の点は、前記第１〜第４の
    区画のうちの少なくとも２つの区画において、前記梁用
    帯部以外の前記薄膜に含まれる前記マスクを用いて、第
    １の露光を行い、前記感光面に前記第１〜第４の区画の
    前記重ね合わせ領域の前記相補分割パターンを転写する
    工程と、 前記感光面に第２の露光を行い、前記第１の露光と異な
    る区画の前記重ね合わせ領域の前記相補分割パターンを
    重ねて転写する工程と、 前記感光面に第３の露光を行い、前記第１および第２の
    露光と異なる区画の前記重ね合わせ領域の前記相補分割
    パターンを重ねて転写する工程と、 前記感光面に第４の露光を行い、前記第１〜第３の露光
    と異なる区画の前記重ね合わせ領域の前記相補分割パタ
    ーンを重ねて転写する工程とを有する半導体装置の製造
    方法。
  9. 【請求項９】少なくとも３枚のマスクを含み、 前記各マスクは支持枠と、 前記支持枠より薄く形成され、かつ前記支持枠で囲まれ
    た薄膜であって、形状および大きさがすべてのマスクで
    同一である前記薄膜と、 前記薄膜が分割された領域である複数のブロックと、 前記複数のブロックから選択される選択ブロックからな
    る選択ブロック群であって、前記選択ブロックは少なく
    とも他の二つの選択ブロックに接するか、少なくとも他
    の一つの選択ブロックおよび前記支持枠に接する前記選
    択ブロック群と、 非選択ブロックの前記薄膜に形成された、荷電粒子線が
    透過する孔であって、前記各マスクにおいて、同一のパ
    ターンの互いに異なる一部である相補分割パターンで形
    成されている前記孔と、 前記選択ブロック群の前記薄膜上に形成された梁であっ
    て、前記支持枠に接続する梁とを有し、 前記ブロックのすべてが、少なくとも２枚の前記マスク
    において、非選択ブロックとなるマスク。
  10. 【請求項１０】前記薄膜の前記荷電粒子線が入射する側
    の面に前記梁を有する請求項９記載のマスク。
  11. 【請求項１１】前記薄膜の前記荷電粒子線が入射する側
    の面と反対側の面に前記梁を有する請求項９記載のマス
    ク。
  12. 【請求項１２】前記梁の一部に位置合わせマークを有す
    る請求項９記載のマスク。
  13. 【請求項１３】前記薄膜は導電層である請求項９記載の
    マスク。
  14. 【請求項１４】前記孔部分を除く前記薄膜上に形成され
    た導電層をさらに有する請求項９記載のマスク。
  15. 【請求項１５】前記ブロックは格子状に配置される請求
    項９記載のマスク。
  16. 【請求項１６】基材の一方の面に薄膜を形成する工程
    と、 前記薄膜上に所定の間隔で梁を形成する工程と、 前記基材の中央部を前記基材の他方の面から除去して前
    記薄膜を露出させ、前記基材からなる支持枠を形成する
    工程と、 前記梁で囲まれた部分の前記薄膜に、荷電粒子線が透過
    する孔を形成する工程とを有するマスクの製造方法。
  17. 【請求項１７】基材の一方の面に犠牲膜を形成する工程
    と、 前記犠牲膜上に所定の間隔で梁を形成する工程と、 前記基材の中央部を前記基材の他方の面から除去して前
    記犠牲膜を露出させ、前記基材からなる支持枠を形成す
    る工程と、 前記犠牲膜の前記梁と反対側の面に薄膜を形成する工程
    と、 前記梁で囲まれた部分の前記薄膜に、荷電粒子線が透過
    する孔を形成する工程と、 前記支持枠に接しない部分の前記犠牲膜を除去する工程
    とを有するマスクの製造方法。
  18. 【請求項１８】所定のパターンが形成されたマスクを介
    して、感光面に荷電粒子線を照射し、前記感光面に前記
    パターンを転写する工程を含む半導体装置の製造方法で
    あって、 前記パターンの互いに異なる一部である相補分割パター
    ンが形成された、少なくとも３枚のマスクを用い、 前記各マスクは支持枠と、 前記支持枠より薄く形成され、かつ前記支持枠で囲まれ
    た薄膜であって、形状および大きさがすべてのマスクで
    同一である前記薄膜と、 前記薄膜が分割された領域である複数のブロックと、 前記複数のブロックから選択される選択ブロックからな
    る選択ブロック群であって、前記選択ブロックは少なく
    とも他の二つの選択ブロックに接するか、少なくとも他
    の一つの選択ブロックおよび前記支持枠に接する前記選
    択ブロック群と、 非選択ブロックの前記薄膜に形成された、荷電粒子線が
    透過する孔であって、前記各マスクにおいて、前記相補
    分割パターンで形成されている前記孔と、 前記選択ブロック群の前記薄膜上に形成された梁であっ
    て、前記支持枠に接続する梁とを有し、 前記ブロックのすべてが、少なくとも２枚の前記マスク
    において、非選択ブロックとなるマスクであって、 前記マスクのうちの１枚である第１のマスクを介して、
    第１の露光を行い、前記感光面に前記第１のマスクの前
    記相補分割パターンを転写する工程と、 前記マスクのうちの他の１枚である第２のマスクを介し
    て、前記感光面に第２の露光を行い、前記第２のマスク
    の前記相補分割パターンを重ねて転写する工程と、 前記マスクのうちの他の１枚である第３のマスクを介し
    て、前記感光面に第３の露光を行い、前記第３のマスク
    の前記相補分割パターンを重ねて転写する工程とを有す
    る半導体装置の製造方法。
JP2001324260A 2001-06-08 2001-10-22 マスクおよびその製造方法と半導体装置の製造方法 Expired - Fee Related JP3674573B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2001324260A JP3674573B2 (ja) 2001-06-08 2001-10-22 マスクおよびその製造方法と半導体装置の製造方法
TW091110872A TW586143B (en) 2001-06-08 2002-05-23 Mask and its manufacturing method, method of manufacturing semiconductor device
US10/343,701 US6787785B2 (en) 2001-06-08 2002-06-03 Mask and production method therefor and production method for semiconductor device
DE10292343T DE10292343T5 (de) 2001-06-08 2002-06-03 Maske, Verfahren zur Herstellung der Maske und Verfahren zur Herstellung eines Halbleiterbauelements
PCT/JP2002/005424 WO2002101803A1 (fr) 2001-06-08 2002-06-03 Masque et procede de production d'un tel masque, procede de production d'un dispositif semi-conducteur
US10/689,098 US7144178B2 (en) 2001-06-08 2003-10-21 Mask, method of producing mask, and method of producing semiconductor device
US10/843,485 US7057300B2 (en) 2001-06-08 2004-05-12 Mask, method of producing mask, and method of producing semiconductor device
US10/843,484 US7060996B2 (en) 2001-06-08 2004-05-12 Mask, method of producing mask, and method of producing semiconductor device
US11/594,908 US20070054203A1 (en) 2001-06-08 2006-11-09 Mask, method of producing mask, and method of producing semiconductor device
US11/594,878 US7556895B2 (en) 2001-06-08 2006-11-09 Mask, method of producing mask, and method of producing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001173849 2001-06-08
JP2001-173849 2001-06-08
JP2001324260A JP3674573B2 (ja) 2001-06-08 2001-10-22 マスクおよびその製造方法と半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003059819A true JP2003059819A (ja) 2003-02-28
JP3674573B2 JP3674573B2 (ja) 2005-07-20

Family

ID=26616598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001324260A Expired - Fee Related JP3674573B2 (ja) 2001-06-08 2001-10-22 マスクおよびその製造方法と半導体装置の製造方法

Country Status (5)

Country Link
US (6) US6787785B2 (ja)
JP (1) JP3674573B2 (ja)
DE (1) DE10292343T5 (ja)
TW (1) TW586143B (ja)
WO (1) WO2002101803A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003052803A1 (fr) * 2001-12-04 2003-06-26 Sony Corporation Masque, procede de fabrication correspondant, et procede de fabrication d'un dispositif a semiconducteur
JP2004319909A (ja) * 2003-04-18 2004-11-11 Tadahiro Omi 電子線露光用マスク及びその製造方法
JP2006049364A (ja) * 2004-07-30 2006-02-16 Toppan Printing Co Ltd ステンシルマスク及びステンシルマスクブランクス
JP2006049362A (ja) * 2004-07-30 2006-02-16 Toppan Printing Co Ltd ステンシルマスク及びステンシルマスクブランクス
JP2006049339A (ja) * 2004-07-30 2006-02-16 Sony Corp マスクパターン配置方法、マスク作製方法、プログラムおよびマスク
JP2006049363A (ja) * 2004-07-30 2006-02-16 Toppan Printing Co Ltd ステンシルマスク及びステンシルマスクブランクス
JP2006073869A (ja) * 2004-09-03 2006-03-16 Toppan Printing Co Ltd ステンシルマスク及びステンシルマスクブランクス
EP1496540A3 (en) * 2003-07-09 2007-01-17 Sony Corporation Exposure system and exposure method
JP2007042869A (ja) * 2005-08-03 2007-02-15 Toyota Motor Corp ステンシルマスクとその製造方法とその使用方法、及び半導体装置の製造方法
US7326940B2 (en) 2003-12-18 2008-02-05 Sony Corporation Exposure apparatus, exposure method and semiconductor device production method
US7517618B2 (en) 2004-02-04 2009-04-14 Sony Corporation Mask, exposure method and production method of semiconductor device
JP2016027600A (ja) * 2014-06-24 2016-02-18 内海　孝雄 低エネルギー電子ビームリソグラフィ
US11631813B2 (en) 2019-03-15 2023-04-18 Applied Materials, Inc. Deposition mask and methods of manufacturing and using a deposition mask
KR102660655B1 (ko) * 2023-01-13 2024-04-26 주식회사 오럼머티리얼 마스크와 지지부의 연결체 및 그 제조 방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3674573B2 (ja) * 2001-06-08 2005-07-20 ソニー株式会社 マスクおよびその製造方法と半導体装置の製造方法
JP3900901B2 (ja) * 2001-11-16 2007-04-04 ソニー株式会社 マスクおよびその製造方法と半導体装置の製造方法
JP3675421B2 (ja) * 2002-03-28 2005-07-27 ソニー株式会社 マスクパターン補正方法、マスク製造方法、マスクおよび半導体装置の製造方法
JP4220229B2 (ja) * 2002-12-16 2009-02-04 大日本印刷株式会社 荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスクの製造方法
JP2004207572A (ja) * 2002-12-26 2004-07-22 Toshiba Corp ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法
US6934929B2 (en) * 2003-01-13 2005-08-23 Lsi Logic Corporation Method for improving OPC modeling
JP4023347B2 (ja) * 2003-02-06 2007-12-19 ソニー株式会社 マスク処理装置、マスク処理方法、プログラム、およびマスク
JP4401691B2 (ja) * 2003-06-13 2010-01-20 株式会社オクテック 電子ビーム照射管の電子ビーム透過窓の製造方法
JP2006002243A (ja) * 2004-06-21 2006-01-05 Seiko Epson Corp マスク、マスクの製造方法、成膜方法、電子デバイス、及び電子機器
US7329588B2 (en) * 2004-11-16 2008-02-12 Intel Corporation Forming a reticle for extreme ultraviolet radiation and structures formed thereby
JP4648134B2 (ja) * 2005-09-02 2011-03-09 大日本印刷株式会社 Ｓｏｉ基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク
US7615404B2 (en) * 2006-10-31 2009-11-10 Intel Corporation High-contrast laser mark on substrate surfaces
JP2010073902A (ja) * 2008-09-18 2010-04-02 Sony Corp イオン注入方法、固体撮像装置の製造方法、固体撮像装置、並びに電子機器
US8900982B2 (en) * 2009-04-08 2014-12-02 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate
US9006688B2 (en) * 2009-04-08 2015-04-14 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate using a mask
US9076914B2 (en) 2009-04-08 2015-07-07 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate
FR2947096A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de realisation d'une membrane plane
FR2951288A1 (fr) * 2009-10-09 2011-04-15 Commissariat Energie Atomique Masque de photolithographie en extreme ultra-violet, en transmission, et procede de masquage
FR2955522B1 (fr) * 2010-01-28 2012-02-24 Commissariat Energie Atomique Moule pour la lithographie par nano-impression assistee uv et procedes de realisation d'un tel moule
US9176089B2 (en) 2013-03-29 2015-11-03 Stmicroelectronics Pte Ltd. Integrated multi-sensor module
US9082681B2 (en) 2013-03-29 2015-07-14 Stmicroelectronics Pte Ltd. Adhesive bonding technique for use with capacitive micro-sensors
US9618653B2 (en) 2013-03-29 2017-04-11 Stmicroelectronics Pte Ltd. Microelectronic environmental sensing module
US9000542B2 (en) 2013-05-31 2015-04-07 Stmicroelectronics Pte Ltd. Suspended membrane device
US20150146179A1 (en) * 2013-11-25 2015-05-28 Takao Utsumi Low energy electron beam lithography
JP6429491B2 (ja) * 2014-05-13 2018-11-28 シャープ株式会社 蒸着装置用マスク、蒸着装置、蒸着方法、及び、有機エレクトロルミネッセンス素子の製造方法
US10254261B2 (en) 2016-07-18 2019-04-09 Stmicroelectronics Pte Ltd Integrated air quality sensor that detects multiple gas species
US10429330B2 (en) 2016-07-18 2019-10-01 Stmicroelectronics Pte Ltd Gas analyzer that detects gases, humidity, and temperature
US10557812B2 (en) 2016-12-01 2020-02-11 Stmicroelectronics Pte Ltd Gas sensors
US10488749B2 (en) * 2017-03-28 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask and method of forming the same
KR102639895B1 (ko) * 2019-01-21 2024-02-23 삼성전자주식회사 인쇄 회로 기판이 시뮬레이션을 위한 컴퓨터-구현 방법, 프로세서-구현 시스템, 그리고 명령들을 저장하는 비임시의 컴퓨터로 독출 가능한 저장 매체
KR102442459B1 (ko) * 2020-10-07 2022-09-14 주식회사 오럼머티리얼 마스크 지지 템플릿의 제조 방법, 마스크 지지 템플릿 및 프레임 일체형 마스크의 제조 방법

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0732111B2 (ja) * 1985-06-10 1995-04-10 日本電信電話株式会社 荷電ビ−ム投影露光装置
JPH02170410A (ja) * 1988-12-23 1990-07-02 Hitachi Ltd 放射線露光用マスクおよびこれを用いた放射線露光方法
US5260151A (en) * 1991-12-30 1993-11-09 At&T Bell Laboratories Device manufacture involving step-and-scan delineation
JP3601630B2 (ja) * 1995-11-01 2004-12-15 株式会社ニコン 荷電粒子線転写方法
US5781607A (en) * 1996-10-16 1998-07-14 Ibm Corporation Membrane mask structure, fabrication and use
JPH10135103A (ja) 1996-10-25 1998-05-22 Nikon Corp 荷電粒子線転写用マスクまたはｘ線転写用マスクの製造方法
US5780188A (en) * 1997-08-22 1998-07-14 Micron Technology, Inc. Lithographic system and method for exposing a target utilizing unequal stepping distances
JPH11142121A (ja) * 1997-11-11 1999-05-28 Nikon Corp レチクルの歪み計測方法および歪み計測装置
JPH11162823A (ja) * 1997-12-01 1999-06-18 Nikon Corp マスク作製用部材、マスク及びそれらの製造方法
US5899728A (en) * 1997-12-22 1999-05-04 Motorola, Inc. Method of forming a lithographic mask
JPH11224847A (ja) * 1998-02-04 1999-08-17 Nikon Corp レチクル
US20010036588A1 (en) * 1998-05-05 2001-11-01 Ims-Ionen Mikrofabrikations Systeme Gmbh Lithographic imaging of a structure pattern onto one or more fields on a substrate
US6177218B1 (en) * 1998-08-07 2001-01-23 Lucent Technologies Inc. Lithographic process for device fabrication using electron beam imaging
JP2000124112A (ja) * 1998-10-14 2000-04-28 Nikon Corp 荷電粒子線投影露光方法及び荷電粒子線投影露光装置
JP2000124114A (ja) * 1998-10-14 2000-04-28 Nikon Corp 荷電粒子線投影露光方法、荷電粒子線投影露光装置及びそれに用いるレチクル
US6140020A (en) * 1998-11-30 2000-10-31 Motorola, Inc. Method for manufacturing a semiconductor wafer using a mask that has several regions with different scattering ability
KR100447990B1 (ko) * 1998-12-18 2004-11-08 주식회사 하이닉스반도체 스텐실마스크
KR100289373B1 (ko) * 1999-03-16 2001-05-02 김영환 리쏘그래피용 마스크 및 그 제조방법
JP2000292911A (ja) * 1999-04-07 2000-10-20 Nikon Corp 電子線用転写マスク
US6534222B1 (en) * 1999-04-20 2003-03-18 Nikon Corporation Reticles including support frame for charged-particle-beam microlithography, and methods for making same
US6563570B1 (en) * 1999-05-17 2003-05-13 Nikon Corporation Apparatus for evaluating a sample including a self-supporting thin film
JP2000331905A (ja) * 1999-05-17 2000-11-30 Nikon Corp 荷電粒子線露光用転写マスクブランクスの製造方法
JP2001007013A (ja) * 1999-06-24 2001-01-12 Nikon Corp 転写マスクブランクス及びその製造方法
JP3706527B2 (ja) * 1999-06-30 2005-10-12 Ｈｏｙａ株式会社 電子線描画用マスクブランクス、電子線描画用マスクおよび電子線描画用マスクの製造方法
US6459090B1 (en) * 1999-07-23 2002-10-01 Nikon Corporation Reticles for charged-particle-beam microlithography that exhibit reduced warp at pattern-defining regions, and semiconductor-device-fabrication methods using same
JP2001100395A (ja) * 1999-09-30 2001-04-13 Toshiba Corp 露光用マスク及びその製造方法
US6621089B1 (en) * 1999-10-19 2003-09-16 Nikon Corporation Reticle-focus detector, and charged-particle-beam microlithography apparatus and methods comprising same
US6768124B2 (en) * 1999-10-19 2004-07-27 Nikon Corporation Reticle-focus detector, and charged-particle-beam microlithography apparatus and methods comprising same
JP2001144008A (ja) * 1999-11-17 2001-05-25 Nec Corp 電子線露光方法、並びにこれに用いるマスク及び電子線露光装置
US6379867B1 (en) * 2000-01-10 2002-04-30 Ball Semiconductor, Inc. Moving exposure system and method for maskless lithography system
US6541831B2 (en) * 2000-01-18 2003-04-01 Cornell Research Foundation, Inc. Single crystal silicon micromirror and array
JP3391763B2 (ja) * 2000-03-03 2003-03-31 沖電気工業株式会社 マスクの製造方法
US6624429B1 (en) * 2000-05-30 2003-09-23 University Of Houston Lithographic patterning of curved substrates
JP4434440B2 (ja) * 2000-06-19 2010-03-17 Ｎｅｃエレクトロニクス株式会社 電子線露光用マスクの検査方法および電子線露光方法
US6555297B1 (en) * 2000-07-25 2003-04-29 International Business Machines Corporation Etch stop barrier for stencil mask fabrication
JP3893239B2 (ja) 2000-08-03 2007-03-14 富士通株式会社 ステンシルマスク及びその製造方法
US6482558B1 (en) * 2000-10-24 2002-11-19 Advanced Micro Devices, Inc. Conducting electron beam resist thin film layer for patterning of mask plates
US6746805B1 (en) * 2000-10-27 2004-06-08 Applied Materials, Inc. Methods for fabricating lithography apparatus
US6444374B1 (en) * 2000-12-11 2002-09-03 Leepl Corporatin Manufacturing method of mask for electron beam proximity exposure and mask
US6894295B2 (en) * 2000-12-11 2005-05-17 Leepl Corporation Electron beam proximity exposure apparatus and mask unit therefor
US6913857B2 (en) * 2000-12-26 2005-07-05 Matsushita Electric Industrial Co., Ltd. Exposure mask, method for manufacturing the mask, and exposure method
US6727507B2 (en) * 2001-01-22 2004-04-27 Leepl Corporation Electron beam proximity exposure apparatus and method
JP3674573B2 (ja) * 2001-06-08 2005-07-20 ソニー株式会社 マスクおよびその製造方法と半導体装置の製造方法
US6955993B2 (en) * 2001-12-04 2005-10-18 Sony Corporation Mask and method for making the same, and method for making semiconductor device

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955993B2 (en) 2001-12-04 2005-10-18 Sony Corporation Mask and method for making the same, and method for making semiconductor device
WO2003052803A1 (fr) * 2001-12-04 2003-06-26 Sony Corporation Masque, procede de fabrication correspondant, et procede de fabrication d'un dispositif a semiconducteur
JP2004319909A (ja) * 2003-04-18 2004-11-11 Tadahiro Omi 電子線露光用マスク及びその製造方法
EP1496540A3 (en) * 2003-07-09 2007-01-17 Sony Corporation Exposure system and exposure method
US7326940B2 (en) 2003-12-18 2008-02-05 Sony Corporation Exposure apparatus, exposure method and semiconductor device production method
US7517618B2 (en) 2004-02-04 2009-04-14 Sony Corporation Mask, exposure method and production method of semiconductor device
JP2006049362A (ja) * 2004-07-30 2006-02-16 Toppan Printing Co Ltd ステンシルマスク及びステンシルマスクブランクス
JP2006049363A (ja) * 2004-07-30 2006-02-16 Toppan Printing Co Ltd ステンシルマスク及びステンシルマスクブランクス
JP2006049339A (ja) * 2004-07-30 2006-02-16 Sony Corp マスクパターン配置方法、マスク作製方法、プログラムおよびマスク
JP2006049364A (ja) * 2004-07-30 2006-02-16 Toppan Printing Co Ltd ステンシルマスク及びステンシルマスクブランクス
JP4506336B2 (ja) * 2004-07-30 2010-07-21 凸版印刷株式会社 ステンシルマスク及びステンシルマスクブランクス
JP4567392B2 (ja) * 2004-07-30 2010-10-20 凸版印刷株式会社 ステンシルマスク及びステンシルマスクブランクス
JP4657646B2 (ja) * 2004-07-30 2011-03-23 ソニー株式会社 マスクパターン配置方法、マスク作製方法、半導体装置の製造方法、プログラム
JP2006073869A (ja) * 2004-09-03 2006-03-16 Toppan Printing Co Ltd ステンシルマスク及びステンシルマスクブランクス
JP2007042869A (ja) * 2005-08-03 2007-02-15 Toyota Motor Corp ステンシルマスクとその製造方法とその使用方法、及び半導体装置の製造方法
US7824825B2 (en) 2005-08-03 2010-11-02 Toyota Jidosha Kabushiki Kaisha Stencil masks, method of manufacturing stencil masks, and method of using stencil masks
JP2016027600A (ja) * 2014-06-24 2016-02-18 内海　孝雄 低エネルギー電子ビームリソグラフィ
US11631813B2 (en) 2019-03-15 2023-04-18 Applied Materials, Inc. Deposition mask and methods of manufacturing and using a deposition mask
KR102660655B1 (ko) * 2023-01-13 2024-04-26 주식회사 오럼머티리얼 마스크와 지지부의 연결체 및 그 제조 방법

Also Published As

Publication number Publication date
WO2002101803A1 (fr) 2002-12-19
US20040209175A1 (en) 2004-10-21
US7556895B2 (en) 2009-07-07
US20030137024A1 (en) 2003-07-24
US20070054203A1 (en) 2007-03-08
US20070054202A1 (en) 2007-03-08
TW586143B (en) 2004-05-01
US7060996B2 (en) 2006-06-13
US6787785B2 (en) 2004-09-07
US7144178B2 (en) 2006-12-05
JP3674573B2 (ja) 2005-07-20
US7057300B2 (en) 2006-06-06
DE10292343T5 (de) 2004-08-19
US20040209174A1 (en) 2004-10-21
US20040086790A1 (en) 2004-05-06

Similar Documents

Publication Publication Date Title
JP3674573B2 (ja) マスクおよびその製造方法と半導体装置の製造方法
US7479233B2 (en) Mask blank for charged particle beam exposure, method of forming mask blank and mask for charged particle beam exposure
US6913857B2 (en) Exposure mask, method for manufacturing the mask, and exposure method
WO2003083913A1 (fr) Procede de correction d'un dessin de masque, procede de fabrication d'un dispositif semi-conducteur, procede de fabrication d'un masque et masque
TW591343B (en) Mask and its manufacturing method, manufacturing method of semiconductor device
JP4245900B2 (ja) 転写用マスクの製造方法、及び転写用マスク基板
KR20050001201A (ko) 메인 스트럿과 보조 스트럿을 가지는 스텐실 마스크 및 그제조 방법
JP2874683B2 (ja) 電子ビ−ム装置用マスク及びその製造方法
JP2004071767A (ja) マスク、露光方法および半導体装置の製造方法
JP2005108938A (ja) ステンシルマスクおよびその製造方法、露光装置および露光方法、並びに電子装置の製造方法
JP2004297027A (ja) マスクおよびその製造方法並びに半導体装置
JP2002231599A (ja) マスク原盤、マスク、マスクの製造方法および半導体装置の製造方法
JP4506336B2 (ja) ステンシルマスク及びステンシルマスクブランクス
JP2004158681A (ja) マスク、露光装置および露光方法
JP4480506B2 (ja) ステンシルマスク及びステンシルマスクブランクス
JPH0562888A (ja) Ｘ線マスクおよびそれを用いたパターン転写方法
JP4567392B2 (ja) ステンシルマスク及びステンシルマスクブランクス
JP3707475B2 (ja) マスク
JP2004214499A (ja) マスク、露光方法および半導体装置
JP2003332227A (ja) マスクパターン及びそれを用いるステンシルマスク
JP2004111666A (ja) 補強枠付き荷電粒子線露光用レチクル及びその製造方法
JP2001057331A (ja) 重ね合わせ電子露光用転写マスク及びその製造方法
JP2004172581A (ja) マスクおよびマスクブランクス、並びに露光装置および露光方法、並びに電子素子の製造方法および電子素子搭載基板
JP2004103972A (ja) 露光マスクおよび露光方法
JP2003297733A (ja) ステンシルタイプマスクの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees