JPS59113669A - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JPS59113669A
JPS59113669A JP58232214A JP23221483A JPS59113669A JP S59113669 A JPS59113669 A JP S59113669A JP 58232214 A JP58232214 A JP 58232214A JP 23221483 A JP23221483 A JP 23221483A JP S59113669 A JPS59113669 A JP S59113669A
Authority
JP
Japan
Prior art keywords
zone
opening
band
recess
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58232214A
Other languages
English (en)
Other versions
JPH0458704B2 (ja
Inventor
ゴツトフリ−ト・シユ−
ヘルム−ト・シユトラツク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens AG
Original Assignee
Siemens Schuckertwerke AG
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens AG filed Critical Siemens Schuckertwerke AG
Publication of JPS59113669A publication Critical patent/JPS59113669A/ja
Publication of JPH0458704B2 publication Critical patent/JPH0458704B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H01L21/28531—Making of side-wall contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/914—Polysilicon containing oxygen, nitrogen, or carbon, e.g. sipos

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は次の特徴をもつ半導体素子に関する。
ａ）半導体基板が第−導電形の第一帯域を含み、ｂ）第
一帯域の上に第二導電形の第二帯域が存在し・ Ｃ）第二帯域は開口部を備え、 ｄ）笛−帯域はその開口部の下に凹部合有し、ｅ）第一
および第二帯域は導電層によって互に電気的１こ接続さ
れ、 ｆ）導電層はりルー帯域に凹部中で、抛二帯域に開口部
の壁において接触する。
〔従来技術とその問題点〕
そのような半導体素子は、例えば西ドイツ国特許出願公
開第３０１５７８２号公報中に、とくに第９図を引用し
て記載されている。この半導体素子は、基板の表面上に
存在するソース帯域に開口部中において、またこのソー
ス帯域の下に存在するエピタキシャル層に凹部中で接触
するソース電極を持つ。ソース帯域の開口部およびその
下にあるエビクキシャ９層中の凹部は方向性エツチング
により一緒に形成され、それによりＶ形の溝が生ずる。
溝の緑はエピタキシャル層の（１１１）面に沿って延在
している。比紋的低くドーピングされたエピタキシャル
層とソース帯域の間に良好な接続を形成するためには、
エピタキシャル層は比較的大きな面において、すなわち
大きな深さまで接触されなければならない。ぞれと共に
方向性エツチングの規則性のために、半導体素子の表面
における比較的大・きな面積摂失がもたらされる。
〔発明の目的〕
本発明は、上述の種類の半導体素子をそのような接続か
場所を節約して形成され得るように改良することを目的
とする。
〔発明の要点〕
本発明は次の諸点を特徴とする。
ｇ）凹部が平らで半導体基板の表面に対して平行な底を
有し、 ｈ）第一帯域は基板表面に対する垂直方向にドーピング
物質、最高濃度部を有し、 ｉ）凹部の底は少なくともほぼ最高濃度部の深さに存在
し、 ｊ）第二帯域は１０　　ｃ＋ｎ　　以上のドーピング濃
度を持つ。
〔発明の実施例〕
本発明を第１図および第２図に関して一実施例を引用し
て詳しく説明する。
半導体素子は半導体基板１を有し、それは第−導電形の
第一帯域２を含む。その帯域は例えば強いｐ型である。
篤−帯域２の上に逆導電形の第二帯域３が存在し、それ
は実施例では強いｎ型である。第一帯域２は凹部４を有
し、一方第二帯域３は凹部と実質的に同じ横断面を有す
る開口部５を備えている。凹部４は基板の表面に平行な
底６と側壁７によって区切られている。開口部５は側壁
８によって区切られている。第二帯域３の上には、例え
ば二酸化シリコンからなる絶縁層９が存在する。この絶
縁層は開口部１０を備えている。この開口部１０は第二
帯域３に向けて漏斗状にすぼまっている。
第一帯域２は例えば続いて拡散を伴なうイオン注入によ
り形成されたものであることができる。
イオン注入は拡散と同様に基板の表面近傍にドーピング
濃度の最高を形成する。開口部４の基板の表面から測っ
た底６の深さは、ぞこで少なくとも概略ｉ＆冒ドーピン
グの深さにある。概略というのはこの場合最高ドーピン
グ物質温度の±２０％の最大偏差の、を昧である。最高
ドーピングおよびそれと共に深さｄは、イオン注入の場
合、注入されたイオンのエイ、ルギーに依存し通常１　
ｐｍ以下１例えば０．５μｍ付近にある。この最高値は
約１０１ｇ原子ｃｒＩＬＣあるのがよい。
誦二帯域３は同体にイオン注入によって形成するのが有
効である。この帯域の厚さは０．５μｍ以下２例えば０
，２μｍ付近であるのがよい。帯域２および３の間の良
好な接触および良好な電気的接続を得るためには、帯域
３のドーピングは少なくとも１０１９１例えば２Ｘ１０
　”原子ｃＩＩＬ−３付近ニアル。帯域３の接触面積の
拡大のために、その側壁８は基板に向けて漏斗状を呈す
るようにすぼまるとよい。
第１図に示された構造は次の方法で製造することができ
る。
帯域２．３および絶縁層９の上にフォトレジスト層１１
を設け、その中に公知の方法で開口部１１を生成する。
この開口部１２は電極の所期の幅ａより小さい。それか
ら最初に絶縁層９の中にプラズマエツチングあるいは湿
式エツチングにより開口部１０を作成する。帯域３中の
開口部５と帯域２中の凹部４は公昶の方、去でプラズマ
エツチングにより生成する。両エツチング処理の際レジ
ストマスク１１の突出がエツチングされた層の壁を斜め
に延ばすのに役宜ぢ、帯域２および３のアンダーエツチ
ングを阻止する。
フォトレジスト１１の除去ののち、半導体素子の表面に
ν・ｌえはアルミニウムからなる導電層１３を付着させ
る（第２図）。この層は帯域３にその側壁８で、帯域２
に底６および側壁７で接触する。これによって両帯域は
電気的に接続され、相互に電気的に結合される。第二の
帯域２の中の凹部の側壁７の傾斜によって、導電層１３
の小さい曲率半径が避けられる。上述の電極は非常に場
所を節約して形成することができる。
〔発明の効呆〕
本発明は異なる導頃形の二つの層を有し・下側の層が上
側のノーの開口部に露出し、両層に接触する電極により
両層が互に電気的に接続される半導体素子においで、上
側のＪｉｊが１０　　ｃｕｔ　　以上のドーピング製置
を持し、電極は開口部の鷺で上側の層に接触し、下側の
層は深さ方間においてドーピング物置の最高濃度部を有
し、電極はほぼその最高濃度部の深さにある底で下側の
層に接触するものである。これによって電極の占める面
積が節約されるので、■溝をもつＭ（ＪＳＦＥＴのソー
ス電極に適用されて、ＭＯ８栴造の小形化に極めて有効
である。
【図面の簡単な説明】
第１図は本発明の一実施例の製造工程中における要部断
面図、第２図はでき上った状態での第１図と同じ部分の
断面図である、 ｌ・・・半導体基板、２・・・第一帯域、３・・・第二
帯域、４・・・凹部、５．１０・・・開口部、６・・・
第−帯域の紙、８・・・壁、９・・・絶縁層、１３・・
・導電層。

Claims (1)

  1. 【特許請求の範囲】 １）ａ）半導体基板が第−導電形の第一帯域を含み・ ｂ）該第−帯域上に第二導電形の第二帯域が存在し・ Ｃ）該第二帯域は開口部を有し、 ｄ）前記用−帯域は該開口部の下に凹部を有し・ ｅ）前記第一および再二帯域は導電層によって互に電気
    的に接続され、 ｆ）該導電層は前記第一帯域と前記凹部中で、前記第二
    帯域と前記開口部の壁において：要触する ものにおいて、 ｇ）前記凹部が平らで前記半導体基板に対して平行な底
    を有し、 ｈ）前記第一帯域は前記基板表面に対する垂直方向にド
    ーピング物質の濃度最高部を有し、 ｉ）前記凹部の底は少なくともほぼ該濃度最高部の深さ
    に存在し、 ｊ）前記第二帯域は１０ｃｌＩＬ　　以上のドーピング
    濃度を持つこと を特徴とする半導体素子。 ２、特許請求の範囲第１項記載の素子において、第二帯
    域の開口部が基板への方向に漏斗状にすぼまることを特
    徴とする半導体素子。 ３）特許請求の範囲第１項または第２項記載の素子にお
    いて、第二帯域が表面上で絶縁１−によって横われたこ
    とを特徴とする半導体素子。 ４）特許請求の範囲第３項記載の素子において、第二帯
    域の開口部の上の絶縁層がそれ自体開口部を有し、該絶
    縁層の開口部は第二帯域に向けて漏斗状にすぼまること
    を特徴とする半導体素子。
JP58232214A 1982-12-08 1983-12-08 半導体素子 Granted JPS59113669A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19823245457 DE3245457A1 (de) 1982-12-08 1982-12-08 Halbleiterelement mit kontaktloch
DE3245457.0 1982-12-08

Publications (2)

Publication Number Publication Date
JPS59113669A true JPS59113669A (ja) 1984-06-30
JPH0458704B2 JPH0458704B2 (ja) 1992-09-18

Family

ID=6180152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58232214A Granted JPS59113669A (ja) 1982-12-08 1983-12-08 半導体素子

Country Status (4)

Country Link
US (1) US4903112A (ja)
EP (1) EP0111181B1 (ja)
JP (1) JPS59113669A (ja)
DE (2) DE3245457A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2729309B2 (ja) * 1988-12-05 1998-03-18 三菱電機株式会社 半導体装置の製造方法
US5082792A (en) * 1990-08-15 1992-01-21 Lsi Logic Corporation Forming a physical structure on an integrated circuit device and determining its size by measurement of resistance
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
GB9215653D0 (en) * 1992-07-23 1992-09-09 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53108382A (en) * 1977-03-04 1978-09-21 Hitachi Ltd Semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969745A (en) * 1974-09-18 1976-07-13 Texas Instruments Incorporated Interconnection in multi element planar structures
US4143384A (en) * 1975-12-11 1979-03-06 Raytheon Company Low parasitic capacitance diode
FR2362492A1 (fr) * 1976-08-19 1978-03-17 Thomson Csf Transistor a effet de champ a structure interdigitee et procedes de fabrication dudit transistor
NL7612883A (nl) * 1976-11-19 1978-05-23 Philips Nv Halfgeleiderinrichting, en werkwijze ter ver- vaardiging daarvan.
US4194933A (en) * 1977-05-06 1980-03-25 Bell Telephone Laboratories, Incorporated Method for fabricating junction lasers having lateral current confinement
US4200968A (en) * 1978-08-09 1980-05-06 Harris Corporation VMOS transistor and method of fabrication
GB2049273B (en) * 1979-05-02 1983-05-25 Philips Electronic Associated Method for short-circuting igfet source regions to a substrate
DE2929682A1 (de) * 1979-07-04 1981-01-15 Bbc Brown Boveri & Cie Verfahren zum aetzen von silizium- substraten und substrat zur durchfuehrung des verfahrens
DE3016749A1 (de) * 1980-04-30 1981-11-05 Siemens AG, 1000 Berlin und 8000 München Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung
US4503598A (en) * 1982-05-20 1985-03-12 Fairchild Camera & Instrument Corporation Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques
US4417385A (en) * 1982-08-09 1983-11-29 General Electric Company Processes for manufacturing insulated-gate semiconductor devices with integral shorts
DE3402867A1 (de) * 1984-01-27 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Halbleiterbauelement mit kontaktloch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53108382A (en) * 1977-03-04 1978-09-21 Hitachi Ltd Semiconductor device

Also Published As

Publication number Publication date
EP0111181B1 (de) 1990-06-27
DE3245457A1 (de) 1984-06-14
DE3381695D1 (de) 1990-08-02
JPH0458704B2 (ja) 1992-09-18
EP0111181A3 (en) 1986-07-09
EP0111181A2 (de) 1984-06-20
US4903112A (en) 1990-02-20

Similar Documents

Publication Publication Date Title
KR100306935B1 (ko) 집적회로내에트렌치절연구조물을형성하는방법
JPH02302044A (ja) 半導体装置の製造方法
CN112271179A (zh) 有源区结构以及形成有源区结构的方法
JPS59113669A (ja) 半導体素子
JPS63299144A (ja) パッド用酸化保護層でシールされたインターフェイス分離方法
JPH0260071B2 (ja)
US5962908A (en) Contact regions for narrow trenches in semiconductor devices and method
KR100463203B1 (ko) 활성 영역을 구비하는 반도체 소자
CA1115426A (en) U-groove mos device
US3998674A (en) Method for forming recessed regions of thermally oxidized silicon and structures thereof utilizing anisotropic etching
KR100590201B1 (ko) 자기정렬 콘택 패드의 제조 방법
JPH01101664A (ja) 半導体集積回路装置
JP2871216B2 (ja) 半導体装置の製造方法
KR20040098106A (ko) 비휘발성 메모리 장치 및 그 제조 방법
JP2710843B2 (ja) 半導体装置の製造方法
KR100313531B1 (ko) 반도체 장치의 분리구조 형성방법
KR100244298B1 (ko) 반도체 소자의 구조 및 제조 방법
US6580088B2 (en) Semiconductor devices and methods for manufacturing the same
KR100258857B1 (ko) 반도체소자의 분리구조 제조방법
KR19980015073A (ko) 랜딩 패드를 갖는 반도체 소자의 제조방법
KR20020094505A (ko) 비휘발성 메모리 소자 및 그 제조방법
KR0145077B1 (ko) 반도체기판 표면위의 비 평면형 구조 형성방법
JPS58197880A (ja) 半導体装置及びその製造方法
KR19980039905A (ko) 반도체 장치의 전하저장전극 형성방법
JPH0114693B2 (ja)