CN103125023B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103125023B
CN103125023B CN201180041733.4A CN201180041733A CN103125023B CN 103125023 B CN103125023 B CN 103125023B CN 201180041733 A CN201180041733 A CN 201180041733A CN 103125023 B CN103125023 B CN 103125023B
Authority
CN
China
Prior art keywords
layer
diode
groove
insulated gate
ground floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180041733.4A
Other languages
English (en)
Other versions
CN103125023A (zh
Inventor
池田知治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN103125023A publication Critical patent/CN103125023A/zh
Application granted granted Critical
Publication of CN103125023B publication Critical patent/CN103125023B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Abstract

本发明涉及半导体装置及其制造方法。所述半导体装置在同一半导体基板上形成有二极管区和绝缘栅双极性晶体管区。二极管区具备：第一层，其被埋入从半导体基板的表面侧至二极管漂移层的、二极管沟槽内；第二层，其被埋设在第一层内，且其下端位于与二极管体层和二极管漂移层的边界相比较深的深度处。绝缘栅双极性晶体管区具备绝缘栅双极性晶体管栅，所述缘栅双极性晶体管栅从半导体基板的表面侧起贯穿绝缘栅双极性晶体管体层，并到达绝缘栅双极性晶体管漂移层。第二层从二极管沟槽的内侧朝向外侧对第一层进行按压。在二极管漂移层中，至少在第二层的下端的深度处形成有寿命控制区，寿命控制区内的晶体缺陷密度高于寿命控制区外的晶体缺陷密度。

Description

半导体装置及其制造方法
技术领域
本说明书中记载的技术涉及半导体装置及其制造方法。
背景技术
在日本国专利公开公报2007－103770号（专利文献1）及日本国专利公开公报2008－192737号（专利文献2）中，公开了在同一半导体基板上形成有二极管区和IGBT（InsulatedGateBipolarTransistor：绝缘栅双极性晶体管）区的半导体装置。为了使二极管的恢复特性提高，从而在这些半导体装置的二极管区形成有用于对载流子的寿命进行控制的损伤层。损伤层通过在半导体基板的深度方向上照射轻离子等而形成。为了选择性地在二极管区中形成损伤层，从而在通过掩膜将不形成半导体基板的损伤层的区域覆盖的状态下照射轻离子等。
在先技术文献
专利文献
专利文献1:日本特开2007－103770号公报
专利文献2:日本特开2008－192737号公报
发明内容
发明所要解决的课题
当使用掩膜并照射轻离子等时，需要进行定位调整，以使损伤层的位置和二极管区的位置一致。在定位精度不充分，形成掩膜的位置不恰当的情况下，在IGBT区也形成了损伤层。当在IGBT区形成损伤层时，IGBT的通态电阻上升从而损失增大等的、IGBT特性可能降低。
本申请的目的在于，提供在不使用掩膜照射轻离子等的条件下能够选择性地在二极管区形成损伤层的半导体装置的结构、及该半导体装置的制造方法。
用于解决课题的方法
本说明书公开了一种在同一半导体基板上形成有二极管区和IGBT区的半导体装置。二极管区具备：第一导电型的阳极层，其露出于半导体基板的表面上；第一导电型的二极管体层，其被形成在阳极层的背面侧；第二导电型的二极管漂移层，其被形成在二极管体层的背面侧；第二导电型的阴极层，其被形成在二极管漂移层的背面侧，且与二极管漂移层相比第二导电型的杂质浓度较高；第一层，其被埋入从半导体基板的表面侧至二极管漂移层的、二极管沟槽内；第二层，其被埋设在第一层内，且其下端位于与二极管体层和二极管漂移层的边界相比较深的深度处。IGBT区具备：第二导电型的发射层，其露出于半导体基板的表面上；第一导电型的IGBT体层，其被形成在发射层的侧方以及背面侧，且其一部分露出于半导体基板的表面上；第二导电型的IGBT漂移层，其被形成在IGBT体层的背面侧；第一导电型的集电层，其被形成在IGBT漂移层的背面侧；IGBT栅，其从半导体基板的表面侧起贯穿IGBT体层，并到达IGBT漂移层。第二层从二极管沟槽的内侧朝向外侧对第一层进行按压。在二极管漂移层中，至少在第二层的下端的深度处形成有寿命控制区，寿命控制区内的晶体缺陷密度高于寿命控制区外的晶体缺陷密度。
根据上述的半导体装置，第二层从二极管沟槽的内侧朝向外侧对第一层进行按压。因此，在形成有第二层的范围内第一层被按压，在未形成第二层的范围内，第一层未被按压。其结果是，在半导体基板的至少第二层的下端的深度附近，形成了晶体缺陷密度较高的寿命控制区。由于第二层的下端位于与二极管体层和二极管漂移层的边界相比较深的深度处，因此寿命控制区被形成在二极管漂移层内。由此能够提供可在不使用掩膜照射轻离子等的条件下选择性地在二极管区形成损伤层的半导体装置。由于对应于二极管沟槽的位置而形成了寿命控制区，因此不需要定位调整，从而再现性优异。由于不需要定位调整或照射轻离子等，因此能够提供制造工序被简化并可高精度地形成寿命控制区的半导体装置。
在上述的半导体装置中，成为第二层的材料的第二材料为，成为第一层的材料的第一材料的氧化物。
本申请还能够提供上述的半导体装置的制造方法。该制造方法包括：在二极管沟槽内，以具有空隙的状态而填充第一材料的工序，所述第一材料成为，作为第一层的材料的材料；在被填充后的第一材料的空隙内，填充成为第二层的材料的第二材料并使所述第二材料膨胀的工序。而且，第二材料为第一材料的氧化物，在进行膨胀的工序内，在空隙内使第一材料氧化并进行膨胀。
附图说明
图1为实施例1所涉及的半导体装置的剖视图。
图2为用于说明实施例1所涉及的半导体装置的制造方法的图。
图3为用于说明实施例1所涉及的半导体装置的制造方法的图。
图4为用于说明实施例1所涉及的半导体装置的制造方法的图。
图5为用于说明实施例1所涉及的半导体装置的制造方法的图。
图6为用于说明实施例1所涉及的半导体装置的制造方法的图。
图7为用于说明实施例1所涉及的半导体装置的制造方法的图。
图8为用于说明实施例1所涉及的半导体装置的制造方法的图。
图9为用于说明实施例1所涉及的半导体装置的制造方法的图。
图10为用于说明实施例1所涉及的半导体装置的制造方法的图。
图11为用于说明实施例1所涉及的半导体装置的制造方法的图。
图12为实施例2所涉及的半导体装置的剖视图。
图13为用于说明实施例2所涉及的半导体装置的制造方法的图。
图14为用于说明实施例2所涉及的半导体装置的制造方法的图。
图15为用于说明实施例2所涉及的半导体装置的制造方法的图。
具体实施方式
本说明书公开了一种在同一半导体基板上形成有二极管区和IGBT区的半导体装置。在二极管区中，形成有从半导体基板的表面侧到达二极管漂移层的、纵型的二极管沟槽。在二极管沟槽内埋入有第一层，在第一层内埋设有第二层。第二层的下端位于与二极管体层和二极管漂移层的边界相比较深的深度处。第二层从二极管沟槽的内侧朝向外侧对第一层进行按压。在二极管漂移层形成有寿命控制区。寿命控制区被形成在第二层的下端附近。更具体而言，寿命控制区至少被形成在第二层的下端的深度处，而且，可以扩展至第二层的下端的深度的上方（半导体基板的表面侧）或下方（半导体基板的背面）。
第一层可以使用与形成在IGBT区的栅电极相同的材料。如果使用与IGBT区的栅电极相同的材料来作为成为第一层的材料的第一材料，则能够使形成第一层的工序与形成栅电极的工序共通化。作为第一材料，虽然其没有被限定，但可以优选使用多晶硅、氮化硅（SiNx）、锗化硅（SiGe）、碳化硅（SiC）等。第一层可以通过绝缘膜而与形成在半导体基板的表面上的表面电极（例如，发射极）隔离。或者，第一层和表面电极也可以被电连接。
第二层被埋设在第一层内，第二层只需为，从二极管沟槽的内侧朝向外侧对第一层进行按压的结构即可。例如，第二层可以通过如下方式而形成，即，将通过热处理而发生体积膨胀的材料填充至第一层的空隙内而形成。或者，第二层也可以通过如下的材料而形成，该材料为，通过进行热处理而在第一层的空隙内生成并发生体积膨胀的材料。由于第二层因热处理而生成或发生体积膨胀，因此第二层从二极管沟槽的内侧朝向外侧对第一层进行按压。优选为，成为第二层的材料的第二材料在半导体装置的制造工序中，通过通常进行的热处理（例如，表面绝缘膜等的氧化硅膜形成工序，或进行了杂质离子的注入后的退火处理中的热处理）而生成或发生体积膨胀。
优选为，第二层为通过将第一层氧化而形成的氧化物。这种情况下，优选通过如下方式形成第二层，即，首先，使第一层以具有空隙的状态而形成，接下来，使第一层的面向空隙的部分被氧化，从而在空隙内使氧化膜在第一层的表面生长，进而形成第二层。在半导体装置的制造工序中，能够利用通常所进行的热处理，来进行形成第二层的工序。另外，在本说明书中，“第一层具有空隙”是指，在二极管沟槽内，第一层的表面彼此之间经由空间而被分离，或者，第一层的表面彼此之间处于相接的状态。第二层只要在其形成工序中至少能够填充空隙即可，优选为，以超过空隙的体积的方式而发生膨胀。
另外，本申请所涉及的半导体装置以与漂移层的背面相接的方式而具备缓冲层，也可以以与缓冲层的背面相接的方式而形成有集电层、阴极层。此外，第一层和第二层既可以与表面电极隔离，也可以与表面电极相接。
本申请所公开的半导体装置能够利用现有的半导体装置的制造方法而容易地进行制造。能够在不追加复杂的制造工序的条件下，在被形成于二极管区的沟槽内形成第一层及第二层，另一方面在被形成于IGBT区内的沟槽内，在没有空隙的状态下填充栅电极。特别是，在第一层与栅电极为相同材料的情况下，或者，在此基础上进而第二层为对第一层进行热处理而生成的氧化物的情况下，利用形成栅电极或表面绝缘膜等的工序，从而将能够同时形成二极管区的第一层及第二层，使工序进一步变少。例如，通过使二极管栅的沟槽宽度（沟槽的与长度方向垂直的方向上的宽度）宽于IGBT栅的沟槽宽度，从而在二极管沟槽内形成处于具有空隙的状态下的第一层，并且能够在IGBT沟槽内，在没有空隙的状态下填充栅电极。此外，通过使IGBT栅的沟槽宽度以从半导体基板的表面侧朝向背面侧缩窄的方式而倾斜，另一方面将二极管栅的沟槽宽度设计为在半导体基板的深度方向上成为固定，也同样能够形成第一层和栅电极。
此外，在通过形成第二层从而形成寿命控制区的情况下，与现有的照射带电粒子的情况相比，对于形成寿命控制区的位置而言的再现性优异。根据本申请，能够预先通过实验或模拟而对第二层等的位置与寿命控制区之间的位置关系进行调查，从而再现性良好地将寿命控制区形成在适当的位置处。由于能够确保再现性，因此不需要以考虑制造误差的方式而扩大IGBT区与二极管区之间的间隔。因此，即使与现有技术相比而将IGBT区与二极管区之间的间隔设计得较窄，也能够使寿命控制区不被形成在IGBT区内。
实施例1
（半导体装置）
图1所示的半导体装置10为，在同一半导体基板100上形成有IGBT和二极管的反向导通IGBT（RC－IGBT）。
半导体装置10具备：半导体基板100、形成在半导体基板100表面侧的绝缘栅130、虚设栅140及表面绝缘膜150、与半导体基板100的表面相接的表面电极102、与半导体基板100的背面相接的背面电极103。半导体基板100具备IGBT区11和二极管区12。绝缘栅130和虚设栅140分别以大致固定的间隔而被形成在半导体基板100上。
半导体基板100具备：n＋型的发射层114、p＋型的体接触层115、p＋型的阳极层125、p型的体层113、n型的漂移层112、p＋型的集电层111及n＋型的阴极层121。发射层114、体接触层115及阳极层125露出于半导体基板100的表面上，并与表面电极102相接。体层113被形成在发射层114、体接触层115及阳极层125的背面。漂移层112被形成在体层114的背面。集电层111及阴极层121被形成在漂移层112的背面。与体层114相比，集电层111、体接触层115及阳极层125的p型的杂质浓度较高。与漂移层112相比，发射层114及阴极层121的n型的杂质浓度较高。在半导体装置10中，二极管漂移层和IGBT漂移层作为一个层（漂移层112）而被形成。在漂移层112中，被包含在IGBT区11内的部分为IGBT漂移层，被包含在二极管区12内的部分为二极管漂移层。此外，在半导体装置10中，二极管体层的一部分和IGBT体层作为一个层（体层113）而被形成。在体层113中，被包含在IGBT区11内的部分为IGBT体层，被包含在二极管区12内的部分为二极管体层。IGBT体层还包含体接触层115。
在IGBT区11中形成有绝缘栅130，所述绝缘栅130从半导体基板100的表面侧起贯穿体层113，并到达漂移层112。绝缘栅130具备：栅绝缘膜132，其被形成在沟槽131的内壁上，该沟槽131被形成在半导体基板100的表面侧；栅电极133，其以被栅绝缘膜132覆盖的方式而被填充至沟槽131内。绝缘栅130与将发射层114和漂移层112隔离的部分的体层113接触。栅电极133通过表面绝缘膜150而与表面电极102隔离。
在二极管区12中形成有虚设栅140，所述虚设栅140从半导体基板100的表面侧起贯穿体层113，并到达漂移层112。虚设栅140具备：虚设栅绝缘膜142，其被形成在沟槽141的内壁上；第一层143，其以被虚设栅绝缘膜142覆盖的方式而被填充在沟槽141内；第二层144，其被埋设在第一层143内。虚设栅140与体层113相接。第一层143通过表面绝缘膜150而与表面电极102隔离。虚设栅140的沟槽宽度Ｄ12宽于绝缘栅130的沟槽宽度Ｄ11。第二层144沿着虚设栅140的长度方向延伸。此外，第二层144的下端144a位于与体层113和漂移层112的边界相比较深的深度处。沿着半导体基板100的深度方向，在形成了第二层144的范围内，第二层144从沟槽141的内侧朝向外侧对第一层143进行按压。在未形成第二层144的范围内，第一层143未被按压。第二层144在半导体基板100的背面方向、虚设栅的长度方向以及沟槽宽度方向（宽度方向）上与第一层143相接。此外，第二层144在半导体基板100的表面方向上与表面绝缘层153相接。栅电极133和第一层143由相同材料（多晶硅）形成。第二层以第一层143的氧化物（硅氧化物）作为材料。
在二极管区52内的漂移层112上形成有寿命控制区127。虽然寿命控制区127延伸至IGBT区51和二极管区52的边界（与集电层111和阴极层121的边界一致），但并未被形成在IGBT区51内。寿命控制区127被形成在第二层144的下端144a的深度及该深度附近，并在该深度处，于半导体基板100的平面方向上扩展。寿命控制区127内的晶体缺陷密度高于寿命控制区127外的漂移层112内的晶体缺陷密度。通过在二极管区51上形成寿命控制区127，从而降低了载流子的寿命，进而能够使二极管特性（例如，恢复特性）提高。另一方面，由于在IGBT区51内未形成寿命控制区127，因此不会出现IGBT特性受到损害（例如，IGBT的通态电阻增大）的情况。
（半导体装置的制造方法）
关于半导体装置10的制造方法，以绝缘栅130及虚设栅140的制造工序为中心进行说明。如已说明的那样，成为第一层143的材料的第一材料为多晶硅，成为第二层144的材料的第二材料为第一材料的氧化物、即硅氧化物。
首先，准备半导体晶片500。半导体晶片500为n型的硅晶片。如图2所示，在半导体晶片500的表面形成已被实施了图案形成的保护膜601，并进行硅晶片的蚀刻。由此，在IGBT区51内形成沟槽531，并在二极管区52内形成沟槽541。与图1同样，沟槽531的宽度为Ｄ11，沟槽541的宽度为Ｄ12（Ｄ11＜Ｄ12）。另外，也可以使用硅氮化膜来代替保护膜601。
接下来，去除保护膜601，在进行了对蚀刻处理时的损伤层进行去除的处理（化学干蚀刻、牺牲氧化等）之后，进行表面氧化处理。由此，如图3所示，在半导体晶片500的表面及沟槽531、541的内壁上形成作为绝缘膜的氧化物层602。
接下来，如图4所示，使多晶硅层630成膜。多晶硅层630被填充至沟槽531的内部，并且沿着沟槽541的内壁被成膜。沿着沟槽541的内壁而被成膜的多晶硅层630，在分隔面631上经由空间（空隙544）而相向并被分离，而在接触面632上相接。分隔面631的下端（即，空隙544的下端）在通过后述的工序而形成了体层时，被调整为位于与体层和漂移层的边界相比较深的深度处。由于沟槽531的宽度窄于沟槽541的宽度，因此，在沟槽531内于没有空隙的状态下而填充多晶硅层630的同时，在沟槽541内于具有空隙544的状态下形成多晶硅层630。关于沟槽531的宽度Ｄ11、沟槽541的宽度Ｄ12以及多晶硅层630的厚度Ｐ，通过调整为满足Ｄ11＜2Ｐ＜Ｄ12的关系，从而能够使沟槽531及沟槽541的内部的多晶硅层630成为图4所示的状态。被填充至沟槽531内的多晶硅层630成为栅电极133。被形成在沟槽541内的多晶硅层630成为第一层143。
接下来，如图5所示，使用干蚀刻等的方法来去除多晶硅层630的不需要的部分。在二极管区52中，多晶硅层630的上部632被去除，而使分隔面631露出。另外，在该工序中，优选为，使用反应离子蚀刻等的方法来进行各向异性蚀刻，以使分隔面631不会过度扩大。
接下来，如图6所示，进行多晶硅层630的表面氧化处理。由此，在图5中，在露出的多晶硅层630的表面及氧化物层602的表面上形成氧化物层640。氧化物层640还被形成在多晶硅层630的分隔面631的表面上，沟槽541内的空隙544通过氧化物层640而被填充。被填充至空隙中的氧化物层640的一部分、即空隙氧化物层641，被埋设在多晶硅层630中。由于空隙氧化物层641膨胀为大于空隙544的体积，因此沿着半导体基板500的深度方向，在形成有空隙氧化物层641的范围内，空隙氧化物层641从沟槽541的内侧朝向外侧对第一层143进行按压。在没有形成空隙氧化物层641的范围内，未对多晶硅层630进行按压。因此，通过形成空隙氧化物层641，从而在二极管区52中，如图6的箭头所示，在形成有空隙氧化物层641的范围内产生了作用于半导体晶片500上的应力。通过该应力，从而如图7所示，在半导体晶片500上形成了晶体缺陷区527。由于晶体缺陷区527以空隙氧化物层641的下端为起点而被形成，因此通过对空隙氧化物层641的下端的深度（或者，空隙544的下端的深度）进行调整，从而能够对形成晶体缺陷区527的位置（深度）进行调整。
接下来，如图8所示，集电层511、阴极层512、体层513、发射层514、体接触层515、阳极层525等半导体层被形成在半导体晶片500内。而且，表面绝缘膜550、表面电极502、背面电极503等被形成在半导体晶片500的表面或背面。晶体缺陷区527位于二极管区52的漂移层512内，作为使载流子的寿命降低的寿命控制区来发挥功能。通过对图8所示的半导体晶片500进行切割等，从而能够制造图1所示的半导体装置10。
如上所述，在实施例1所涉及的半导体装置10中，成为第二层144的材料的第二材料为，通过对成为第一层143的材料的第一材料进行氧化而被形成的氧化物。第二层144在半导体装置的制造工序中，通过通常进行的热处理而形成。成为第二层144的空隙氧化物层641被形成，且其体积发生膨胀，成为第二层144的空隙氧化物层641从二极管沟槽的内侧朝向外侧对成为第一层143的多晶硅层630进行按压，从而在沟槽541周围的半导体层形成晶体缺陷区527。由于氧化膜层641的下端位于与体层531和漂移层512的边界相比较深的深度处，因此寿命控制区被形成在二极管漂移层内。另一方面，由于能够在IGBT沟槽内于没有空隙的状态下填充栅电极，因此未形成晶体缺陷区527。由此能够提供一种半导体装置，其能够在不使用掩膜而照射轻离子等的条件下，选择性地仅在二极管区上形成损伤层。由于对应于二极管沟槽的位置而形成了寿命控制区，因此不需要定位调整，从而再现性优异。根据实施例1，能够在使制造工序简化的同时，高精度地形成寿命控制区。
（改变例）
在二极管沟槽内形成的、具有空隙的状态下的第一层的形态，并不限于图4等所示的沟槽541。例如，如图9所示，也可以设计为，使具有接触面632a但不具有分隔面的多晶硅层630a被形成于沟槽541的内部。通过对多晶硅层630a进行表面氧化处理从而在接触面632a的表面形成氧化膜，且与图6及图7同样地，通过氧化膜生成时的应力而形成了晶体缺陷区。
相对于此，如图10所示，也可以设计为，使具有分隔面631b但不具有接触面的多晶硅层630b被形成于沟槽541的内部。通过对多晶硅层630b进行表面氧化处理，从而如图11所示，在分隔面631b的表面形成氧化膜640b。只要设计为，图10所示的相向的分隔面631b的距離d相对于图11所示的氧化膜640b的厚度a而言具有2a＞d的关系即可，且与图6及图7同样地，通过第二层生成时的应力而形成了晶体缺陷区。
实施例2
图12所示的半导体装置30为，在同一半导体基板300上形成有IGBT和二极管的反向导通IGBT（RC－IGBT）。在半导体装置30中，形成在IGBT区31内的绝缘栅330以及形成在二极管区32内的虚设栅340的形状，与半导体装置10不同。在绝缘栅330中，沟槽331的沟槽宽度从半导体基板300的表面侧朝向背面侧缩窄。在虚设栅340中，沟槽341的沟槽宽度从半导体基板300的表面侧起至沟槽341的底面附近为大致固定。虚设栅340的沟槽宽度Ｄ32窄于绝缘栅330的沟槽宽度Ｄ31。由于其他的结构与图1所示的半导体装置10相同，因此通过将图1的参考编号的以100为基础的号码替换为图12的以300为基础的号码，从而省略重复说明。
在半导体装置30中，绝缘栅330的沟槽331的沟槽宽度从半导体基板300的表面侧朝向背面侧缩窄。因此，在半导体装置30的制造工序中，在填充成为栅电极333的多晶硅等时，难以产生空隙。另一方面，由于虚设栅340的沟槽341的沟槽宽度在半导体基板300的深度方向上大致固定，因此，如果在填充栅电极333的同时形成第一层343，则第一层343内容易产生空隙。如果将沟槽331形成为图12所示的这种形状，则即使虚设栅340的沟槽宽度Ｄ32窄于绝缘栅330的沟槽宽度Ｄ31，也能够在沟槽341内形成具有空隙的状态下的第一层343，并且以没有空隙的状态而在沟槽331内填充栅电极333。之后，能够以与实施例1同样的方式，在半导体装置的制造工序中，通过通常进行的热处理而形成第二层，并形成寿命控制区327。
对半导体装置30的制造方法进行说明。首先，准备n型的半导体晶片700（硅晶片），且如图13所示，在半导体晶片700的IGBT区71的表面上形成已被实施了图案形成的掩膜811，并在二极管区72的表面上形成已被实施了图案形成的掩膜801。掩膜801以硅氮化膜作为材料，掩膜811以氧化硅膜作为材料。在形成有掩膜801、811的状态下，选择性地使用用于对硅进行蚀刻的蚀刻液（例如，KOH、氢氧化四甲铵水溶液（TMAH））、或者等离子体（例如，混合了SF6、HBr、O2的等离子体）等，从而进行蚀刻处理。由此，如图13所示，在IGBT区71形成沟槽731，在二极管区72形成沟槽732。沟槽731及沟槽732的沟槽宽度从半导体晶片700的表面侧起至沟槽731、741的底面附近为大致固定。
接下来，选择性地使用用于对硅氧化物进行蚀刻的蚀刻溶液（例如，氢氟酸）等，从而进行蚀刻处理。由此，如图14所示。掩膜811被部分去除，从而在沟槽731的附近半导体晶片700的表面露出。
接下来，再次选择性地使用用于对硅进行蚀刻的蚀刻溶液、或等离子体等，从而进行蚀刻处理。由此，如图15所示，半导体晶片700的沟槽731的附近的露出部分以及沟槽731的部分内壁被去除，从而形成沟槽751。沟槽751的沟槽宽度从半导体晶片700的表面侧朝向背面侧缩窄。另外，关于沟槽741，其部分内壁也被去除，从而形成了沟槽761。沟槽761的沟槽宽度在半导体基板700的深度方向上大致固定。之后，如果去除掩膜801及掩膜811的双方，并进行与实施例1中所说明的图3～图8相同的工序，则能够形成图12所示的半导体装置30。在通过相同工序而同时形成了成为栅电极333及第一层343的多晶硅的情况下，与图4同样，能够在沟槽751内填充多晶硅，并在沟槽761内形成具有空隙的状态下的多晶硅。之后，如果与图5～6同样地，在将多晶硅的一部分去除后进行热氧化处理，则能够在沟槽761内形成成为第二层344的氧化膜，且与图7同样地，在沟槽761的附近产生应力从而形成晶体缺陷区。而且，与图8同样地，在形成了图12所示的半导体装置30的其他结构之后进行切割。
虽然以上述的实施例1、2以及改变例为例进行了说明，但在形成二极管栅的第一层及第二层时，也可以使用其他的方法。例如，也可以在形成了具有空隙的状态下的第一层之后，将因热处理而发生膨胀的材料作为第二层而填充至空隙中。此外，例如，第一层和栅电极也可以不是相同的材料。由于如上述的实施例等中所说明的那样，当第一层和栅电极使用相同的材料时，能够通过相同工序而同时形成，因此能够使半导体装置的制造工序的工时进一步减少，从而在这一点上为优选。
以上，虽然对本发明的实施例进行了详细说明，但这些仅为例示，而并不对专利权利要求进行限定。专利权利要求所记载的技术中，还包括对以上所例示的具体示例进行各种变形、变更而得到的发明。
本说明书或附图中所说明的技术要素为，单独或通过各种组合而发挥技术上的有用性的要素，其并不限定于申请时权利要求中所记载的组合。此外，在本说明书或附图中例示的技术为能够同时实现多个目的的技术，且实现其中的一个目的本身也具有技术上的有用性。

Claims (4)

1.一种半导体装置，其在同一半导体基板上形成有二极管区和绝缘栅双极性晶体管区，其中，
二极管区具备：
第一导电型的阳极层，其露出于半导体基板的表面上；
第一导电型的二极管体层，其被形成在阳极层的背面侧；
第二导电型的二极管漂移层，其被形成在二极管体层的背面侧；
第二导电型的阴极层，其被形成在二极管漂移层的背面侧，且与二极管漂移层相比第二导电型的杂质浓度较高；
绝缘膜，其被形成在从半导体基板的表面侧至二极管漂移层的二极管沟槽的内壁上；
第一层，其被绝缘膜覆盖，且被埋入二极管沟槽内；
第二层，其被埋设在第一层内，且其下端位于与二极管体层和二极管漂移层的边界相比较深的深度处，
绝缘栅双极性晶体管区具备：
第二导电型的发射层，其露出于半导体基板的表面上；
第一导电型的绝缘栅双极性晶体管体层，其被形成在发射层的侧方以及背面侧，且其一部分露出于半导体基板的表面上；
第二导电型的绝缘栅双极性晶体管漂移层，其被形成在绝缘栅双极性晶体管体层的背面侧；
第一导电型的集电层，其被形成在绝缘栅双极性晶体管漂移层的背面侧；
绝缘栅双极性晶体管栅，其从半导体基板的表面侧起贯穿绝缘栅双极性晶体管体层，并到达绝缘栅双极性晶体管漂移层，
第二层从二极管沟槽的内侧朝向外侧对第一层进行按压，
在二极管漂移层中，至少在第二层的下端的深度处形成有寿命控制区，
寿命控制区内的晶体缺陷密度高于寿命控制区外的晶体缺陷密度。
2.如权利要求1所述的半导体装置，其中，
成为第二层的材料的第二材料为，成为第一层的材料的第一材料的氧化物。
3.一种制造方法，其为权利要求1或2所述的半导体装置的制造方法，
其包括：
在二极管沟槽的内壁上形成绝缘膜的工序，
在二极管沟槽内，以具有空隙的状态而填充第一材料的工序，所述第一材料成为，作为第一层的材料的材料；
在被填充后的第一材料的空隙内，填充成为第二层的材料的第二材料并使所述第二材料膨胀的工序。
4.如权利要求3所述的制造方法，其中，
第二材料为第一材料的氧化物，
在进行膨胀的工序中，在空隙内使第一材料氧化并进行膨胀。
CN201180041733.4A 2011-09-28 2011-09-28 半导体装置及其制造方法 Expired - Fee Related CN103125023B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/072273 WO2013046377A1 (ja) 2011-09-28 2011-09-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN103125023A CN103125023A (zh) 2013-05-29
CN103125023B true CN103125023B (zh) 2016-05-25

Family

ID=47910293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180041733.4A Expired - Fee Related CN103125023B (zh) 2011-09-28 2011-09-28 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US8659052B2 (zh)
JP (1) JP5488687B2 (zh)
CN (1) CN103125023B (zh)
DE (1) DE112011105681B4 (zh)
WO (1) WO2013046377A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
US9184255B2 (en) * 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
KR20140049313A (ko) * 2012-10-17 2014-04-25 에스케이하이닉스 주식회사 반도체 소자의 정렬 키 및 이의 형성 방법
CN104425245B (zh) * 2013-08-23 2017-11-07 无锡华润上华科技有限公司 反向导通绝缘栅双极型晶体管制造方法
JP6158058B2 (ja) * 2013-12-04 2017-07-05 株式会社東芝 半導体装置
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP6107767B2 (ja) * 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
US9640610B2 (en) * 2014-02-28 2017-05-02 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
JP6277814B2 (ja) * 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
JP2015201615A (ja) * 2014-03-31 2015-11-12 サンケン電気株式会社 半導体装置及びその製造方法
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016058654A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JP6197773B2 (ja) * 2014-09-29 2017-09-20 トヨタ自動車株式会社 半導体装置
JP6319057B2 (ja) * 2014-11-21 2018-05-09 三菱電機株式会社 逆導通型半導体装置
CN105789331B (zh) * 2014-12-25 2019-09-17 无锡华润上华科技有限公司 半导体整流器件及其制作方法
US9929260B2 (en) 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
US9660084B2 (en) * 2015-07-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
US10332990B2 (en) * 2015-07-15 2019-06-25 Fuji Electric Co., Ltd. Semiconductor device
DE112016000210T5 (de) 2015-07-16 2017-09-07 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
JP6582762B2 (ja) * 2015-09-03 2019-10-02 株式会社デンソー 半導体装置
JP6621925B2 (ja) * 2016-07-19 2019-12-18 三菱電機株式会社 半導体装置及びその製造方法
TWI719262B (zh) 2016-11-03 2021-02-21 美商應用材料股份有限公司 用於圖案化之薄膜的沉積與處理
JP2018182254A (ja) * 2017-04-21 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6747593B2 (ja) * 2017-07-14 2020-08-26 富士電機株式会社 半導体装置
KR102471273B1 (ko) * 2017-08-22 2022-11-28 삼성전자주식회사 적층 구조체와 트렌치들을 갖는 반도체 소자
DE112018006404T5 (de) 2017-12-14 2020-09-03 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7114901B2 (ja) * 2018-01-11 2022-08-09 株式会社デンソー 半導体装置
WO2019198182A1 (ja) * 2018-04-11 2019-10-17 三菱電機株式会社 半導体装置、半導体ウエハおよび半導体装置の製造方法
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers
JP7331720B2 (ja) * 2020-02-06 2023-08-23 三菱電機株式会社 半導体装置
JP7459666B2 (ja) 2020-06-04 2024-04-02 三菱電機株式会社 半導体装置
JP2022144504A (ja) * 2021-03-19 2022-10-03 株式会社東芝 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274460B1 (en) * 1998-05-21 2001-08-14 Intersil Corporation Defect gettering by induced stress

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01238026A (ja) * 1988-03-17 1989-09-22 Mitsubishi Electric Corp 半導体装置の製造方法
JPH07201842A (ja) * 1993-12-28 1995-08-04 Nippon Steel Corp 半導体装置の製造方法
JP3455414B2 (ja) * 1998-03-17 2003-10-14 株式会社東芝 絶縁ゲート型半導体装置及びその製造方法
JP4791704B2 (ja) 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP4240140B1 (ja) 2007-09-10 2009-03-18 トヨタ自動車株式会社 給電装置とその駆動方法
JP5604029B2 (ja) * 2007-12-04 2014-10-08 ローム株式会社 半導体装置およびその製造方法
US8022472B2 (en) 2007-12-04 2011-09-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
JP2010263149A (ja) * 2009-05-11 2010-11-18 Toyota Motor Corp 半導体装置
JP2011166052A (ja) * 2010-02-15 2011-08-25 Toyota Central R&D Labs Inc 半導体素子とその半導体素子を備えた電力変換装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274460B1 (en) * 1998-05-21 2001-08-14 Intersil Corporation Defect gettering by induced stress

Also Published As

Publication number Publication date
US8659052B2 (en) 2014-02-25
DE112011105681T5 (de) 2014-07-10
WO2013046377A1 (ja) 2013-04-04
DE112011105681B4 (de) 2015-10-15
US20130075784A1 (en) 2013-03-28
CN103125023A (zh) 2013-05-29
JPWO2013046377A1 (ja) 2015-03-26
JP5488687B2 (ja) 2014-05-14

Similar Documents

Publication Publication Date Title
CN103125023B (zh) 半导体装置及其制造方法
CN102403338B (zh) SiC半导体器件及其制造方法
CN101604691B (zh) 半导体器件和半导体器件的制造方法
JP2004342660A (ja) 半導体装置及びその製造方法
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
CN103460388B (zh) 碳化硅半导体器件的制造方法
CN103871952A (zh) 制造半导体器件的方法和半导体工件
JP2006024950A (ja) ダブルゲート電界効果トランジスタとして用いられる層構造体、および、その製造方法
CN103026459A (zh) 半导体装置和在目标基板中形成结构以制造半导体装置的方法
CN102969288B (zh) 带有埋置电极的半导体器件
JP2010045335A (ja) 半導体基材内に材料層を製造する方法
JP2010526672A (ja) 裏面接続するためのトレンチ構造を有するマイクロマシンコンポーネントの製造方法
JP7392242B2 (ja) ハイブリッド集積用の改良された基板を製造するためのプロセス
US7132344B1 (en) Super self-aligned BJT with base shorted field plate and method of fabricating
JP2000312008A (ja) 炭化珪素静電誘導トランジスタおよびその製造方法
JP4539052B2 (ja) 半導体基板の製造方法
EP2562134B1 (en) Capacitive transducer and methods of manufacturing and operating the same
CN105789109B (zh) 包括埋入式阳极氧化物结构的半导体装置及其制造方法
CN104167443B (zh) 半导体器件、集成电路以及制造半导体器件的方法
JP6511034B2 (ja) 炭化珪素半導体装置の製造方法
JP2006179662A (ja) 半導体装置の製造方法
JPH09129874A (ja) 半導体装置及びその製造方法
JP2001044399A (ja) 半導体装置の製造方法
CN105762077A (zh) 绝缘栅双极晶体管的制造方法
CN109767986A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200414

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160525

Termination date: 20210928