JP5505407B2 - 高電圧ｆｅｔ用ゲートエッチング方法 - Google Patents
高電圧ｆｅｔ用ゲートエッチング方法 Download PDFInfo
- Publication number
- JP5505407B2 JP5505407B2 JP2011283023A JP2011283023A JP5505407B2 JP 5505407 B2 JP5505407 B2 JP 5505407B2 JP 2011283023 A JP2011283023 A JP 2011283023A JP 2011283023 A JP2011283023 A JP 2011283023A JP 5505407 B2 JP5505407 B2 JP 5505407B2
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- sidewalls
- gate
- dielectric regions
- trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000005530 etching Methods 0.000 title claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 210000000746 body region Anatomy 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000000758 substrate Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
Description
本開示は高電圧電界効果トランジスタを作製するための半導体プロセスに関する。
高電圧電界効果トランジスタ（ＨＶＦＥＴ）は、半導体技術分野において良く知られている。多くのＨＶＦＥＴは、デバイスが「オフ」状態にあるときの印加高電圧（例えば数百ボルト）を維持又は遮断する拡張ドレイン領域を含むデバイス構造を利用する。従来の垂直ＨＶＦＥＴ構造において、半導体材料のメサは、オン状態における電流フロー用の拡張ドレイン又はドリフト領域を形成する。トレンチゲート構造は、本体領域が配置されるメサの側壁領域に隣接した構造の上部付近で形成される。ゲートに電圧ポテンシャルを適切に印加することにより本体領域の垂直側壁部分に沿って導電チャネルが形成され、その結果、電流は、半導体材料を通って垂直方向に流れ、すなわちソース領域が配置される基板の上面からドレイン領域が位置付けられる基板の底面にまで下方に流れることができるようになる。
添付図面の各図において本発明を限定ではなく例証として図示する。
以下の説明において、本発明を完全に理解できるようにするために、材料の種類、寸法、構造的特徴、処理段階、その他などの特定の詳細が記載される。しかしながら、当業者であればこれらの特定の詳細は本発明を実施するのに必ずしも必要ではないことは理解されるであろう。
各図における要素は描写であり、分かりやすくするために縮尺通りに描かれていない点を理解すべきである。また、ＮチャネルのＨＶＦＥＴデバイスの作製方法が開示されているが、図示のドープ領域の全てにおいて反対の導電タイプを用いてＰチャネルＨＶＦＥＴを作製してもよい点も理解される。更に、各図は単一のデバイスを示しているようであるが、このようなトランジスタ構造は反復的手法で、又は組み合わせて、或いは複製的方法で作製されるのが一般的であることは当業者であれば理解されるであろう。言い換えると、図１Ａから図１Ｉの種々の例示的な処理段階によって示される垂直ＨＶＦＥＴデバイス構造の作製方法を用いて、複数の並行に配置された領域又は複製領域を有するデバイスを構成することができる。
図１は、作製プロセスにおいて、Ｎ型半導体材料のエピタキシャル層１２をＮ＋ドープのシリコン基板１１上に形成する最初の段階後の垂直ＨＶＦＥＴの例示的な側断面図を示している。１つの実施形態において、エピタキシャル層１２は、約１５μｍから１２０μｍ厚の範囲の垂直厚みを有する。Ｎ＋基板１１は、高濃度にドープされ、完成デバイスの基板の下部に位置付けられるドレイン領域にまで貫通して流れる電流に対する抵抗を最小限にする。エピタキシャル層１２のドーピングは、層が形成されているときに行うことができる。１つの実施形態において、エピタキシャル層１２のドープ濃度は、線形的に漸変され、実質的に均一な電界分布を示す拡張ドレイン領域を生成する。線形的漸変は、エピタキシャル層１２の上面下のあるポイントで終わることができる。
エピタキシャル層１２が形成された後で、半導体ウェーハの上面が適切にマスクされ、次いで、エピタキシャル層１２に深い垂直トレンチがエッチングされる。図１Ｂは、シリコンメサ１４を形成する垂直トレンチエッチングの後の作製プロセスにおける垂直ＨＶＦＥＴの例示的な側断面図である。メサ１４の高さ及び幅並びに隣接するトレンチ間の間隔は、デバイスの降伏電圧要件によって決定付けることができる。エピタキシャル層１２のメサ１４は、最終的にはＨＶＦＥＴデバイス構造のＮ型ドリフト領域を形成する。種々の実施形態において、メサ１４は、直交方向（紙面出入り方向）にかなりの横方向距離を延びることができる。特定の実施形態において、メサ１４によって形成されるＮ型ドリフト領域の横方向の幅は、極めて高い降伏電圧（例えば６００Ｖ）を達成するために確実に製造可能な範囲で可能な限り狭くされる。
図１Ｃは、メサ１４の側壁上に誘電体層を形成して酸化物領域１５を形成し、続いてトレンチの残りの部分をポリシリコン又は別の好適な材料で充填してフィールドプレート３５ａ及び３５ｂを形成した後の図１Ｂの例示的なデバイス構造を示す。誘電体層は二酸化ケイ素を含むのが好ましいが、窒化ケイ素又は他の好適な誘電体材料を用いてもよい。この実施例では、酸化物領域１５ａはメサ１４の側壁１９ａを覆い、メサ１４の反対側では酸化物領域１５ｂが側壁１９ｂを覆っている。側壁酸化物領域１５ａ及１５ｂはまた、それぞれのトレンチの各々において、Ｎ＋基板１１の露出部分を覆っている。酸化物層１５は、熱成長及び化学蒸着を含む種々の公知の方法を用いて形成することができる。
側壁酸化物領域１５の形成に続いて、トレンチの残りの開放部分は、フィールドプレート３５ａ及び３５ｂを形成する導電性材料で充填される。次いで、基板の上面は、化学機械研磨などの従来の平坦化技術を利用して平坦化することができる。フィールドプレートを形成するのに使用される導電性材料は、高濃度にドープされたポリシリコン、金属（又は金属合金）、シリサイド、又は他の好適な材料を含むことができる。完成したデバイス構造では、フィールドプレート部材３５ａ及び３５ｂは通常、容量性プレートとして機能することができ、該プレートは、ＨＶＦＥＴがオフ状態にあるとき（すなわち、ドレインが高電圧ポテンシャルまで引き上げられたとき）に拡張ドレイン領域の電荷を空乏させるのに用いることができる。１つの実施形態において、メサ１４の側壁１９から各フィールドプレート３５を分離する側壁酸化物の横方向厚みはほぼ４μｍである。
図１Ｄは、シリコン基板の上面のマスク処理後の図１Ｃの例示的なデバイス構造を示している。この実施例において、マスク層２１は、メサ１４の両側の酸化物領域１５ａ及び１５ｂの上にある開口部２２ａ及び２２ｂを有するフォトレジストの層を含む。メサ１４の直ぐ上にあるマスク層２１の一部は、メサの各側部の上の側壁１９の縁部を越えて距離「ｄ」だけ延び、すなわち重なり、酸化物領域１５ａ及び１５ｂの第１及び第２の側壁部分を覆っている点に留意されたい。すなわち、メサ１４に最も近い各開口部２２の縁部は、メサ１４の側壁１９と一致せず、むしろ開口部２２は意図的にオフセットされており、そのため各開口部２２の最も近接した縁部は対応するメサ側壁１９から短い距離だけ離れている。１つの実施形態において、重なり距離「ｄ」は、ほぼ０．２μｍから０．５μｍである。
図１Ｅは、ゲートトレンチ２４ａ及び２４ｂの形成後の図１Ｄの例示的なデバイス構造を示している。ゲートトレンチ２４ａ及び２４ｂは、開口部２２の直ぐ下にある区域において酸化物領域１５の誘電材料を除去する第１の誘電エッチング（矢印２６で示される）によって形成される。１つの実施形態において、第１の誘電エッチングは、実質的に異方性のプラズマエッチングである。第１の誘電エッチング２６は、１つの実施形態では約３μｍ深さである所要の深さ又は目標深さまで行われる。プラズマエッチング２６用に、例えばＣ4Ｆ8／ＣＯ／Ａｒ／Ｏ2ガスを用いることができる。第１のエッチングの異方特性は、メサ１４の側壁１９まで延びないか、又は貫通しないゲートトレンチ内の実質的に垂直な側壁輪郭をもたらす。別の言い方をすれば、マスク層２１の重なり距離「ｄ」は、開口部２２を貫通する異方性エッチングがシリコンメサ側壁１９を侵食せず、第１の誘電エッチング後でも酸化物領域１５を含む誘電材料の一部が側壁１９を覆ったままであるようにされる。
図１Ｆは、ゲートトレンチ内のメサ１４の側壁１９を覆う酸化物を除去した後の図１Ｅの例示的なデバイス構造を示している。第２の誘電エッチング（矢印２９で示される）は、マスク層２１の開口部２２ａ及び２２ｂを貫通して行われ、側壁１９ａ及び１９ｂ上の残りの酸化物を完全に除去することができる。１つの実施形態において、第２の誘電エッチングは、本質的にほぼ等方性のウェットエッチング（例えば緩衝ＨＦを用いたもの）である。それ故、それぞれメサ１４の側壁１９ａ及び１９ｂに沿ってエピタキシャルシリコン材料を露出させるゲートトレンチ開口部ペア２７ａ及び２７ｂになる。
図示の実施形態において、第２の誘電エッチング２９は高度に選択性のあるものとなり、これはシリコンをエッチングするよりも遙かに速い速度で誘電材料をエッチングすることを意味する。このプロセスを用いると、各側壁１９のシリコン表面が損傷を受けることがないので、この後に高品質のゲート酸化物を側壁表面上に成長させることができる。更に、第２の誘電エッチングの実質的に等方性の性質に起因して、ゲートトレンチは、垂直方向及び横方向の両方で同じ速度でエッチングされる。しかしながら、第２の誘電エッチングを利用してシリコンメサ側壁上の残留する１０分の数ミクロンの二酸化ケイ素を除去するときには、トレンチゲート開口部２７の縦横比に関する全体的作用は比較的重要ではない。１つの実施形態において、各ゲートトレンチ開口部２７の横方向幅は、ほぼ１．５μｍ幅であり、最終深さはほぼ３．５μｍである。
図１Ｇは、マスク層２１を除去し、側壁の露出部分を覆う高品質の薄い（例えば〜５００Å）ゲート酸化物層３１を形成し、続いてゲートトレンチを充填した後の図１Ｆの例示的なデバイス構造を示す。１つの実施形態では、ゲート酸化物層３１は、１００〜１０００Ａの範囲の厚みで熱成長する。マスク層２１は、ゲート酸化物３１の形成前に除去される。各ゲートトレンチの残りの部分は、ドープポリシリコン又は別の好適な材料で充填され、これらは完成したデバイス構造においてゲート部材３３ａ及び３３ｂを形成する。
図１Ｈは、トレンチゲート構造に関連してフィールドプレート３５ａ及び３５ｂを示す拡大図において、図１Ｇの例示的なデバイス構造を示している。トレンチゲート構造は、メサ１４の側壁１９に隣接して配置され且つゲート酸化物層３１により側壁１９から絶縁されたゲート部材３３を含む。
最悪ケースのマスク位置ずれ誤差シナリオの下でも、メサ１４の側壁に対するマスク層２１の結果として生じる重なりによって、プラズマエッチング２６が側壁１９のいずれかに沿ってシリコン材料を侵食するのを尚も防ぐように、マスク層２１の重なり距離「ｄ」を十分に大きくする必要がある点は、当業者であれば理解されるであろう。同様に、マスク層２１のマスク距離「ｄ」は、最悪ケースのマスク位置ずれシナリオにおいて、側壁１９のいずれかに残留する酸化物が適切な第２の誘電エッチングによって除去することができないようにあまり大きくする必要がない。例えば、重なり距離「ｄ」が大きくなり過ぎた場合には、側壁１９を覆う酸化物を除去するのに必要な第２の誘電エッチング２９は、ゲート部材３３とフィールドプレート３５との間に残る（すなわち分離している）酸化物の過剰な薄層化を生じる結果となる可能性があり、場合によってはこれらの要素間の不適切な絶縁につながる。
図１Ｉは、エピタキシャル層１２の上部の近傍にＮ＋ソース領域３８とＰ型本体領域３９とを形成した後の図１Ｈの例示的なデバイス構造を示す。ソース領域３８と本体領域３９は各々、一般的な堆積、拡散、及び／又は注入処理技術を用いて形成することができる。Ｎ＋ソース領域３８の形成後、ソース、ドレイン、及び従来の作製方法を用いてデバイスのそれぞれの領域／材料に電気的に接続されたフィールドプレート電極（簡単にするために各図には示されていない）を形成することによってＨＶＦＥＴを完成することができる。
特定の実施形態と共に本発明を説明してきたが、本発明の範囲内に十分含まれる多くの修正形態及び／又は変形形態が存在することは当業者であれば理解されるであろう。従って、本明細書及び図面は限定の意味ではなく例証としてみなされるべきである。
１１ 基板
１２ エピタキシャル層
１５ 酸化物領域
３１ ゲート酸化物層
３３ ゲート部材
３５ フィールドプレート
３８ Ｎ＋ソース領域
１２ エピタキシャル層
１５ 酸化物領域
３１ ゲート酸化物層
３３ ゲート部材
３５ フィールドプレート
３８ Ｎ＋ソース領域
Claims (8)
- 第１及び第２の側壁を有するメサを定める第１及び第２のトレンチを形成するために、第１の導電型の半導体材料をエッチングする段階と、
前記第１及び第２の側壁をそれぞれ覆う第１及び第２の誘電領域を、前記第１及び第２のトレンチに形成する段階と、
前記第１及び第２の誘電領域上にそれぞれ配置された第１及び第２の開口部を有するマスク層を形成する段階であって、前記マスク層が前記第１及び第２の開口部間で前記メサを覆い、前記メサの上面と一致する前記第１及び第２の側壁の各縁部を越えた距離だけ、前記第１及び第２の誘電領域と重なる、段階と、
前記それぞれの第１及び第２の開口部を貫通して前記第１及び第２の誘電領域を異方的にエッチングし、第３及び第４のトレンチを生成する段階であって、前記第１及び第２の誘電領域の一部は、異方的にエッチングした後も、前記メサの前記第１及び第２の側壁を覆ったままである、段階と、
前記第１及び第２のトレンチにおいて前記第１及び第２の誘電領域を等方的にエッチングして前記第１及び第２の側壁を覆う前記第１及び第２の誘電領域の前記一部を除去する段階と、
を含む方法。 - 第１及び第２のトレンチにおいて、それぞれ第１及び第２のフィールドプレート部材を形成する段階を更に含み、前記第１及び第２のフィールドプレート部材は、それぞれ前記第１及び第２の誘電領域により前記メサから絶縁される、
ことを特徴とする請求項１に記載の方法。 - 前記距離は、０．２μｍから０．５μｍ幅の範囲にある、
ことを特徴とする請求項１に記載の方法。 - 前記第１及び第２の誘電領域を等方的にエッチングした後に、前記メサの第１及び第２の側壁の各々上にゲート酸化物を熱によって形成する段階を更に含む、
ことを特徴とする請求項１に記載の方法。 - 前記第３及び第４のトレンチにおいて、それぞれ第１及び第２のゲート部材を形成する段階を更に含み、前記第１及び第２のゲート部材は、ゲート酸化物により前記第１及び第２の側壁からそれぞれ絶縁される、
ことを特徴とする請求項１に記載の方法。 - 前記第１及び第２のゲート部材に隣接する前記メサの上面近傍に本体領域を形成する段階を更に含み、前記本体領域が第２の導電型である、
ことを特徴とする請求項５に記載の方法。 - 前記メサの上面に第１の導電型のソース領域を形成する段階を更に含み、前記ソース領域が前記本体領域の上に配置される、
ことを特徴とする請求項６に記載の方法。 - 前記第１及び第２のゲート部材はポリシリコンを含む、
ことを特徴とする請求項５に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/542,083 US7381618B2 (en) | 2006-10-03 | 2006-10-03 | Gate etch process for a high-voltage FET |
| US11/542,083 | 2006-10-03 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007258532A Division JP4898619B2 (ja) | 2006-10-03 | 2007-10-02 | 高電圧ｆｅｔ用ゲートエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012060189A JP2012060189A (ja) | 2012-03-22 |
| JP5505407B2 true JP5505407B2 (ja) | 2014-05-28 |
Family
ID=38814315
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007258532A Expired - Fee Related JP4898619B2 (ja) | 2006-10-03 | 2007-10-02 | 高電圧ｆｅｔ用ゲートエッチング方法 |
| JP2011283023A Expired - Fee Related JP5505407B2 (ja) | 2006-10-03 | 2011-12-26 | 高電圧ｆｅｔ用ゲートエッチング方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007258532A Expired - Fee Related JP4898619B2 (ja) | 2006-10-03 | 2007-10-02 | 高電圧ｆｅｔ用ゲートエッチング方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7381618B2 (ja) |
| EP (2) | EP2346081B1 (ja) |
| JP (2) | JP4898619B2 (ja) |
| CN (2) | CN102130015B (ja) |
| AT (1) | ATE509374T1 (ja) |
| HK (1) | HK1116921A1 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7786533B2 (en) * | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
| US6635544B2 (en) | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
| US6573558B2 (en) * | 2001-09-07 | 2003-06-03 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
| US7135748B2 (en) * | 2004-10-26 | 2006-11-14 | Power Integrations, Inc. | Integrated circuit with multi-length output transistor segment |
| US8093621B2 (en) | 2008-12-23 | 2012-01-10 | Power Integrations, Inc. | VTS insulated gate bipolar transistor |
| US8653583B2 (en) | 2007-02-16 | 2014-02-18 | Power Integrations, Inc. | Sensing FET integrated with a high-voltage transistor |
| US7859037B2 (en) * | 2007-02-16 | 2010-12-28 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
| US7557406B2 (en) * | 2007-02-16 | 2009-07-07 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
| US7875962B2 (en) * | 2007-10-15 | 2011-01-25 | Power Integrations, Inc. | Package for a power semiconductor device |
| US7964912B2 (en) | 2008-09-18 | 2011-06-21 | Power Integrations, Inc. | High-voltage vertical transistor with a varied width silicon pillar |
| CN101740376B (zh) * | 2008-11-25 | 2012-06-13 | 中芯国际集成电路制造(北京)有限公司 | 调整间隙壁宽度的方法以及构造间隙壁的蚀刻方法 |
| US20100155831A1 (en) * | 2008-12-20 | 2010-06-24 | Power Integrations, Inc. | Deep trench insulated gate bipolar transistor |
| US7871882B2 (en) | 2008-12-20 | 2011-01-18 | Power Integrations, Inc. | Method of fabricating a deep trench insulated gate bipolar transistor |
| US8319278B1 (en) * | 2009-03-31 | 2012-11-27 | Maxpower Semiconductor, Inc. | Power device structures and methods using empty space zones |
| JP5583933B2 (ja) * | 2009-07-28 | 2014-09-03 | 猛英 白土 | 半導体装置及びその製造方法 |
| US8115457B2 (en) * | 2009-07-31 | 2012-02-14 | Power Integrations, Inc. | Method and apparatus for implementing a power converter input terminal voltage discharge circuit |
| US8207455B2 (en) * | 2009-07-31 | 2012-06-26 | Power Integrations, Inc. | Power semiconductor package with bottom surface protrusions |
| US8207577B2 (en) * | 2009-09-29 | 2012-06-26 | Power Integrations, Inc. | High-voltage transistor structure with reduced gate capacitance |
| US7893754B1 (en) | 2009-10-02 | 2011-02-22 | Power Integrations, Inc. | Temperature independent reference circuit |
| US8634218B2 (en) * | 2009-10-06 | 2014-01-21 | Power Integrations, Inc. | Monolithic AC/DC converter for generating DC supply voltage |
| US8310845B2 (en) * | 2010-02-10 | 2012-11-13 | Power Integrations, Inc. | Power supply circuit with a control terminal for different functional modes of operation |
| CN102412249B (zh) * | 2011-10-13 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 降低闩锁效应的功率器件结构及其制造方法 |
| US8653600B2 (en) | 2012-06-01 | 2014-02-18 | Power Integrations, Inc. | High-voltage monolithic schottky device structure |
| CN104241341A (zh) * | 2012-07-27 | 2014-12-24 | 俞国庆 | 一种高频低功耗的功率mos场效应管器件 |
| JP5802636B2 (ja) * | 2012-09-18 | 2015-10-28 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US9455621B2 (en) | 2013-08-28 | 2016-09-27 | Power Integrations, Inc. | Controller IC with zero-crossing detector and capacitor discharge switching element |
| US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
| US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
| US9362338B2 (en) | 2014-03-03 | 2016-06-07 | Sandisk Technologies Inc. | Vertical thin film transistors in non-volatile storage systems |
| JP6310577B2 (ja) * | 2015-04-17 | 2018-04-11 | スー ジョウ オリエンタル セミコンダクター カンパニー リミテッドＳｕ Ｚｈｏｕ Ｏｒｉｅｎｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏ．， Ｌｔｄ． | スプリットゲート型パワーデバイスの製造方法 |
| US9667154B2 (en) | 2015-09-18 | 2017-05-30 | Power Integrations, Inc. | Demand-controlled, low standby power linear shunt regulator |
| US9602009B1 (en) | 2015-12-08 | 2017-03-21 | Power Integrations, Inc. | Low voltage, closed loop controlled energy storage circuit |
| US9629218B1 (en) | 2015-12-28 | 2017-04-18 | Power Integrations, Inc. | Thermal protection for LED bleeder in fault condition |
| JP6849695B2 (ja) | 2016-04-08 | 2021-03-24 | パワー・インテグレーションズ・インコーポレーテッド | 半導体デバイスのための集積抵抗器 |
| US10498300B2 (en) | 2017-07-17 | 2019-12-03 | Power Integrations, Inc. | Voltage-to-current transconductance operational amplifier with adaptive biasing |
| CN107785433B (zh) * | 2017-09-19 | 2020-05-01 | 西安电子科技大学 | 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管 |
| CN107799600B (zh) * | 2017-09-19 | 2020-05-01 | 西安电子科技大学 | 一种阶梯高k介质层元素纵向双扩散金属氧化物半导体场效应管 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831568B2 (ja) * | 1989-03-27 | 1996-03-27 | 沖電気工業株式会社 | 半導体記憶装置の製造方法 |
| US6593619B1 (en) * | 1999-06-03 | 2003-07-15 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
| US6635534B2 (en) * | 2000-06-05 | 2003-10-21 | Fairchild Semiconductor Corporation | Method of manufacturing a trench MOSFET using selective growth epitaxy |
| KR100338783B1 (en) * | 2000-10-28 | 2002-06-01 | Samsung Electronics Co Ltd | Semiconductor device having expanded effective width of active region and fabricating method thereof |
| JP3553904B2 (ja) * | 2001-04-11 | 2004-08-11 | 日本電信電話株式会社 | 超臨界乾燥方法 |
| US6635544B2 (en) * | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
| US6555873B2 (en) * | 2001-09-07 | 2003-04-29 | Power Integrations, Inc. | High-voltage lateral transistor with a multi-layered extended drain structure |
| US6797440B2 (en) * | 2002-08-06 | 2004-09-28 | Freescale Semiconductor, Inc. | Method of forming a rim phase shifting mask and using the rim phase shifting mask to form a semiconductor device |
| US20050285140A1 (en) * | 2004-06-23 | 2005-12-29 | Chih-Hsin Ko | Isolation structure for strained channel transistors |
| JP4500558B2 (ja) * | 2004-02-09 | 2010-07-14 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置の製造方法 |
| WO2006004746A2 (en) * | 2004-06-25 | 2006-01-12 | International Rectifier Corporation | Mosgated power semiconductor device with source field electrode |
| KR100672723B1 (ko) * | 2005-06-27 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자의 제조방법 |
| DE102005047058B4 (de) * | 2005-09-30 | 2009-09-24 | Qimonda Ag | Herstellungsverfahren für einen Graben-Transistor und entsprechender Graben-Transistor |
| KR100755670B1 (ko) * | 2006-04-03 | 2007-09-05 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
-
2006
- 2006-10-03 US US11/542,083 patent/US7381618B2/en active Active
-
2007
- 2007-08-15 EP EP11165247.5A patent/EP2346081B1/en not_active Not-in-force
- 2007-08-15 AT AT07253213T patent/ATE509374T1/de not_active IP Right Cessation
- 2007-08-15 EP EP07253213A patent/EP1909331B1/en not_active Not-in-force
- 2007-10-02 JP JP2007258532A patent/JP4898619B2/ja not_active Expired - Fee Related
- 2007-10-08 CN CN2011100308659A patent/CN102130015B/zh not_active Expired - Fee Related
- 2007-10-08 CN CN2007101622308A patent/CN101159233B/zh not_active Expired - Fee Related
-
2008
- 2008-03-15 US US12/075,897 patent/US7494875B2/en not_active Expired - Fee Related
- 2008-06-30 HK HK08107253.9A patent/HK1116921A1/xx not_active IP Right Cessation
-
2011
- 2011-12-26 JP JP2011283023A patent/JP5505407B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN102130015A (zh) | 2011-07-20 |
| JP2012060189A (ja) | 2012-03-22 |
| EP1909331A3 (en) | 2009-04-15 |
| US20080160705A1 (en) | 2008-07-03 |
| CN102130015B (zh) | 2013-03-20 |
| EP2346081A1 (en) | 2011-07-20 |
| CN101159233A (zh) | 2008-04-09 |
| US20080085603A1 (en) | 2008-04-10 |
| CN101159233B (zh) | 2011-03-23 |
| HK1116921A1 (en) | 2009-01-02 |
| JP2008091924A (ja) | 2008-04-17 |
| ATE509374T1 (de) | 2011-05-15 |
| EP1909331A2 (en) | 2008-04-09 |
| EP2346081B1 (en) | 2015-10-07 |
| EP1909331B1 (en) | 2011-05-11 |
| US7494875B2 (en) | 2009-02-24 |
| US7381618B2 (en) | 2008-06-03 |
| JP4898619B2 (ja) | 2012-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5505407B2 (ja) | 高電圧ｆｅｔ用ゲートエッチング方法 | |
| US9673289B2 (en) | Dual oxide trench gate power MOSFET using oxide filled trench | |
| JP4700043B2 (ja) | 半導体素子の製造方法 | |
| US6355532B1 (en) | Subtractive oxidation method of fabricating a short-length and vertically-oriented channel, dual-gate, CMOS FET | |
| JP6170812B2 (ja) | 半導体装置の製造方法 | |
| US9748141B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2006032958A (ja) | 低および高電圧トランジスタを備える半導体デバイスのための方法および装置 | |
| US20130248995A1 (en) | Semiconductor device and manufacturing method of the same | |
| KR20090017045A (ko) | 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터 | |
| US20130221431A1 (en) | Semiconductor device and method of manufacture thereof | |
| JP2012009545A (ja) | 半導体装置の製造方法 | |
| TW201729419A (zh) | 半導體裝置 | |
| US9601566B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20070095795A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2004311547A (ja) | 縦形ｍｏｓトランジスタの製造方法 | |
| JP2014508409A (ja) | 半導体素子及び関連する形成方法 | |
| JP2010080892A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR102350485B1 (ko) | 반도체 소자 | |
| JP4728210B2 (ja) | 高耐圧縦型ｍｏｓトランジスタ | |
| JP2010147298A (ja) | 半導体装置 | |
| JP2009081427A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100929635B1 (ko) | 수직형 트랜지스터 및 그의 형성방법 | |
| JP2006140263A (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP2005116985A (ja) | トレンチゲート型半導体装置 | |
| JP2009176953A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111227 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140303 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5505407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |