CN101159233A - 用于高电压场效应晶体管的栅蚀刻工艺 - Google Patents
用于高电压场效应晶体管的栅蚀刻工艺 Download PDFInfo
- Publication number
- CN101159233A CN101159233A CNA2007101622308A CN200710162230A CN101159233A CN 101159233 A CN101159233 A CN 101159233A CN A2007101622308 A CNA2007101622308 A CN A2007101622308A CN 200710162230 A CN200710162230 A CN 200710162230A CN 101159233 A CN101159233 A CN 101159233A
- Authority
- CN
- China
- Prior art keywords
- platform
- sidewall
- dielectric regions
- etching
- masking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 6
- 238000000034 method Methods 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 9
- 230000000873 masking effect Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 208000027418 Wounds and injury Diseases 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 208000014674 injury Diseases 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
在一个实施例中，一种方法包括通过掩蔽层的第一和第二开口以基本上各向同性的方式蚀刻第一和第二介电区域以形成第一和第二沟槽。该第一和第二介电区域置于半导体材料的平台的相侧，该平台具有分别邻近该第一和第二介电区域的第一和第二侧壁。该第一和第二沟槽内的第一和第二介电区域随后以基本上各向同性的方式被蚀刻以露出该第一和第二侧壁。栅极氧化物形成于该平台的第一和第二侧壁上。应该强调，提供该摘要的目的仅仅是为了满足要求提供摘要以使得研究人员或其他读者能够快速确定该技术公开的主题的规则。
Description
技术领域
本发明涉及用于制作高电压场效应晶体管的半导体工艺。
背景技术
高电压场效应晶体管(HVFET)在半导体领域中是公知的。许多HVFET采用包括延伸漏极区(extended drain region)的器件结构，该延伸漏极区在器件处于“截止”状态时支持或阻挡所施加的高电压(例如，几百伏特)。在常规的垂直HVFET结构中，半导体材料平台(mesa)形成在导通状态下用于电流流动的该延伸漏极或漂移区。沟槽栅极结构形成于基板顶部附近，邻近设置体区的该平台的侧壁区。施加适当的电压电势至栅极导致沿体区的垂直侧壁部分形成导电通道，使得电流会垂直地流过该半导体材料，即，从设置源极区的基板顶面向下至漏极区所在的基板底部。
附图说明
在附图的图示中示例性地而非限制性地说明本发明，附图中：
图1A说明在制作工艺中在基板上形成外延层的初始步骤之后的垂直HVFET的示例性截面图。
图1B说明在形成硅平台的垂直沟槽蚀刻之后的图1A的示例性器件结构。
图1C说明在平台侧壁上形成介电层和使用多晶硅填充沟槽剩余部分之后图1B的示例性器件结构。
图1D说明掩蔽硅基板顶面之后图1C的示例性器件结构。
图1E说明形成栅极沟槽之后图1D的示例性器件结构。
图1F说明除去栅极沟槽中覆盖平台侧壁的氧化物之后图1E的示例性器件结构。
图1G说明除去掩蔽层、形成平台侧壁的薄栅极氧化物并且随后填充栅极沟槽之后图1F的示例性器件结构。
图1H以透视图说明图1G的示例性器件结构，该透视图示出了与沟槽栅极结构有关的场板(field plate)。
图1I说明形成源极区和体区之后图1H的示例性器件结构。
具体实施方式
在下述描述中，阐述了具体细节，例如材料类型、尺寸、结构特征、工艺步骤等，以便提供对本发明的彻底理解。然而，所属技术领域的普通技术人员将会理解，实践本发明可以不需要这些具体细节。
应该理解，图中的元件是代表性的，为了清楚而未按比例绘制。还要理解，尽管披露了N沟道HVFET器件的制作方法，但是通过对所有所示掺杂区使用相反的导电类型也可以制作P沟道HVFET。此外，尽管图中看上去示出了单个器件，但是技术人员将会理解，这些晶体管结构一般是以重复、叉指、或其他复制方式来制作。换言之，通过图1A-1I中各种示例工艺步骤制作所示的垂直HVFET器件结构的方法，可以用于构造具有多个平行布置或复制区域的器件。
图1A说明在制作工艺中在N+掺杂硅基板11上形成N型半导体材料的外延层12的初始步骤之后垂直HVFET的示例性截面图。在一个实施例中，外延层12具有约15μm至120μm厚的垂直厚度。N+基板11重掺杂以最小化其对流经其至漏电极的电流的电阻，该漏电极位于成品器件的基板底部上。外延层12的掺杂可以在形成该层时实施。在一个实施例中，外延层12的掺杂浓度线性渐变，以产生呈现基本上均匀电场分布的延伸漏极区。线性渐变可终止于外延层12顶面下的某一点。
在外延层12形成之后，恰当地掩蔽该半导体晶片的顶面，且随后在外延层12内蚀刻形成深的垂直沟槽。图1B说明制作工艺中在形成硅平台14的垂直沟槽蚀刻之后的垂直HVFET的示例性截面侧视图。平台14的高度和宽度，以及相邻垂直沟槽之间的间距由器件的击穿电压要求来确定。外延材料12的平台14最终形成最后的HVFET器件结构的N型漂移区。应该理解，在各种实施例中，平台14可沿正交方向(进出纸面的方向)延伸相当大的横向距离。在特定实施例中，平台14形成的N型漂移区的横向宽度与能够可靠地制造的宽度一样窄，从而实现非常高的击穿电压(例如，600V)。
图1C说明在平台14侧壁上形成介电层以形成氧化物区15以及随后使用多晶硅或另一合适材料填充沟槽剩余部分以形成场板35a和35b之后图1B的示例性器件结构。该介电层优选包括二氧化硅，尽管也可以使用氮化硅或其他合适的介电材料。在本示例中，氧化物区15a覆盖平台14的侧壁19a，而氧化物区15b覆盖平台14的相对侧的侧壁19b。侧壁氧化物区15a和15b还覆盖每一个相应沟槽内的N+基板11的暴露部分。氧化物区15可以通过包括热生长和化学气相沉积的各种已知方法来形成。
在形成侧壁氧化物区15之后，使用导电材料填充该沟槽的剩余开口部分，该导电材料形成场板35a和35b。随后使用例如化学机械抛光的常规技术平坦化该基板的顶面。用于形成场板的导电材料可包括重掺杂多晶硅、金属(或金属合金)、硅化物或者其他合适材料。在成品器件结构中，场板构件35a和35b通常作为电容性极板，用于在HVFET处于截止状态时(即，当漏极升高到高电压电势时)耗尽电荷的延伸漏极区。在一个实施例中，将各个场板35与平台14的侧壁19分离的侧壁氧化物15的厚度约为4μm。
图1D说明掩蔽硅基板顶面之后图1C的示例性器件结构。在本示例中，掩蔽层21包括具有开口22a和22b的光敏抗蚀剂层，开口22a和22b分别位于平台14相对侧的氧化物区15a和15b上方。注意，直接在平台14上方的掩蔽层21的部分在该平台的每侧上延伸或交叠超出侧壁19边缘一距离“d”，以覆盖氧化物区15a和15b的第一和第二侧壁部分。也就是说，最靠近平台14的每个开口22的边缘与平台14的侧壁19不一致；而是，开口22故意偏移，使得每个开口22的最近边缘离开相应平台侧壁19一小的距离。在一个实施例中，交叠距离“d”约为0.2μm至0.5μm。
图1E说明形成栅极沟槽24a和24b之后图1D的示例性器件结构。通过第一电介质蚀刻(如箭头26所示)形成栅极沟槽24a和24b，该第一电介质蚀刻除去开口22正下方区域内的氧化物区15的介电材料。在一个实施例中，第一电介质蚀刻为基本上各向异性的等离子体蚀刻。向下进行该第一电介质蚀刻26直到期望的或者目标深度，在一个实施例中该深度约为3μm深。例如C4F8/CO/Ar/O2气体的混合物可以用于等离子体蚀刻26。注意，第一蚀刻的各向异性性质在栅极沟槽内产生基本上垂直的侧壁轮廓，其不延伸或穿透到平台14的侧壁19。换言之，掩蔽层21的交叠距离“d”为使得通过开口22进行的各向异性蚀刻不攻击硅平台侧壁19；相反，包含氧化物区15的介电材料的部分在该第一电介质蚀刻之后仍保持覆盖侧壁19。
图1F说明除去栅极沟槽中覆盖平台14侧壁19的氧化物之后图1E的示例性器件结构。通过掩蔽层21的开口22a和22b可以进行第二电介质蚀刻(如箭头29所示)以完全除去侧壁19a和19b上的剩余氧化物。在一个实施例中，第二电介质蚀刻为湿法蚀刻(例如，使用含缓冲剂的(buffered)HF)，该湿法蚀刻在性质上基本上是各向同性的。结果是形成一对栅极沟槽开口27a和27b，它们分别暴沿露平台14的侧壁19a和19b的外延硅材料。
在所示实施例中，第二电介质蚀刻29是高度选择性的，这意味着其对介电材料的蚀刻速率远快于对硅的蚀刻。使用这种工艺，各个侧壁19的硅表面未受损伤，由此允许随后在侧壁表面上生长高质量的栅极氧化物。此外，由于第二电介质蚀刻的基本上各向同性的性质，栅极沟槽沿竖向和横向方向以相似的速率被蚀刻。然而，当第二电介质蚀刻用于除去硅平台侧壁上剩余的几十微米的二氧化硅时，对沟槽栅极开口27的纵横比的总体影响比较不显著。在一个实施例中，各个栅极沟槽开口27的横向宽度约为1.5μm宽，且最后深度约为3.5μm。
图1G说明除去掩蔽层21，形成覆盖侧壁19暴露部分的高质量薄(例如～500)栅极氧化物并且随后填充栅极沟槽之后图1F的示例性器件结构。在一个实施例中，栅极氧化物层31热生长为具有100至1000的厚度。在形成栅极氧化物31之前除去掩蔽层21。使用掺杂多晶硅或其他合适材料填充各个栅极沟槽的剩余部分，其在完成的器件结构中形成栅极构件33a和33b。
图1H以透视图说明图1G的示例性器件结构，该透视图示出了与沟槽栅极结构有关的场板35a和35b。沟槽栅极结构包括栅极构件33，该栅极构件33置为邻近平台14的侧壁19并隔着栅极氧化物层31与平台14的侧壁19绝缘。
技术人员将会理解，掩蔽层21的交叠距离“d”应充分大，足以使得即使在最坏情况的掩模未对准误差时，所得到的掩蔽层21相对于平台14侧壁的交叠仍防止等离子体蚀刻26沿任一侧壁19攻击硅材料。类似地，掩蔽层21的掩蔽距离“d”不应太大，而使得在最坏情况的掩模未对准时，残留在任一侧壁19上的氧化物无法通过合理的第二电介质蚀刻除去。例如如果交叠距离“d”恰巧太大，则除去覆盖侧壁19的氧化物所需的第二电介质蚀刻29可能导致过量地减薄留在(即，分隔)栅极构件33和场板35之间的氧化物，潜在地导致这些元件之间的隔离不充分。
图1I说明在外延层12顶部附近形成N+源极区38和P型体区39之后图1H的示例性器件结构。可以使用普通沉积、扩散与/或注入工艺技术来分别形成源极区38和体区39。在形成N+源极区38之后，通过使用常规制作方法形成源极、漏极、栅极、以及电连接到该器件的各个区域/材料的场板电极(为了清楚而未示于图中)而完成HVFET。
尽管已经结合特定实施例描述本发明，但是本领域技术人员应该理解，在本发明的范围内可以进行许多修改和变更。因此，说明书和附图视为说明而非限制本发明。
Claims (29)
1.一种方法，包括：
使用包括第一和第二开口的掩蔽层掩蔽半导体基板，该第一和第二开口分别置于位于半导体材料平台的相对侧的第一和第二介电区域上，该平台具有分别毗邻该第一和第二介电区域的第一和第二侧壁，该掩蔽层具有在该第一和第二开口之间的覆盖该平台的部分，该部分延伸超过该第一和第二侧壁以分别覆盖该第一和第二介电区域的第一和第二侧壁部分；
通过该相应的第一和第二开口各向异性蚀刻该第一和第二介电区域以形成第一和第二沟槽；
除去该第一和第二介电区域的该第一和第二侧壁部分；以及
在该平台的该第一和第二侧壁上形成栅极氧化物。
2.如权利要求1所述的方法，其中除去该第一和第二侧壁部分包括各向同性蚀刻该第一和第二沟槽内的第一和第二介电区域。
3.如权利要求2所述的方法，其中各向同性蚀刻使用这样的蚀刻剂来进行，该蚀刻剂相对于该半导体材料具有选择性使得该第一和第二侧壁的半导体材料不受损伤。
4.如权利要求1所述的方法，还包括在形成该栅极氧化物之后，使用多晶硅填充该第一和第二沟槽。
5.如权利要求1所述的方法，还包括在该平台的相对侧形成垂直向下延伸到该第一和第二介电区域内的第一和第二场板。
6.如权利要求5所述的方法，其中该第一和第二沟槽分别置于该第一、第二场板与该平台之间。
7.一种方法，包括：
通过掩蔽层的第一和第二开口等离子体蚀刻第一和第二介电区域以形成第一和第二沟槽，该第一和第二介电区域位于半导体材料的平台的相对侧，该平台具有分别邻接该第一和第二介电区域的第一和第二侧壁；
湿法蚀刻该第一和第二沟槽内的该第一和第二介电区域以暴露该第一和第二侧壁；以及
在该平台的该第一和第二侧壁上形成栅极氧化物。
8.如权利要求7所述的方法，其中该等离子体蚀刻包括各向异性蚀刻。
9.如权利要求7所述的方法，其中该掩蔽层包括位于该第一和第二开口之间的覆盖该平台的部分，该部分延伸超过该第一和第二侧壁以分别覆盖该第一和第二介电区域的第一和第二侧壁部分。
10.如权利要求7所述的方法，其中该湿法蚀刻包括各向同性蚀刻。
11.如权利要求7所述的方法，还包括在形成栅极氧化物之后，在该第一和第二沟槽内形成第一和第二栅极构件。
12.如权利要求7所述的方法，还包括在该平台的相对侧形成垂直向下延伸到该第一和第二介电区域内的第一和第二场板。
13.如权利要求12所述的方法，其中该第一和第二沟槽分别置于该第一、第二场板与该平台之间。
14.一种方法，包括：
在基板上形成外延层，该外延层为第一导电类型且具有顶面；
蚀刻该外延层以形成定义具有第一和第二侧壁的平台的第一和第二沟槽；
在该第一和第二沟槽内分别形成第一和第二介电区域，该第一和第二介电区域分别覆盖该第一和第二侧壁；
形成分别通过该第一和第二介电区域与该平台绝缘的第一和第二场板构件；
在掩蔽层内形成分别置于位于该平台的相对侧的该第一和第二介电区域上方的第一和第二开口，该掩蔽层具有位于该第一和第二开口之间的覆盖该平台的部分，该部分与该第一和第二侧壁交叠以分别覆盖该第一和第二介电区域的第一和第二侧壁部分；
通过相应的该第一和第二开口各向异性蚀刻该第一和第二介电区域以形成第一和第二栅极沟槽；以及
各向同性蚀刻第一和第二栅极沟槽内的该第一和第二介电区域以除去该第一和第二侧壁部分。
15.如权利要求14所述的方法，还包括在该平台的该第一和第二侧壁每一个上形成栅极氧化物。
16.如权利要求15所述的方法，还包括形成第一和第二栅极构件，该第一和第二栅极构件通过该栅极氧化物分别与所述第一和第二侧壁绝缘。
17.如权利要求16所述的方法，还包括在邻近所述栅极构件的该平台顶面附近形成体区，该体区为第二导电类型。
18.如权利要求17所述的方法，还包括在该平台顶面形成第一导电类型的源极区，该源极区置于所述体区上方。
19.如权利要求15所述的方法，其中形成栅极氧化物包括热生长该栅极氧化物。
20.如权利要求14所述的方法，其中与所述第一和第二侧壁交叠的部分延伸超过该第一和第二侧壁部分每一个一交叠距离。
21.如权利要求20所述的方法，其中该交叠距离大于所述掩蔽层和所述平台之间的最坏情况的未对准误差。
22.如权利要求20所述的方法，其中该交叠距离为约0.2μm至0.5μm宽。
23.一种方法，包括：
通过掩蔽层的第一和第二开口等离子体蚀刻第一和第二氧化物区域以形成位于半导体材料平台的相对侧的第一和第二沟槽，该等离子体蚀刻留下覆盖该平台的第一和第二侧壁每一个的氧化物层；
使用蚀刻剂蚀刻该第一和第二沟槽内的第一和第二氧化物区域以除去该氧化物层，该蚀刻剂相对于该半导体材料具有选择性使得该第一和第二侧壁的半导体材料不受损伤；以及
在该平台的该第一和第二侧壁上热生长栅极氧化物。
24.如权利要求23的方法，其中该等离子体蚀刻包括各向异性蚀刻。
25.如权利要求23的方法，其中该掩蔽层包括位于该第一和第二开口之间的覆盖该平台的部分，该部分延伸超过该第一和第二侧壁以覆盖该第一和第二氧化物区域每一个的一部分。
26.一种方法，包括：
使用第一蚀刻剂通过掩蔽层的第一和第二开口蚀刻第一和第二介电区域以形成分别置为邻近半导体材料平台的第一和第二侧壁的第一和第二沟槽，留下该第一和第二介电区域的第一和第二部分分别覆盖该平台的该第一和第二侧壁，该平台最终包括场效应晶体管的延伸漏极区；以及
使用第二蚀刻剂蚀刻该第一和第二部分以暴露该第一和第二侧壁。
27.如权利要求26所述的方法，其中该第二蚀刻剂相对于该半导体材料具有选择性使得该第一和第二侧壁的半导体材料不受该蚀刻损伤。
28.如权利要求26所述的方法，其中该第一蚀刻剂基本上是各向异性的且该第二蚀刻剂基本上是各向同性的。
29.如权利要求26所述的方法，其中通过该掩蔽层的第一和第二开口来进行利用该第二蚀刻剂的蚀刻。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/542,083 US7381618B2 (en) | 2006-10-03 | 2006-10-03 | Gate etch process for a high-voltage FET |
| US11/542083 | 2006-10-03 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100308659A Division CN102130015B (zh) | 2006-10-03 | 2007-10-08 | 用于高电压场效应晶体管的栅蚀刻工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101159233A true CN101159233A (zh) | 2008-04-09 |
| CN101159233B CN101159233B (zh) | 2011-03-23 |
Family
ID=38814315
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101622308A Expired - Fee Related CN101159233B (zh) | 2006-10-03 | 2007-10-08 | 用于高电压场效应晶体管的栅蚀刻工艺 |
| CN2011100308659A Expired - Fee Related CN102130015B (zh) | 2006-10-03 | 2007-10-08 | 用于高电压场效应晶体管的栅蚀刻工艺 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100308659A Expired - Fee Related CN102130015B (zh) | 2006-10-03 | 2007-10-08 | 用于高电压场效应晶体管的栅蚀刻工艺 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7381618B2 (zh) |
| EP (2) | EP2346081B1 (zh) |
| JP (2) | JP4898619B2 (zh) |
| CN (2) | CN101159233B (zh) |
| AT (1) | ATE509374T1 (zh) |
| HK (1) | HK1116921A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740376B (zh) * | 2008-11-25 | 2012-06-13 | 中芯国际集成电路制造(北京)有限公司 | 调整间隙壁宽度的方法以及构造间隙壁的蚀刻方法 |
| CN104241341A (zh) * | 2012-07-27 | 2014-12-24 | 俞国庆 | 一种高频低功耗的功率mos场效应管器件 |
| CN107785433A (zh) * | 2017-09-19 | 2018-03-09 | 西安电子科技大学 | 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管 |
| CN107799600A (zh) * | 2017-09-19 | 2018-03-13 | 西安电子科技大学 | 一种阶梯高k介质层元素纵向双扩散金属氧化物半导体场效应管 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573558B2 (en) * | 2001-09-07 | 2003-06-03 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
| US6635544B2 (en) * | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
| US7786533B2 (en) * | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
| US7135748B2 (en) * | 2004-10-26 | 2006-11-14 | Power Integrations, Inc. | Integrated circuit with multi-length output transistor segment |
| US8093621B2 (en) | 2008-12-23 | 2012-01-10 | Power Integrations, Inc. | VTS insulated gate bipolar transistor |
| US8653583B2 (en) | 2007-02-16 | 2014-02-18 | Power Integrations, Inc. | Sensing FET integrated with a high-voltage transistor |
| US7557406B2 (en) * | 2007-02-16 | 2009-07-07 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
| US7859037B2 (en) * | 2007-02-16 | 2010-12-28 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
| US7875962B2 (en) * | 2007-10-15 | 2011-01-25 | Power Integrations, Inc. | Package for a power semiconductor device |
| US7964912B2 (en) | 2008-09-18 | 2011-06-21 | Power Integrations, Inc. | High-voltage vertical transistor with a varied width silicon pillar |
| US20100155831A1 (en) * | 2008-12-20 | 2010-06-24 | Power Integrations, Inc. | Deep trench insulated gate bipolar transistor |
| US7871882B2 (en) | 2008-12-20 | 2011-01-18 | Power Integrations, Inc. | Method of fabricating a deep trench insulated gate bipolar transistor |
| US8319278B1 (en) * | 2009-03-31 | 2012-11-27 | Maxpower Semiconductor, Inc. | Power device structures and methods using empty space zones |
| JP5583933B2 (ja) * | 2009-07-28 | 2014-09-03 | 猛英 白土 | 半導体装置及びその製造方法 |
| US8207455B2 (en) * | 2009-07-31 | 2012-06-26 | Power Integrations, Inc. | Power semiconductor package with bottom surface protrusions |
| US8115457B2 (en) * | 2009-07-31 | 2012-02-14 | Power Integrations, Inc. | Method and apparatus for implementing a power converter input terminal voltage discharge circuit |
| US8207577B2 (en) * | 2009-09-29 | 2012-06-26 | Power Integrations, Inc. | High-voltage transistor structure with reduced gate capacitance |
| US7893754B1 (en) | 2009-10-02 | 2011-02-22 | Power Integrations, Inc. | Temperature independent reference circuit |
| US8634218B2 (en) * | 2009-10-06 | 2014-01-21 | Power Integrations, Inc. | Monolithic AC/DC converter for generating DC supply voltage |
| US8310845B2 (en) * | 2010-02-10 | 2012-11-13 | Power Integrations, Inc. | Power supply circuit with a control terminal for different functional modes of operation |
| CN102412249B (zh) * | 2011-10-13 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 降低闩锁效应的功率器件结构及其制造方法 |
| US8653600B2 (en) | 2012-06-01 | 2014-02-18 | Power Integrations, Inc. | High-voltage monolithic schottky device structure |
| JP5802636B2 (ja) * | 2012-09-18 | 2015-10-28 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US9455621B2 (en) | 2013-08-28 | 2016-09-27 | Power Integrations, Inc. | Controller IC with zero-crossing detector and capacitor discharge switching element |
| US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
| US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
| US9362338B2 (en) * | 2014-03-03 | 2016-06-07 | Sandisk Technologies Inc. | Vertical thin film transistors in non-volatile storage systems |
| WO2016165516A1 (zh) * | 2015-04-17 | 2016-10-20 | 苏州东微半导体有限公司 | 分栅功率器件的制造方法 |
| US9667154B2 (en) | 2015-09-18 | 2017-05-30 | Power Integrations, Inc. | Demand-controlled, low standby power linear shunt regulator |
| US9602009B1 (en) | 2015-12-08 | 2017-03-21 | Power Integrations, Inc. | Low voltage, closed loop controlled energy storage circuit |
| US9629218B1 (en) | 2015-12-28 | 2017-04-18 | Power Integrations, Inc. | Thermal protection for LED bleeder in fault condition |
| WO2017176287A1 (en) | 2016-04-08 | 2017-10-12 | Power Integrations, Inc. | Integrated resistor for semiconductor device |
| US10498300B2 (en) | 2017-07-17 | 2019-12-03 | Power Integrations, Inc. | Voltage-to-current transconductance operational amplifier with adaptive biasing |
| EP4376091A1 (en) * | 2022-11-24 | 2024-05-29 | Nexperia B.V. | Mosfet formation |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831568B2 (ja) * | 1989-03-27 | 1996-03-27 | 沖電気工業株式会社 | 半導体記憶装置の製造方法 |
| CN1171318C (zh) * | 1999-06-03 | 2004-10-13 | 通用半导体公司 | 具有低导通电阻的高压功率金属氧化物半导体场效应晶体管 |
| US6635534B2 (en) * | 2000-06-05 | 2003-10-21 | Fairchild Semiconductor Corporation | Method of manufacturing a trench MOSFET using selective growth epitaxy |
| KR100338783B1 (en) * | 2000-10-28 | 2002-06-01 | Samsung Electronics Co Ltd | Semiconductor device having expanded effective width of active region and fabricating method thereof |
| JP3553904B2 (ja) * | 2001-04-11 | 2004-08-11 | 日本電信電話株式会社 | 超臨界乾燥方法 |
| US6555873B2 (en) * | 2001-09-07 | 2003-04-29 | Power Integrations, Inc. | High-voltage lateral transistor with a multi-layered extended drain structure |
| US6635544B2 (en) * | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
| US6797440B2 (en) * | 2002-08-06 | 2004-09-28 | Freescale Semiconductor, Inc. | Method of forming a rim phase shifting mask and using the rim phase shifting mask to form a semiconductor device |
| US20050285140A1 (en) * | 2004-06-23 | 2005-12-29 | Chih-Hsin Ko | Isolation structure for strained channel transistors |
| JP4500558B2 (ja) * | 2004-02-09 | 2010-07-14 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置の製造方法 |
| JP2008504697A (ja) * | 2004-06-25 | 2008-02-14 | インターナショナル レクティファイアー コーポレイション | ソースフィールド電極を有するｍｏｓゲートが設けられているパワー半導体デバイス |
| KR100672723B1 (ko) * | 2005-06-27 | 2007-01-22 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자의 제조방법 |
| DE102005047058B4 (de) * | 2005-09-30 | 2009-09-24 | Qimonda Ag | Herstellungsverfahren für einen Graben-Transistor und entsprechender Graben-Transistor |
| KR100755670B1 (ko) * | 2006-04-03 | 2007-09-05 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
-
2006
- 2006-10-03 US US11/542,083 patent/US7381618B2/en active Active
-
2007
- 2007-08-15 EP EP11165247.5A patent/EP2346081B1/en not_active Not-in-force
- 2007-08-15 EP EP07253213A patent/EP1909331B1/en not_active Not-in-force
- 2007-08-15 AT AT07253213T patent/ATE509374T1/de not_active IP Right Cessation
- 2007-10-02 JP JP2007258532A patent/JP4898619B2/ja not_active Expired - Fee Related
- 2007-10-08 CN CN2007101622308A patent/CN101159233B/zh not_active Expired - Fee Related
- 2007-10-08 CN CN2011100308659A patent/CN102130015B/zh not_active Expired - Fee Related
-
2008
- 2008-03-15 US US12/075,897 patent/US7494875B2/en not_active Expired - Fee Related
- 2008-06-30 HK HK08107253.9A patent/HK1116921A1/xx not_active IP Right Cessation
-
2011
- 2011-12-26 JP JP2011283023A patent/JP5505407B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740376B (zh) * | 2008-11-25 | 2012-06-13 | 中芯国际集成电路制造(北京)有限公司 | 调整间隙壁宽度的方法以及构造间隙壁的蚀刻方法 |
| CN104241341A (zh) * | 2012-07-27 | 2014-12-24 | 俞国庆 | 一种高频低功耗的功率mos场效应管器件 |
| CN107785433A (zh) * | 2017-09-19 | 2018-03-09 | 西安电子科技大学 | 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管 |
| CN107799600A (zh) * | 2017-09-19 | 2018-03-13 | 西安电子科技大学 | 一种阶梯高k介质层元素纵向双扩散金属氧化物半导体场效应管 |
| CN107785433B (zh) * | 2017-09-19 | 2020-05-01 | 西安电子科技大学 | 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管 |
| CN107799600B (zh) * | 2017-09-19 | 2020-05-01 | 西安电子科技大学 | 一种阶梯高k介质层元素纵向双扩散金属氧化物半导体场效应管 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2346081A1 (en) | 2011-07-20 |
| JP2008091924A (ja) | 2008-04-17 |
| EP2346081B1 (en) | 2015-10-07 |
| US20080160705A1 (en) | 2008-07-03 |
| US7381618B2 (en) | 2008-06-03 |
| EP1909331B1 (en) | 2011-05-11 |
| CN101159233B (zh) | 2011-03-23 |
| JP5505407B2 (ja) | 2014-05-28 |
| EP1909331A3 (en) | 2009-04-15 |
| JP4898619B2 (ja) | 2012-03-21 |
| EP1909331A2 (en) | 2008-04-09 |
| JP2012060189A (ja) | 2012-03-22 |
| US7494875B2 (en) | 2009-02-24 |
| HK1116921A1 (en) | 2009-01-02 |
| ATE509374T1 (de) | 2011-05-15 |
| US20080085603A1 (en) | 2008-04-10 |
| CN102130015B (zh) | 2013-03-20 |
| CN102130015A (zh) | 2011-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101159233B (zh) | 用于高电压场效应晶体管的栅蚀刻工艺 | |
| CN101840919B (zh) | Vts绝缘栅极双极晶体管 | |
| EP2245658B1 (en) | Fabrication method for fin transistors | |
| US8120100B2 (en) | Overlapping trench gate semiconductor device | |
| CN107710418A (zh) | 多屏蔽沟槽栅极场效应晶体管 | |
| US20090263952A1 (en) | Semiconductor device fabrication using spacers | |
| CN102376769A (zh) | 超薄体晶体管及其制作方法 | |
| US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
| CN103295907A (zh) | 半导体装置及其制造方法 | |
| TW201729419A (zh) | 半導體裝置 | |
| CN1976060A (zh) | 具有介质应力产生区的晶体管及其制造方法 | |
| EP1314195A2 (en) | Method of manufacturing a trench-gate semiconductor device and corresponding device | |
| US9941416B2 (en) | MOS transistor and method of manufacturing the same | |
| US7187022B2 (en) | Semiconductor device having a multi-bridge-channel and method for fabricating the same | |
| US10643997B2 (en) | Semiconductor device with metal gates | |
| US8084813B2 (en) | Short gate high power MOSFET and method of manufacture | |
| JP4449776B2 (ja) | 半導体装置の製造方法 | |
| CN102054781B (zh) | 垂直式闪存结构及其制造方法 | |
| US20240178289A1 (en) | Mosfet gate formation | |
| CN109390338B (zh) | 互补式金属氧化物半导体元件及其制作方法 | |
| CN117637823A (zh) | 一种沟槽型mosfet及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1116921 Country of ref document: HK |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1116921 Country of ref document: HK |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110323 Termination date: 20191008 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |