CN102376769A - 超薄体晶体管及其制作方法 - Google Patents

超薄体晶体管及其制作方法 Download PDF

Info

Publication number
CN102376769A
CN102376769A CN2010102570232A CN201010257023A CN102376769A CN 102376769 A CN102376769 A CN 102376769A CN 2010102570232 A CN2010102570232 A CN 2010102570232A CN 201010257023 A CN201010257023 A CN 201010257023A CN 102376769 A CN102376769 A CN 102376769A
Authority
CN
China
Prior art keywords
ultra
buried regions
thin body
grid
sacrifice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102570232A
Other languages
English (en)
Other versions
CN102376769B (zh
Inventor
梁擎擎
钟汇才
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2010102570232A priority Critical patent/CN102376769B/zh
Priority to PCT/CN2011/070686 priority patent/WO2012022135A1/zh
Priority to US13/132,535 priority patent/US20120043624A1/en
Publication of CN102376769A publication Critical patent/CN102376769A/zh
Application granted granted Critical
Publication of CN102376769B publication Critical patent/CN102376769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

一种超薄体晶体管及其制作方法。所述超薄体晶体管包括：半导体衬底、所述半导体衬底上的栅极结构以及栅极结构两侧半导体衬底中的源区与漏区，其中，所述栅极结构包括栅介电层、嵌于栅介电层中的栅极以及栅极两侧的侧壁；所述超薄体晶体管还包括：依次位于所述栅极结构下方阱区中的体区与埋层绝缘区，其中，所述体区与埋层绝缘区的两端分别连接源区与漏区，所述体区下方的埋层绝缘区将体区与阱区的其余区域相隔离。本发明超薄体晶体管有效抑制了短沟道效应对器件性能的影响。而本发明的超薄体晶体管制作方法结合栅极替换工艺，使埋层绝缘区的形成自对准于栅极，降低了侧壁下的寄生电阻。

Description

超薄体晶体管及其制作方法
技术领域
本发明涉及半导体技术领域，更具体地，本发明涉及一种超薄体晶体管及其制作方法。
背景技术
随着半导体制作技术的不断进步，集成在同一芯片上的元器件数量已从最初的几十几百个进化到现在的数以百万计。目前IC的性能和复杂度远非当初所能想象。为了满足复杂度和电路密度的要求，最小的特征尺寸，也就是公知的器件的“几何线宽”随着工艺技术的革新而越来越小。如今，MOS晶体管的最小线宽已经小于45纳米。
在半导体器件最小线宽不断缩小的情况下，为了改善MOS晶体管的短沟道特性，各种新型的MOS器件结构被研发出来。申请号为US7569443的美国专利申请即公开了一种具有凸起源漏区的MOS晶体管。参考图1，示出了所述具有凸起源漏区的MOS晶体管。所述凸起源漏区105分别位于栅极103两侧的半导体衬底101上。在制作所述MOS晶体管时，需要在形成牺牲栅极之后刻蚀所述牺牲栅极两侧的阱区，以形成源漏区沟槽；之后，再在所述源漏区沟槽中填充锗硅材料直至形成凸起的源漏区。所述凸起的源漏区在MOS晶体管的沟道区引入了一定的应力，进而使得沟道区载流子迁移率提高，MOS晶体管的电流驱动能力得以明显提升。同时，为了改善所述MOS晶体管沟道区的应力特性，该专利还采用了栅极替换工艺，所述栅极替换工艺是指在凸起源漏区制作完成后，将牺牲栅极移除并重新填充导带材料以形成栅极的工艺方法。所述重新形成的栅极进一步改善了沟道区的应力特性，提高了沟道区载流子的迁移率。
然而，所述MOS晶体管的体区较厚，较厚的体区不利于抑制器件的短沟道效应，限制了器件尺寸的进一步缩小和性能的进一步提升。
发明内容
本发明解决的问题是提供一种超薄体晶体管及其制作方法，所述超薄体晶体管具有较薄的体区，可以减少漏极反向偏置时产生的横向耗尽区长度，从而有效抑制了器件的短沟道效应。
为解决上述问题，本发明提供了一种超薄体晶体管，包括：半导体衬底、所述半导体衬底上的栅极结构以及栅极结构两侧半导体衬底中的源区与漏区，其特征在于，所述栅极结构包括栅介电层、嵌于栅介电层中的栅极以及栅极两侧的侧壁；所述超薄体晶体管还包括：依次位于所述栅极结构下方阱区中的体区与埋层绝缘区，其中，所述体区与埋层绝缘区的两端分别连接源区与漏区，所述体区下方的埋层绝缘区将体区与阱区的其余区域相隔离。
相应的，本发明还提供了一种超薄体晶体管的制作方法，包括：
提供半导体衬底，所述半导体衬底包含有埋层牺牲层与埋层牺牲层上的体区外延层；
在所述半导体衬底中形成沟槽隔离区，在所述沟槽隔离区内的半导体衬底中形成阱区，所述沟槽隔离区与阱区的深度至少超过埋层牺牲层的深度；
在所述阱区上依次形成牺牲栅介电层、牺牲栅极与牺牲栅极保护帽层；
在所述牺牲栅极两侧的阱区中形成浅掺杂区，在所述牺牲栅极两侧形成侧壁；
在牺牲栅极侧壁外的半导体衬底中形成源漏区开口，所述源漏区开口的深度至少超过埋层牺牲层的深度；
在所述源漏区开口中填满重掺杂的源漏材料，形成深掺杂区；
在所述半导体衬底上形成层间介电层，所述层间介电层覆盖深掺杂区与牺牲栅极；
平坦化所述层间介电层，直至露出所述牺牲栅极的保护帽层表面；
移除所述牺牲栅极保护帽层、牺牲栅极、牺牲栅介电层，形成栅极开口；
各向异性刻蚀位于原牺牲栅极位置下方的沟槽隔离区，直至露出埋层牺牲层；
移除所述埋层牺牲层，在原埋层牺牲层位置形成埋层空洞；
在所述埋层空洞中填满埋层介电材料以形成埋层绝缘区。
与现有技术相比，本发明具有以下优点：
1.所述超薄体晶体管的体区厚度大大降低，这有效降低了漏极反偏时横向耗尽区对沟道有效长度的影响；
2.埋层绝缘区的形成自对准于栅极，降低了侧壁下方的寄生电阻；
3.晶体管体区与衬底的阱区由埋层绝缘区隔离，避免了衬偏调制效应对器件性能的影响。
附图说明
图1示出了一种具有凸起源漏区的MOS晶体管；
图2至图4示出了本发明超薄体晶体管的一个实施例；
图5示出了本发明超薄体晶体管制作方法一个实施例的流程示意图；
图6至图21示出了本发明超薄体晶体管制作方法一个实施例的剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有技术MOS晶体管较厚的体区不利于抑制器件的短沟道效应，限制了器件性能的进一步提升。针对这一问题，本发明的发明人提供了一种具有超薄体区的MOS晶体管，所述超薄体晶体管的衬底中形成有埋层绝缘区，所述埋层绝缘区将超薄体晶体管栅极下方的体区与衬底隔离开，超薄体晶体管体区的厚度因此大大降低，进而有效抑制了短沟道效应对器件性能的影响。
同时，本发明的超薄体晶体管采用栅极替换工艺形成MOS晶体管的栅极、以及所述栅极下方的栅介电层，所述重新形成的栅极进一步改善了沟道区的应力特性，提高了沟道区的载流子迁移率，从而使得器件的驱动能力得以增强。
接下来，结合具体的实施例，对本发明的超薄体晶体管及其制作方法进行说明。
参考图2，示出了本发明超薄体晶体管一实施例的俯视示意图。
如图2所示，所述超薄体晶体管包括：半导体衬底201；所述半导体衬底201中的阱区202，所述阱区202外的沟槽隔离区203，所述沟槽隔离区203围绕阱区202；阱区202上的栅极213，所述栅极213横跨阱区202，其两端位于沟槽隔离区203上；所述栅极213两侧的半导体衬底201上的栅介电层211与侧壁209；以及所述栅极213两侧阱区202中的源区205与漏区206；所述超薄体晶体管还包含有依次位于栅极213下的体区与埋层绝缘区(图2中未示出)。在本实施例中，所述超薄晶体管还包含有分别位于其源漏区两侧的伪栅215，所述伪栅215与栅极213平行，一部分位于沟槽隔离区203上，另一部分位于阱区202上。
参考图3，示出了本发明超薄体晶体管一实施例沿图2中AA’方向的剖面结构。其中，超薄体晶体管的栅极结构包括栅介电层211、嵌于栅介电层211中的栅极213以及栅极213两侧的侧壁209，所述栅极213通过栅介电层211与侧壁209、阱区202相隔离。
在本实施例中，所述源区205与漏区206的表面相对于半导体衬底201表面凸起；所述栅极结构下形成有体区207与埋层绝缘区215，其中，所述体区207与埋层绝缘区215的两端分别连接源区205与漏区206，所述埋层绝缘区215将体区207与阱区202的其余区域相隔离，所述源区205与漏区206底部深度至少超过埋层绝缘区215的底部深度。
参考图4，示出了本发明超薄晶体管一实施例沿图2中BB’方向的剖面结构。如图4所示，所述栅极213横跨阱区202上，其两端分别位于阱区202两侧的沟槽隔离区203上，同时，所述埋层绝缘区215、体区207的两端也分别与沟槽隔离区203相连接。
在本实施例中，所述半导体衬底201采用硅、锗、锗硅、氮化镓或其他半导体材料形成，所述源区205与漏区206采用锗硅或其他易于在半导体衬底201上外延的半导体材料形成。依据具体实施例的不同，所述源区205与漏区206的表面也可以与阱区202的其他表面相平而并不凸起，不应限制其范围。
与现有MOS晶体管相类似，所述源区205与漏区206具有相同的掺杂类型，并与体区207具有相反的掺杂类型；所述源区205与漏区206均包含有浅掺杂区与深掺杂区，所述深掺杂区位于阱区202中，且所述深掺杂区延伸至侧壁209下方，与栅极213的边缘对准；所述浅掺杂区位于侧壁209下方的阱区202中，其深度超过体区207的深度。
所述埋层绝缘区215采用氧化硅形成，所述侧壁209采用氮化硅形成，所述埋层绝缘区215的厚度为20纳米至100纳米；所述体区205采用硅、锗硅或其他半导体材料形成，所述体区205的厚度为5纳米至20纳米。
所述栅介电层211采用氧化硅、氮氧化硅或高k介电材料形成，所述栅极213采用掺杂的多晶硅、金属材料或其他导电材料形成。
可以看出，相较于现有技术的MOS晶体管，本发明的超薄体晶体管的体区厚度大大降低，这有效降低了漏极反偏时横向耗尽区对沟道有效长度的影响；同时，所述埋层绝缘区的形成自对准于栅极，降低了侧壁下方的寄生电阻。此外，所述体区与衬底的阱区由埋层绝缘区隔离，避免了衬偏调制效应对器件性能的影响。
基于本发明超薄体晶体管的结构，发明人还提供了超薄体晶体管的制作方法的流程。参考图5，所述超薄体晶体管制作方法的流程包括：
执行步骤S402，提供半导体衬底，所述半导体衬底包含有埋层牺牲层与埋层牺牲层上的体区外延层；
执行步骤S404，在所述半导体衬底中形成沟槽隔离区，在所述沟槽隔离区内的半导体衬底中形成阱区，所述沟槽隔离区与阱区的深度至少超过埋层牺牲层的深度；
执行步骤S406，在所述阱区上依次形成牺牲栅介电层、牺牲栅极与牺牲栅极保护帽层；
执行步骤S408，在所述牺牲栅极两侧的阱区中形成浅掺杂区，在所述牺牲栅极两侧形成侧壁；
执行步骤S410，在牺牲栅极侧壁外的半导体衬底中形成源漏区开口，所述源漏区开口的深度至少超过埋层牺牲层的深度；
执行步骤S412，在所述源漏区开口中填满重掺杂的源漏材料，形成深掺杂区；
执行步骤S414，在所述半导体衬底上形成层间介电层，所述层间介电层覆盖深掺杂区与牺牲栅极；
执行步骤S416，平坦化所述层间介电层，直至露出所述牺牲栅极的保护帽层表面；
执行步骤S418，移除所述牺牲栅极保护帽层、牺牲栅极、牺牲栅介电层，形成栅极开口；
执行步骤S420，各向异性刻蚀位于原牺牲栅极位置下方的沟槽隔离区，直至露出埋层牺牲层；
执行步骤S422，移除所述埋层牺牲层，在原埋层牺牲层位置形成埋层空洞；
执行步骤S424，在所述埋层空洞中填满埋层介电材料以形成埋层绝缘区；
执行步骤S426，在所述栅极开口中依次填充栅极介电材料与栅极导电材料，填充完成后所述栅极导电材料高于侧壁；
执行步骤S428，平坦化所述栅极导电材料直至所述栅极导电材料与侧壁平齐，所述栅极开口中的栅极导电材料即为栅极；
执行步骤S430，刻蚀源漏区上方的层间介电层，露出源漏区表面，在所述源漏区表面形成金属接触。
图6至图21示出了本发明实施例的超薄体晶体管制作方法各制作阶段。其中，图6至图13、图18以及图20是沿图2中AA’向的剖面结构示意图；图15至图17、以及图19是沿图2中BB’向的剖面结构示意图；图14是形成埋层空洞后半导体衬底的俯视图。
如图6所示，提供半导体衬底501，在所述半导体衬底501上依次形成埋层牺牲层503与体区外延层505。
由于所述体区外延层505用于形成超薄体晶体管的体区，需要为单晶结构。因此，在本实施例中，形成所述体区外延层505与埋层牺牲层503均采用分子束外延、原子层沉积、化学气相沉积等外延工艺，以形成体区外延层505与埋层牺牲层503。所述体区外延层505与埋层牺牲层503均具有单晶结构。优选的，所述体区外延层505与埋层牺牲层503具有匹配的晶格常数，以避免应力失配。
在具体实施例中，所述半导体衬底501采用硅、锗、锗硅、氮化镓或其他半导体材料形成；所述埋层牺牲层503采用碳化硅、锗硅等半导体材料形成，其厚度为20纳米至100纳米；所述体区外延层505采用硅、锗硅或其他半导体材料形成，其厚度为5纳米至50纳米。
如图7所示，在所述半导体衬底501中形成沟槽隔离区507。所述沟槽隔离区507穿过体区外延层505、埋层牺牲层503至半导体衬底501内部。在具体实施例中，所述沟槽隔离区507采用浅沟槽隔离结构(STI)。
接着，对所半导体衬底501进行离子注入，在所述沟槽隔离区507内的半导体衬底501中形成阱区509，所述阱区509的深度至少超过埋层牺牲层503的深度。
在所述沟槽隔离区507与阱区509形成之后，继续在所述体区外延层505上形成牺牲栅介电层511、牺牲栅极513与牺牲栅极保护帽层514，同时在与牺牲栅极513平行的沟槽隔离区507与阱区509的边界依次形成牺牲栅介电层511、沟槽保护层516与沟槽保护帽层518。其中，所述牺牲栅介电层511与牺牲栅极513大部分位于阱区509内，所述牺牲栅极513的两端位于阱区509外的沟槽隔离区507上。所述沟槽保护层516与牺牲栅极513采用相同的材料形成，所述牺牲栅极保护帽层514与沟槽保护帽层518采用相同的材料形成。在具体实施例中，所述栅介电层511采用氧化硅等介电材料形成，所述牺牲栅极513与沟槽保护层516采用多晶硅形成，所述牺牲栅极保护帽层514与沟槽保护帽层518采用氮化硅。
之后，对所述半导体衬底501进行离子注入，在所述牺牲栅极513两侧的形成浅掺杂区515。在具体实施例中，所述浅掺杂区515的深度可以超过体区外延层505的深度，并延伸至埋层牺牲层503或阱区509中。
如图8所示，在所述半导体衬底501上形成侧壁介电层，所述侧壁介电层覆盖沟槽隔离区507、牺牲栅极保护帽层514、沟槽保护帽层518以及体区外延层505。所述侧壁介电层采用氮化硅、氮氧化硅或其他介电材料；优选的实施例中，所述侧壁介电层采用与沟槽隔离区507具有较大刻蚀选择比的材料，例如所述沟槽隔离区507采用氧化硅，所述侧壁介电层采用氮化硅。之后，各向异性刻蚀所述侧壁介电层，在牺牲栅极513两侧的体区外延层505上、以及沟槽保护层516两侧的体区外延层505与沟槽隔离区509上形成侧壁517。
如图9所示，以侧壁517、牺牲栅极513以及沟槽保护层516为掩膜，各向异性刻蚀所述浅掺杂区及所述浅掺杂区下方的部分阱区509，形成源漏区开口。例如采用SF6气体各向异性干法刻蚀所述浅掺杂区。之所以采用各向异性刻蚀，是为了避免侧壁517下方的浅掺杂区被侧向刻蚀而产生的缺陷。
在具体实施例中，所述源漏区开口的刻蚀深度不应超过阱区509底部的深度，以避免后续形成的源漏区与阱区509外的半导体衬底相连接。
接着，在所述源漏区开口中外延重掺杂的源漏材料，直至填满所述源漏区开口，所述源漏区开口中的源漏材料即用于作为超薄体晶体管的深掺杂区521。由于所述半导体衬底上的其他区域均覆盖有介电材料，而仅有源漏区开口为半导体材料，因此，所述源漏材料仅填充所述源漏区开口。
在本实施例中，所述形成的源漏区向侧壁517的底部延伸，占据了所述侧壁517下方原埋层牺牲层503的位置。这使得后续埋层牺牲层503自对准于栅极513，从而降低了侧壁503下方的寄生电阻。
依据具体实施例的不同，所述重掺杂的源漏材料可以采用在位掺杂的方法形成，也可以先外延本征半导体材料，再进行离子注入进行重掺杂的方法形成。优选的实施例中，所述源漏材料与体区外延层505采用相同的半导体材料形成。
如图10所示，所述浅掺杂区515与深掺杂区521共同构成了超薄体晶体管的源漏区。在所述源漏区形成之后，继续在所述源漏区、牺牲栅极保护帽层514、侧壁517、以及沟槽保护帽层518上形成层间介电层523，所述层间介电层523至少超过所述牺牲栅极保护帽层514的表面。紧接着，平坦化所述层间介电层523，直至露出所述牺牲栅极保护帽层514与沟槽保护帽层518的表面。
在本实施例中，所述层间介电层523采用与沟槽隔离区507具有较大刻蚀选择比的介电材料，例如氮化硅。所述层间介电层523作为后续刻蚀沟槽隔离区507的掩膜。
如图11所示，以所述层间介电层523与侧壁517为掩膜，移除所述牺牲栅极保护帽层、牺牲栅极、沟槽保护层、沟槽保护帽层、牺牲栅介电层，形成位于侧壁517间的栅极开口520。由于原牺牲栅极与沟槽保护层均有部分覆盖于沟槽隔离区507上，因此，所述移除处理使得沟槽隔离区507与体区外延层505的部分表面露出。依据具体实施例的不同，既可以采用干法刻蚀工艺移除所述牺牲栅极保护帽层、沟槽保护帽层、牺牲栅极与沟槽保护层，也可以采用湿法腐蚀工艺移除所述牺牲栅极保护帽层、沟槽保护帽层、牺牲栅极与沟槽保护层。
在采用干法刻蚀工艺处理时，可以采用包含有SF6、HBr、Cl2及惰性气体的等离子体气体进行刻蚀所述采用多晶硅构成的牺牲栅极；而若采用湿法腐蚀工艺处理时，则可以四甲基氢氧化氨(TMAH)溶液进行腐蚀所述牺牲栅极，所述反应温度为60摄氏度至90摄氏度。
如图12所示，在完全移除所述牺牲栅极及其下方的牺牲栅介电层之后，以所述层间介电层523与侧壁517为掩膜，部分刻蚀所述露出的沟槽隔离区507，直至所述埋层牺牲层503的侧面露出。由于所述层间介电层523与侧壁517采用与沟槽隔离区507不同的介电材料，所述沟槽隔离区507的刻蚀不会影响层间介电层523与侧壁517。
如图13所示，采用各向同性干法刻蚀或湿法腐蚀工艺，移除所述露出的埋层牺牲层，形成埋层空洞525。所述埋层空洞525使得体区外延层505悬空。但由于源漏区位置的埋层牺牲层在形成源漏区时已被移除，所述源漏区可以用来支撑部分悬空的体区外延层505。
在具体实施例中，所述埋层牺牲层应具有相对于半导体衬底501及体区外延层505、侧壁517、源漏区以及沟槽隔离区507较大刻蚀选择比的材料。在所述半导体衬底501、体区外延层505为硅，侧壁517为氮化硅，沟槽隔离区507为氧化硅的条件下，所述埋层牺牲层采用碳化硅；相应的，采用盐酸与氢氟酸的混合溶液腐蚀所述埋层牺牲层。
图14是形成埋层空洞后所述半导体衬底的俯视图。如图14所示，所述侧壁517内的沟槽隔离区均已被移除，所述移除的沟槽隔离区使得刻蚀气体或腐蚀液体可以进入半导体衬底内，并将埋层牺牲层移除，形成了埋层空洞525。
图13即为半导体衬底沿图14中AA’向的剖面结构。而图15则示出了所述半导体衬底沿图14中BB’向的剖面结构。
如图15所示，原牺牲栅极位置下方的埋层牺牲层完全被移除，体区外延层505悬空于所述半导体衬底501上。
如图16所示，在所述埋层空洞中填满埋层介电材料以形成埋层绝缘区527。所述埋层绝缘区527替换了之前的埋层牺牲层，作为体区外延层505与阱区509间的隔离结构。
为了保证所述埋层绝缘区527的填充质量，需要过填充所述埋层空洞，以及原牺牲栅极位置。因此，在本实施例中，在所述埋层空洞的填充过程中，还会在牺牲栅极位置形成介电材料。对于所述过填充的介电材料，可以对其进行平坦化处理，使得其与层间介电层及侧壁平齐。之后，继续刻蚀所述牺牲栅极位置的介电材料，直至露出体区外延层505。这样，重新形成了栅极开口。
在实际制作中，需要采用原子层沉积、低压化学气相淀积等具有较强填充能力的薄膜制作工艺形成所述埋层绝缘区527，避免所述埋层空洞无法完全填充而形成缺陷，影响器件性能。所述埋层绝缘区527与层间介电层具有较大刻蚀选择比的材料，例如所述埋层绝缘区527由氧化硅构成。
在本实施例中，所述埋层绝缘区527与埋层牺牲层的厚度相同，即20纳米至100纳米。
如图17与图18所示，在埋层绝缘区527填充之后，在所述栅极开口520中淀积栅介电材料以构成栅介电层529。所述栅介电材料为氧化硅、氮氧化硅或高k介电材料。
如图19与图20所示，在形成栅介电层529之后，继续在所述栅极开口填充栅极导电材料，填充完成后，所述栅极导电材料的高于侧壁顶部。
接着，平坦化所述栅极导电材料直至所述栅极导电材料与侧壁平齐，所述栅极开口中的栅极导电材料即为栅极或伪栅极，其中位于源漏区间的栅极导电材料为栅极530，位于源漏区外的沟槽隔离区507上的栅极导电材料为伪栅531。
如图21所示，部分刻蚀所述层间介电层523，露出源漏区表面，在所述源漏区表面形成金属接触532。
上述步骤实施后，本发明超薄体晶体管的器件结构即制作形成。在实际制作中，还需要继续形成接触孔以引出源区、漏区及栅极，在此不再赘述。
本发明的超薄体晶体管制作方法通过预先在半导体衬底中形成埋层牺牲层，进而替换所述埋层牺牲层的方法来形成位于体区下方的埋层绝缘区。本发明很好的兼容了现有技术的MOS晶体管制作工艺，以简便易行的方法实现了晶体管体区的减薄。
应该理解，此处的例子和实施例仅是示例性的，本领域技术人员可以在不背离本申请和所附权利要求所限定的本发明的精神和范围的情况下，做出各种修改和更正。

Claims (25)

1.一种超薄体晶体管，包括半导体衬底、所述半导体衬底上的栅极结构以及栅极结构两侧半导体衬底中的源区与漏区，其特征在于，所述栅极结构包括栅介电层、嵌于栅介电层中的栅极以及栅极两侧的侧壁；所述超薄体晶体管还包括：依次位于所述栅极结构下方阱区中的体区与埋层绝缘区，其中，所述体区与埋层绝缘区的两端分别连接源区与漏区，所述体区下方的埋层绝缘区将体区与阱区的其余区域相隔离。
2.如权利要求1所述的超薄体晶体管，其特征在于，所述源区与漏区的表面相对于半导体衬底表面凸起。
3.如权利要求1所述的超薄体晶体管，其特征在于，所述源区与漏区底部深度超过埋层绝缘区的底部深度。
4.如权利要求1所述的超薄体晶体管，其特征在于，所述源区与漏区包含有浅掺杂区与深掺杂区，所述浅掺杂区的深度超过体区的深度。
5.如权利要求4所述的超薄体晶体管，其特征在于，所述深掺杂区延伸至所述侧壁下方。
6.如权利要求1所述的超薄体晶体管，其特征在于，所述埋层绝缘区采用氧化硅形成，所述侧壁采用氮化硅形成。
7.如权利要求1所述的超薄体晶体管，其特征在于，所述埋层绝缘区的厚度为20纳米至100纳米。
8.如权利要求1所述的超薄体晶体管，其特征在于，所述体区为单晶结构，采用硅或锗硅形成。
9.如权利要求1所述的超薄体晶体管，其特征在于，所述体区的厚度为5纳米至50纳米。
10.如权利要求1所述的超薄体晶体管，其特征在于，所述栅介电层采用氧化硅、氮化硅或高k介电材料形成。
11.如权利要求1所述的超薄体晶体管，其特征在于，所述栅极采用金属材料或掺杂的多晶硅形成。
12.一种超薄体晶体管的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包含有埋层牺牲层与埋层牺牲层上的体区外延层；
在所述半导体衬底中形成沟槽隔离区，在所述沟槽隔离区内的半导体衬底中形成阱区，所述沟槽隔离区与阱区的深度至少超过埋层牺牲层的深度；
在所述阱区上依次形成牺牲栅介电层、牺牲栅极与牺牲栅极保护帽层；
在所述牺牲栅极两侧的阱区中形成浅掺杂区，在所述牺牲栅极两侧形成侧壁；
在牺牲栅极侧壁外的半导体衬底中形成源漏区开口，所述源漏区开口的深度至少超过埋层牺牲层的深度；
在所述源漏区开口中填满重掺杂的源漏材料，形成深掺杂区；
在所述半导体衬底上形成层间介电层，所述层间介电层覆盖深掺杂区与牺牲栅极；
平坦化所述层间介电层，直至露出所述牺牲栅极的保护帽层表面；
移除所述牺牲栅极保护帽层、牺牲栅极、牺牲栅介电层，形成栅极开口；
各向异性刻蚀位于原牺牲栅极位置下方的沟槽隔离区，直至露出埋层牺牲层；
移除所述埋层牺牲层，在原埋层牺牲层位置形成埋层空洞；
在所述埋层空洞中填满埋层介电材料以形成埋层绝缘区。
13.如权利要求12所述的超薄体晶体管的制作方法，其特征在于，所述半导体衬底采用硅、锗、锗硅或氮化镓形成。
14.如权利要求12所述的超薄体晶体管的制作方法，其特征在于，所述埋层牺牲层与体区外延层具有单晶结构，采用外延工艺形成所述单晶结构的埋层牺牲层与体区外延层。
15.如权利要求12所述的超薄体晶体管的制作方法，其特征在于，所述埋层牺牲层采用碳化硅或锗硅形成。
16.如权利要求12所述的超薄体晶体管的制作方法，其特征在于，所述埋层牺牲层的厚度为20纳米至100纳米。
17.如权利要求12所述的超薄体晶体管的制作方法，其特征在于，所述体区外延层采用硅或锗硅形成。
18.如权利要求12所述的超薄体晶体管的制作方法，其特征在于，所述体区外延层的厚度为5纳米至50纳米。
19.如权利要求12所述的超薄体晶体管的制作方法，其特征在于，所述浅掺杂区的深度超过体区外延层底部的深度。
20.如权利要求12所述的超薄体晶体管的制作方法，其特征在于，采用各向异性刻蚀所述半导体衬底以形成源漏区开口，且所述源漏区开口的刻蚀深度超过阱区底部的深度。
21.如权利要求12所述的超薄体晶体管的制作方法，其特征在于，所述重掺杂的源漏材料采用在位掺杂选择性外延的方法形成，或采用离子注入进行重掺杂的方法形成。
22.如权利要求12所述的超薄体晶体管的制作方法，其特征在于，采用湿法腐蚀或各向同性刻蚀的方法移除所述埋层牺牲层并形成埋层空洞。
23.如权利要求12所述的超薄体晶体管的制作方法，其特征在于，采用原子层沉积或低压化学气相淀积填充所述埋层空洞并形成所述埋层绝缘区。
24.如权利要求12所述的超薄体晶体管的制作方法，其特征在于，采用栅极替换工艺形成所述超薄体晶体管的栅极结构，包括：
在所述栅极开口中依次填充栅极介电材料与栅极导电材料，填充完成后所述栅极导电材料高于侧壁；
平坦化所述栅极导电材料直至所述栅极导电材料与侧壁平齐，所述栅极开口中的栅极导电材料即为栅极。
25.如权利要求24所述的超薄体晶体管的制作方法，其特征在于，所述栅极介电材料采用氧化硅、氮化硅或高k介电材料。
CN2010102570232A 2010-08-18 2010-08-18 超薄体晶体管及其制作方法 Active CN102376769B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010102570232A CN102376769B (zh) 2010-08-18 2010-08-18 超薄体晶体管及其制作方法
PCT/CN2011/070686 WO2012022135A1 (zh) 2010-08-18 2011-01-27 超薄体晶体管及其制作方法
US13/132,535 US20120043624A1 (en) 2010-08-18 2011-01-27 Ultra-thin body transistor and method for manufcturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102570232A CN102376769B (zh) 2010-08-18 2010-08-18 超薄体晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN102376769A true CN102376769A (zh) 2012-03-14
CN102376769B CN102376769B (zh) 2013-06-26

Family

ID=45604728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102570232A Active CN102376769B (zh) 2010-08-18 2010-08-18 超薄体晶体管及其制作方法

Country Status (3)

Country Link
US (1) US20120043624A1 (zh)
CN (1) CN102376769B (zh)
WO (1) WO2012022135A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014012263A1 (zh) * 2012-07-17 2014-01-23 中国科学院微电子研究所 半导体器件及其制造方法
CN103794560A (zh) * 2012-11-02 2014-05-14 中国科学院微电子研究所 半导体结构及其制造方法
CN110534571A (zh) * 2018-05-23 2019-12-03 台湾积体电路制造股份有限公司 半导体装置及其制作方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8383485B2 (en) * 2011-07-13 2013-02-26 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial process for forming semiconductor devices
US8835237B2 (en) 2012-11-07 2014-09-16 International Business Machines Corporation Robust replacement gate integration
KR102014724B1 (ko) * 2013-01-23 2019-08-27 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9245955B2 (en) * 2013-06-28 2016-01-26 Stmicroelectronics, Inc. Embedded shape SiGe for strained channel transistors
CN104576376A (zh) * 2013-10-13 2015-04-29 中国科学院微电子研究所 一种mosfet结构及其制造方法
US9721827B2 (en) * 2014-02-27 2017-08-01 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with stress control and method of making
KR102200922B1 (ko) * 2014-07-17 2021-01-11 삼성전자주식회사 절연 패턴을 갖는 반도체 소자 및 그 형성 방법
US20160056261A1 (en) * 2014-08-22 2016-02-25 Globalfoundries Inc. Embedded sigma-shaped semiconductor alloys formed in transistors
US9812577B2 (en) 2014-09-05 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
KR20160112778A (ko) * 2015-03-20 2016-09-28 삼성전자주식회사 핀 액티브 영역들을 갖는 반도체
US9722038B2 (en) 2015-09-11 2017-08-01 International Business Machines Corporation Metal cap protection layer for gate and contact metallization
FR3079616B1 (fr) * 2018-03-30 2021-02-12 Soitec Silicon On Insulator Micro-capteur pour detecter des especes chimiques et procede de fabrication associe
CN110971368B (zh) * 2018-09-28 2021-10-22 华为技术有限公司 一种信息传输方法以及信息传输装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000057480A1 (fr) * 1999-03-19 2000-09-28 France Telecom Nouveau dispositif semi-conducteur combinant les avantages des architectures massive et soi, et procede de fabrication
US20060286729A1 (en) * 2005-06-21 2006-12-21 Jack Kavalieros Complementary metal oxide semiconductor integrated circuit using raised source drain and replacement metal gate
US20070138570A1 (en) * 2005-12-16 2007-06-21 Chartered Semiconductor Mfg.LTD Formation of raised source/drain structures in NFET with embedded SiGe in PFET

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930642A (en) * 1997-06-09 1999-07-27 Advanced Micro Devices, Inc. Transistor with buried insulative layer beneath the channel region
KR100269312B1 (ko) * 1997-10-14 2000-10-16 윤종용 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법
US6413829B1 (en) * 2001-06-01 2002-07-02 Advanced Micro Devices, Inc. Field effect transistor in SOI technology with schottky-contact extensions
US7473947B2 (en) * 2002-07-12 2009-01-06 Intel Corporation Process for ultra-thin body SOI devices that incorporate EPI silicon tips and article made thereby
US7173305B2 (en) * 2003-04-08 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned contact for silicon-on-insulator devices
JP2005072093A (ja) * 2003-08-20 2005-03-17 Oki Electric Ind Co Ltd 半導体装置
KR100598098B1 (ko) * 2004-02-06 2006-07-07 삼성전자주식회사 매몰 절연 영역을 갖는 모오스 전계 효과 트랜지스터 및그 제조 방법
KR100673108B1 (ko) * 2004-08-11 2007-01-22 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US7112848B2 (en) * 2004-09-13 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thin channel MOSFET with source/drain stressors
US7306997B2 (en) * 2004-11-10 2007-12-11 Advanced Micro Devices, Inc. Strained fully depleted silicon on insulator semiconductor device and manufacturing method therefor
WO2007034553A1 (ja) * 2005-09-22 2007-03-29 Fujitsu Limited 半導体装置およびその製造方法
US7550330B2 (en) * 2006-11-29 2009-06-23 International Business Machines Corporation Deep junction SOI MOSFET with enhanced edge body contacts
JP2009212413A (ja) * 2008-03-06 2009-09-17 Renesas Technology Corp 半導体装置及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000057480A1 (fr) * 1999-03-19 2000-09-28 France Telecom Nouveau dispositif semi-conducteur combinant les avantages des architectures massive et soi, et procede de fabrication
US20060286729A1 (en) * 2005-06-21 2006-12-21 Jack Kavalieros Complementary metal oxide semiconductor integrated circuit using raised source drain and replacement metal gate
US20070138570A1 (en) * 2005-12-16 2007-06-21 Chartered Semiconductor Mfg.LTD Formation of raised source/drain structures in NFET with embedded SiGe in PFET

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014012263A1 (zh) * 2012-07-17 2014-01-23 中国科学院微电子研究所 半导体器件及其制造方法
CN103545215A (zh) * 2012-07-17 2014-01-29 中国科学院微电子研究所 半导体器件及其制造方法
US9147745B2 (en) 2012-07-17 2015-09-29 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor devices formed using a sacrificial layer and methods for manufacturing the same
CN103545215B (zh) * 2012-07-17 2016-06-29 中国科学院微电子研究所 半导体器件及其制造方法
CN103794560A (zh) * 2012-11-02 2014-05-14 中国科学院微电子研究所 半导体结构及其制造方法
CN103794560B (zh) * 2012-11-02 2016-08-10 中国科学院微电子研究所 半导体结构及其制造方法
CN110534571A (zh) * 2018-05-23 2019-12-03 台湾积体电路制造股份有限公司 半导体装置及其制作方法
CN110534571B (zh) * 2018-05-23 2022-12-06 台湾积体电路制造股份有限公司 半导体装置及其制作方法
US11538914B2 (en) 2018-05-23 2022-12-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20120043624A1 (en) 2012-02-23
CN102376769B (zh) 2013-06-26
WO2012022135A1 (zh) 2012-02-23

Similar Documents

Publication Publication Date Title
CN102376769B (zh) 超薄体晶体管及其制作方法
US8039326B2 (en) Methods for fabricating bulk FinFET devices having deep trench isolation
US8853037B2 (en) Methods for fabricating integrated circuits
US9087870B2 (en) Integrated circuits including FINFET devices with shallow trench isolation that includes a thermal oxide layer and methods for making the same
US8541286B2 (en) Methods for fabricating integrated circuits
KR100960928B1 (ko) 수직형 트랜지스터 및 그의 형성방법
CN101814523B (zh) 半导体装置及其制造方法
KR101703096B1 (ko) 반도체 장치의 제조방법
KR101412911B1 (ko) Ｃｏｎ을 구비한 ｍｏｓｆｅｔ 및 이의 형성 방법
TWI705503B (zh) 半導體結構和半導體製造方法
US20110079820A1 (en) Device with self aligned stressor and method of making same
CN104051266A (zh) 用于鳍式场效应晶体管的鳍形状及其形成方法
CN101159233A (zh) 用于高电压场效应晶体管的栅蚀刻工艺
CN105280639A (zh) 鳍式场效应晶体管的结构和形成方法
CN103021854A (zh) 制作鳍式场效应晶体管的方法以及由此形成的半导体结构
US20080048217A1 (en) Semiconductor device and method of fabricating the same
US9673324B1 (en) MOS device with epitaxial structure associated with source/drain region and method of forming the same
CN103779278A (zh) Cmos管的形成方法
US8431460B2 (en) Method for fabricating semiconductor device
US20130224944A1 (en) Methods for fabricating integrated circuits using tailored chamfered gate liner profiles
CN106952909A (zh) 半导体结构及其形成方法
CN103915342A (zh) 无结晶体管和互补无结晶体管的形成方法
US10643997B2 (en) Semiconductor device with metal gates
CN110729360B (zh) 一种纳米管器件及其制造方法
CN102543826A (zh) 准soi结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant