CN101740376B - 调整间隙壁宽度的方法以及构造间隙壁的蚀刻方法 - Google Patents
调整间隙壁宽度的方法以及构造间隙壁的蚀刻方法 Download PDFInfo
- Publication number
- CN101740376B CN101740376B CN2008102274049A CN200810227404A CN101740376B CN 101740376 B CN101740376 B CN 101740376B CN 2008102274049 A CN2008102274049 A CN 2008102274049A CN 200810227404 A CN200810227404 A CN 200810227404A CN 101740376 B CN101740376 B CN 101740376B
- Authority
- CN
- China
- Prior art keywords
- oxide film
- silicon oxide
- thickness
- wafer surface
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
本发明公开了一种调整间隙壁宽度的方法，所述间隙壁成分为氧化硅，位于由单晶硅基底以及覆盖于单晶硅基底表面的多晶硅结构组成的晶片上，在所述晶片表面沉积一定厚度的氧化硅薄膜之后，且在对晶片进行用以构造间隙壁的定向蚀刻工艺之前，进行如下步骤：采用各向同性的蚀刻方式削减晶片表面的氧化硅薄膜厚度，使氧化硅薄膜厚度达到预定值。本发明还公开了一种构造间隙壁的蚀刻方法。本发明方案可以控制间隙壁的宽度，并且大幅减小多晶硅结构顶部的损失。
Description
技术领域
本发明涉及集成电路加工制造技术领域，特别涉及一种调整间隙壁宽度的方法以及构造间隙壁的蚀刻方法。
背景技术
用于构造氧化硅-氮化硅(ON)间隙壁(spacer)的蚀刻过程，其蚀刻对象是由单晶硅基底和基底表面上的多晶硅结构组成的晶片，蚀刻过程包括：
在所述晶片表面沉积一层氮化硅薄膜；然后在氮化硅薄膜上面再沉积一层氧化硅薄膜；
对所述晶片表面进行垂直方向的针对氧化硅薄膜的定向蚀刻，直到间隙壁的宽度达到所需要的宽度为止。
传统的ON间隙壁宽度由晶片表面沉积的氧化硅薄膜的厚度来控制，而蚀刻工艺仅仅用于打开氧化硅薄膜并进行蚀刻过程。一旦蚀刻的工艺固定下来，在薄膜沉积厚度不变的情况下，则间隙壁的轮廓以及宽度也将基本确定。但是，工艺中的各种特征尺度的微小变动是不可避免的。随着元件的线宽接近或低于65nm，需要越来越严格地抑制包括间隙壁宽度在内的所有因素的变化尺度。
现有技术中，通常通过改变蚀刻工艺的时间的方式来改变间隙壁宽度，从而使间隙壁宽度符合实际需要。但这同时会带来一系列副作用，例如多晶硅结构的顶部会受到损失，并且该损失还会随着蚀刻工艺时间的增加而增加。假设在给定的薄膜沉积条件下，沉积的薄膜厚度的变化范围在12nm到13.3nm之间。图1至图3为电子显微镜下观察到的晶片蚀刻后的切面照片，每张照片的底部为单晶硅基底，基底中间突起的部分为多晶硅结构，多晶硅结构两侧颜色较深的部分为氧化硅薄膜蚀刻后形成的间隙壁。左下角为比例尺，即该黑色矩形的长度在图中表示20nm。表1列出了图1至图3的各项相关数据。
表1
可以看出，所得间隙壁厚度在6.5nm到7.4nm的范围内波动，而多晶硅顶部损失的高度约为20nm甚至更大。
发明内容
有鉴于此，本发明实施例提出一种调整间隙壁宽度的方法以及一种构造间隙壁的蚀刻方法，可以控制间隙壁的宽度，并且极大减小了晶片上多晶硅结构顶部的损失。
本发明实施例方案提出一种调整间隙壁宽度的方法，所述间隙壁成分为氧化硅，位于由单晶硅基底以及覆盖于单晶硅基底表面的多晶硅结构组成的晶片上，其特征在于，在所述晶片表面沉积一定厚度的氧化硅薄膜之后，且在对晶片进行用以构造间隙壁的定向蚀刻工艺之前，进行如下步骤：根据所要达到的氧化硅薄膜厚度的预定值以及晶片表面的氧化硅薄膜厚度，得到需要削减的氧化硅薄膜厚度值，并根据所述需要削减的氧化硅薄膜厚度值，得到反应时间T；
将所述晶片表面置于充满等离子体的反应腔中，且所述反应腔处于无偏压环境中，进行各向同性的蚀刻的时长为所述反应时间T。
本发明实施例还提出一种构造间隙壁的蚀刻方法，其特征在于，该蚀刻方法包括如下步骤：
根据所要构造的间隙壁的厚度值w1，计算得到所需的薄膜厚度值w2，其中w2＞w1；
在由单晶硅基底以及覆盖于单晶硅基底表面的多晶硅结构组成的晶片表面沉积一定厚度的氧化硅薄膜，所述氧化硅薄膜的厚度大于厚度值w2；
将所述晶片表面置于充满等离子体的反应腔中，且所述反应腔处于无偏压环境中，进行各向同性蚀刻反应削减晶片表面的氧化硅薄膜厚度，使氧化硅薄膜厚度达到w2的大小；
对所述晶片进行定向蚀刻，构造出厚度为w1的间隙壁。
从以上技术方案可以看出，在构造间隙壁的定向蚀刻之前，通过各向同性的蚀刻过程将氧化硅薄膜调整到预定厚度，这样就可以在随后的定向蚀刻工艺中得到所需厚度的间隙壁，并且极大减小了多晶硅结构顶部的损失。
附图说明
图1至图3为电子显微镜下观察到的采用现有蚀刻工艺得到的晶片切面照片，每张照片的底部为单晶硅构成的基底，基底中间突起的部分为多晶硅结构，多晶硅结构两侧颜色较深的部分为薄膜蚀刻后形成的间隙壁。
图4所示为本发明实施例的蚀刻工艺原理示意图。
图5为本发明实施例提出的蚀刻工艺的流程图。
图6至图8为电子显微镜下观察到的采用本发明实施例提出的蚀刻工艺得到的晶片切面照片，每张照片的底部为单晶硅构成的基底，基底中间突起的部分为多晶硅结构，多晶硅结构两侧颜色较深的部分为薄膜蚀刻后形成的间隙壁。
具体实施方式
现有技术中，在薄膜沉积厚度一定的情况下，通过改变蚀刻工艺的时间来控制间隙壁的宽度。本发明实施例方案则是在正式的蚀刻工艺之前增加一个步骤来调整晶片表面的薄膜沉积厚度，从而达到最终改变间隔壁宽度的目的。
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细阐述。图4所示为本发明实施例的蚀刻工艺原理示意图。本发明实施例的蚀刻对象为由单晶硅基底以及基底表面的多晶硅结构构成的晶片，该蚀刻工艺如图5所示，包括如下步骤：
步骤501：根据所要构造的间隙壁的厚度w1，得到所需的薄膜厚度w2。其中，w2＞w1。
在反应条件确定的定向蚀刻工艺下，并且要满足多晶硅结构顶部损失高度最小的条件，则定向蚀刻工艺得到的间隙壁厚度w2与定向蚀刻工艺之前的氧化硅薄膜厚度w1具有唯一的对应关系。这是因为：定向蚀刻构造间隙壁的过程就是使得氧化硅薄膜的厚度不断削减，并且削减速度在沿与单晶硅基底垂直方向最快，因此多晶硅结构顶部的氧化硅薄膜的厚度减小最快，而多晶硅结构两侧的氧化硅薄膜减小较慢；当多晶硅结构顶部的的氧化硅薄膜消耗完毕以后，此时多晶硅结构两侧残余的氧化硅就成为间隙壁。如果定向时刻前氧化硅薄膜的厚度是一定的，则多晶硅结构顶部的氧化硅薄膜刚好消耗完的时刻，多晶硅结构的顶部损失最小，此时对应的间隙壁厚度是由定向时刻前氧化硅薄膜的厚度唯一决定的。
因此可以预先通过实验建立w1和w2的对应关系表，通过该对应关系表可以直接确定所需的薄膜厚度w2。
步骤502：在由单晶硅基底以及覆盖于单晶硅基底表面的多晶硅结构组成的晶片表面沉积一定厚度的氧化硅薄膜，所述氧化硅薄膜的厚度大于厚度值w2。对照图4，本步骤相当于形成了左图中的薄膜结构。
步骤503：采用各向同性的蚀刻方式削减晶片表面的氧化硅薄膜厚度，使薄膜厚度达到w2的大小。对照图4，本步骤相当于从左边的晶片切面转换到中间的晶片切面。
步骤504：对所述晶片进行定向蚀刻，构造出厚度为w1的间隙壁。对照图4，本步骤相当于从中间的晶片切面转换到右边的晶片切面。
在反应条件一定的情况下，采用各向同性的蚀刻方式削减晶片表面的氧化硅薄膜厚度，反应时间T与氧化硅薄膜厚度的减少值遵循严格的线性关系，因此可以预先通过实验确定该线性关系，并建立反应时间T与薄膜厚度减少值的映射关系表；
则所述采用各向同性的蚀刻方式削减晶片表面的氧化硅薄膜厚度，使氧化硅薄膜厚度达到w2的大小包括：
根据氧化硅薄膜厚度w2以及晶片表面沉积的氧化硅薄膜厚度，得到需要削减的氧化硅薄膜厚度值，并根据所述需要削减的氧化硅薄膜厚度值以及预先得到的映射关系表，得到反应时间T；
将所述晶片表面置于充满电浆的反应腔中，且所述反应腔处于无偏压环境中，对所述晶片进行各向同性蚀刻，时长为所述反应时间T；
所述对所述晶片进行定向蚀刻的步骤包括：
对所述反应腔加预定强度的偏压。这样就使得反应腔满足定向蚀刻的条件，反应腔中的晶片在电浆作用下实现定向蚀刻，构造出宽度为w1的间隔壁。
本发明实施例还提出了蚀刻工艺中调整间隙壁宽度的方法，在对由多晶硅或单晶硅基底以及氮化硅元件构成的晶片表面沉积一定厚度的氧化硅薄膜之后，且在对晶片进行用以构造间隙壁的定向蚀刻工艺之前，包括如下步骤：采用各向同性的蚀刻方式削减晶片表面的氧化硅薄膜厚度。
若要使削减后的晶片表面的氧化硅薄膜厚度达到预定值，则所述采用各向同性的蚀刻方式削减晶片表面的氧化硅薄膜厚度的步骤包括：
根据所要达到的氧化硅薄膜厚度的预定值以及晶体表面的氧化硅薄膜厚度，得到需要削减的氧化硅薄膜厚度值，并根据所述需要削减的氧化硅薄膜厚度值，得到反应时间T；
将所述晶片表面置于充满电浆的反应腔中，且所述反应腔处于无偏压环境中，时长为所述反应时间T。
在初始氧化硅薄膜沉积厚度同样为12nm到13.3nm的范围变化的情况下，图6至图8示出了采用本发明实施例提出的构造间隙壁的蚀刻方法得到的蚀刻后的元件切面图样，其各项数据如表2所示。
| 编号 | 间隙壁宽度 | 元件顶部损失的高度 |
| 图6 | 6.63nm | 6.21nm |
| 图7 | 5.82nm | 8.01nm |
| 图8 | 4.16nm | 7.77nm |
可以看出，蚀刻所得间隙壁厚度在4.1nm到6.6nm范围内变化，而多晶硅结构顶部损失的高度不到10nm，比现有技术中的元件顶部高度损失要大幅降低。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种调整间隙壁宽度的方法，所述间隙壁成分为氧化硅，位于由单晶硅基底以及覆盖于单晶硅基底表面的多晶硅结构组成的晶片上，其特征在于，在所述晶片表面沉积一定厚度的氧化硅薄膜之后，且在对晶片进行用以构造间隙壁的定向蚀刻工艺之前，进行如下步骤：
根据所要达到的氧化硅薄膜厚度的预定值以及晶片表面的氧化硅薄膜厚度，得到需要削减的氧化硅薄膜厚度值，并根据所述需要削减的氧化硅薄膜厚度值，得到反应时间T；
将所述晶片表面置于充满等离子体的反应腔中，且所述反应腔处于无偏压环境中，进行各向同性蚀刻，时长为所述反应时间T。
2.根据权利要求1所述的调整间隙壁宽度的方法，其特征在于，所述晶片表面沉积一定厚度的氧化硅薄膜之前进一步包括：在晶体表面沉积氮化硅薄膜。
3.一种构造间隙壁的蚀刻方法，其特征在于，该蚀刻方法包括如下步骤：
根据所要构造的间隙壁的厚度值w1，计算得到所需的薄膜厚度值w2，其中w2＞w1；
在由单晶硅基底以及覆盖于单晶硅基底表面的多晶硅结构组成的晶片表面沉积一定厚度的氧化硅薄膜，所述氧化硅薄膜的厚度大于厚度值w2；
将所述晶片表面置于充满等离子体的反应腔中，且所述反应腔处于无偏压环境中，进行各向同性蚀刻反应削减晶片表面的氧化硅薄膜厚度，使氧化硅薄膜厚度达到w2的大小；
对所述晶片进行定向蚀刻，构造出厚度为w1的间隙壁。
4.根据权利要求3所述的构造间隙壁的蚀刻方法，其特征在于，预先建立间隙壁厚度与氧化硅薄膜厚度的对应关系表；
所述根据所要构造的间隙壁的厚度w1，得到所需的氧化硅薄膜厚度w2包括：
根据所要构造的间隙壁厚度w1查找所述对应关系表，得到对应的氧化硅薄膜厚度w2。
5.根据权利要求3所述的蚀刻方法，其特征在于，所述采用各向同性的蚀刻方式削减晶片表面的氧化硅薄膜厚度，使氧化硅薄膜厚度达到w2的大小包括：
根据氧化硅薄膜厚度w2以及晶片表面沉积的氧化硅薄膜厚度，得到需要削减的氧化硅薄膜厚度值，并根据所述需要削减的氧化硅薄膜厚度值，得到反应时间T；将所述晶片表面置于充满等离子体的反应腔中进行各向同性蚀刻，且所述反应腔处于无偏压环境中，蚀刻反应的时长为所述反应时间T。
6.根据权利要求5所述的蚀刻方法，其特征在于，对所述晶片进行定向蚀刻的步骤包括：
对所述反应腔加预定强度的偏压。
7.根据权利要求3至6任一项所述的蚀刻方法，其特征在于，在所述晶片表面沉积一定厚度的氧化硅薄膜的步骤之前包括：
在所述晶片表面沉积氮化硅薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102274049A CN101740376B (zh) | 2008-11-25 | 2008-11-25 | 调整间隙壁宽度的方法以及构造间隙壁的蚀刻方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102274049A CN101740376B (zh) | 2008-11-25 | 2008-11-25 | 调整间隙壁宽度的方法以及构造间隙壁的蚀刻方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101740376A CN101740376A (zh) | 2010-06-16 |
| CN101740376B true CN101740376B (zh) | 2012-06-13 |
Family
ID=42463645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102274049A Active CN101740376B (zh) | 2008-11-25 | 2008-11-25 | 调整间隙壁宽度的方法以及构造间隙壁的蚀刻方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101740376B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946172B (zh) * | 2016-10-13 | 2021-07-13 | 联芯集成电路制造(厦门)有限公司 | 一种先进制作工艺控制方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1716564A (zh) * | 2004-06-28 | 2006-01-04 | 中芯国际集成电路制造(上海)有限公司 | 集成电路器件形成隔离物后修复等离子体损伤的方法 |
| CN1947256A (zh) * | 2004-07-14 | 2007-04-11 | 富士胶片株式会社 | 固态图像拾取器件及其制造 |
| CN101159233A (zh) * | 2006-10-03 | 2008-04-09 | 电力集成公司 | 用于高电压场效应晶体管的栅蚀刻工艺 |
-
2008
- 2008-11-25 CN CN2008102274049A patent/CN101740376B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1716564A (zh) * | 2004-06-28 | 2006-01-04 | 中芯国际集成电路制造(上海)有限公司 | 集成电路器件形成隔离物后修复等离子体损伤的方法 |
| CN1947256A (zh) * | 2004-07-14 | 2007-04-11 | 富士胶片株式会社 | 固态图像拾取器件及其制造 |
| CN101159233A (zh) * | 2006-10-03 | 2008-04-09 | 电力集成公司 | 用于高电压场效应晶体管的栅蚀刻工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101740376A (zh) | 2010-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103065959A (zh) | 一种减小硅刻蚀负载效应的方法 | |
| CN104795332A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN101752225A (zh) | 超深沟槽的多级刻蚀与填充方法 | |
| KR20090072991A (ko) | 패턴 형성 방법, 반도체 제조 장치 및 기억 매체 | |
| KR20030093575A (ko) | 고선택성 질화막을 이용한 캐패시터 제조방법 | |
| CN101740376B (zh) | 调整间隙壁宽度的方法以及构造间隙壁的蚀刻方法 | |
| CN102364689B (zh) | 一种闪存器件的浮栅结构及其制备方法 | |
| US20070048966A1 (en) | Narrow semiconductor trench structure | |
| CN104078329A (zh) | 自对准多重图形的形成方法 | |
| CN109101756B (zh) | 一种冗余图形添加方法 | |
| CN104347362A (zh) | 小尺寸图形的制作方法 | |
| CN101236928A (zh) | 非挥发性存储器的制造方法 | |
| CN103531520A (zh) | 浅沟槽隔离的形成方法及半导体结构 | |
| CN103137456B (zh) | Pmos晶体管金属栅极的制造方法 | |
| CN103035500B (zh) | 沟槽栅的形成方法 | |
| CN103578920A (zh) | 半导体器件制造方法 | |
| CN106356293B (zh) | 金属栅极及其制备方法 | |
| CN103594373A (zh) | 半导体器件制造方法 | |
| US20220181201A1 (en) | Selective tungsten deposition within trench structures | |
| CN107742605A (zh) | 一种防止台阶接触孔刻蚀穿通的方法及结构 | |
| CN117501418A (zh) | 沉积非晶硅蚀刻保护衬里的工艺 | |
| CN101866852B (zh) | 构造间隙壁的方法 | |
| CN103515193A (zh) | 半导体器件精细图案的制作方法 | |
| CN1691304B (zh) | 一种抑制多晶硅针孔的多晶硅层缓冲局部场氧化硅结构工艺方法 | |
| CN101452814B (zh) | 提高自对准接触孔击穿电压的方法和多晶硅栅极结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |