CN103531520A - 浅沟槽隔离的形成方法及半导体结构 - Google Patents

浅沟槽隔离的形成方法及半导体结构 Download PDF

Info

Publication number
CN103531520A
CN103531520A CN201210226403.9A CN201210226403A CN103531520A CN 103531520 A CN103531520 A CN 103531520A CN 201210226403 A CN201210226403 A CN 201210226403A CN 103531520 A CN103531520 A CN 103531520A
Authority
CN
China
Prior art keywords
shallow trench
silicon
trench isolation
layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210226403.9A
Other languages
English (en)
Inventor
宋化龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210226403.9A priority Critical patent/CN103531520A/zh
Publication of CN103531520A publication Critical patent/CN103531520A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种浅沟槽隔离的形成方法及半导体结构，通过在沟槽内形成硅层，减小了用以形成浅沟槽隔离的沟槽的尺寸，从而可减小后续形成的浅沟槽隔离的尺寸；同时，由于在所述沟槽的侧壁上形成有衬垫氧化硅层，该衬垫氧化硅层的深度与现有的浅沟槽隔离的厚度相当，由此，在该衬垫氧化硅层的辅助下，所述浅沟槽隔离的隔离性能将不受影响。即相当于与现有的浅沟槽隔离的尺寸相比，由于硅层的存在导致最终形成的浅沟槽隔离的体积变小了，从而实现了浅沟槽隔离能在同样的隔离性能下，进一步减小浅沟槽隔离尺寸的目的。

Description

浅沟槽隔离的形成方法及半导体结构
技术领域
本发明涉及集成电路制造工艺，特别涉及一种浅沟槽隔离的形成方法及半导体结构。
背景技术
随着集成电路尺寸的减小，构成电路的器件必须更密集地放置，以适应芯片上可用的有限空间。由于目前的研究致力于增大硅衬底的单位面积上有源器件的密度，所以电路间的有效绝缘隔离变得更加重要。现有技术中形成隔离区域的方法主要有局部氧化隔离(LOCOS)工艺或浅沟槽隔离(STI)工艺。
LOCOS工艺是在晶片表面淀积一层氮化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长二氧化硅，有源器件在氮化硅所确定的区域生成。对于隔离技术来说，LOCOS工艺在电路中的有效局部氧化隔离仍然存在问题，其中一个问题就是在氮化硅边缘生长的“鸟嘴”现象，这是由于在氧化的过程中氮化硅和硅之间的热膨胀性能不同造成的。这个“鸟嘴”占用了实际的空间，增大了电路的体积，并在氧化过程中，对晶片产生应力破坏。因此LOCOS工艺只适用于大尺寸器件的设计和制造。
浅沟槽隔离(STI)技术比局部氧化隔离(LOCOS)工艺拥有多项的制程及电性隔离优点，包括可减少占用硅晶圆表面的面积同时增加器件的集成度，保持表面平坦度及较少通道宽度侵蚀等。因此，目前0.18微米以下的元件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺来制作。
请参考图1a～1f，其为现有的浅沟槽隔离的制造方法的剖面示意图。
如图1a所示，首先，提供硅衬底10，所述硅衬底10上顺次形成有垫氧化硅层(Pad Oxide)11和氮化硅层12；
如图1b所示，其次，刻蚀所述垫氧化硅层11、氮化硅层12和部分硅衬底10，以形成沟槽100；
如图1c所示，接着，在所述沟槽100和氮化硅层12表面形成衬垫氧化硅层(Linear Oxide)13，通过所述衬垫氧化硅层13可修复前述工艺中引起的表面缺陷以及缓解应力；
如图1d所示，然后，在所述衬垫氧化硅层13表面形成二氧化硅层14；
如图1e所示，接着，通过化学机械研磨工艺去除所述氮化硅层12表面的衬垫氧化硅层13和二氧化硅层14；
如图1f所示，最后，刻蚀去除所述氮化硅层12及部分垫氧化硅层11，形成浅沟槽隔离15。
随着半导体工艺尺寸的进一步缩小，对浅沟槽隔离也提出了更多的要求，而其中最迫切的是希望浅沟槽隔离能在同样的隔离性能下，其尺寸能够进一步减小。
发明内容
本发明的目的在于提供一种浅沟槽隔离的形成方法及半导体结构，以实现浅沟槽隔离能在同样的隔离性能下，进一步减小尺寸。
为此，本发明提供一种浅沟槽隔离的形成方法，包括：
提供硅衬底；
刻蚀所述硅衬底，以形成沟槽；
形成衬垫氧化硅层，所述衬垫氧化硅层覆盖所述沟槽的侧壁；
在所述沟槽内形成硅层；及
在所述沟槽内形成浅沟槽隔离。
可选的，在所述的浅沟槽隔离的形成方法中，形成衬垫氧化硅层的工艺包括如下步骤：
形成衬垫氧化硅材料层，所述衬垫氧化硅材料层覆盖所述沟槽的侧壁及底壁；
刻蚀所述衬垫氧化硅材料层，暴露出所述硅衬底，形成衬垫氧化硅层。
可选的，在所述的浅沟槽隔离的形成方法中，利用干法刻蚀工艺刻蚀所述衬垫氧化硅材料层。
可选的，在所述的浅沟槽隔离的形成方法中，利用热氧化工艺形成衬垫氧化硅材料层。
可选的，在所述的浅沟槽隔离的形成方法中，利用外延工艺在所述沟槽内形成硅层。
可选的，在所述的浅沟槽隔离的形成方法中，所述硅层的厚度为所述沟槽的深度的1/10～1/3。
可选的，在所述的浅沟槽隔离的形成方法中，在提供硅衬底的工艺步骤中，所述硅衬底上还形成有垫氧化硅层及位于垫氧化硅层上的氮化硅层。
可选的，在所述的浅沟槽隔离的形成方法中，在刻蚀所述硅衬底，以形成沟槽的工艺步骤中，同时刻蚀所述硅衬底上形成的垫氧化硅层及氮化硅层。
可选的，在所述的浅沟槽隔离的形成方法中，在所述沟槽内形成浅沟槽隔离的工艺包括如下步骤：
形成二氧化硅层，所述二氧化硅层覆盖所述氮化硅层表面、且填充并溢出所述沟槽；
通过化学机械研磨工艺去除所述氮化硅层表面及溢出所述沟槽的二氧化硅层；及
去除所述垫氧化硅层及氮化硅层，形成浅沟槽隔离。
本发明还提供一种浅沟槽隔离，包括：
硅衬底，所述硅衬底中形成有沟槽；
衬垫氧化硅层，所述衬垫氧化硅层覆盖所述沟槽的侧壁；
形成于所述沟槽内的硅层；及
形成于所述沟槽内的浅沟槽隔离。
与现有技术相比，在本发明提供的浅沟槽隔离的形成方法及半导体结构中，通过在沟槽内形成硅层，减小了用以形成浅沟槽隔离的沟槽的尺寸，从而可减小后续形成的浅沟槽隔离的尺寸；同时，由于在所述沟槽的侧壁上形成有衬垫氧化硅层，该衬垫氧化硅层的深度与现有的浅沟槽隔离的厚度相当，由此，在该衬垫氧化硅层的辅助下，所述浅沟槽隔离的隔离性能将不受影响。即相当于与现有的浅沟槽隔离的尺寸相比，由于硅层的存在导致最终形成的浅沟槽隔离的体积变小了，从而实现了浅沟槽隔离能在同样的隔离性能下，进一步减小浅沟槽隔离尺寸的目的。
附图说明
图1a～1f是现有的浅沟槽隔离的制造方法的剖面示意图；
图2是本发明实施例的浅沟槽隔离的形成方法的流程示意图；
图3a～3h是本发明实施例的浅沟槽隔离的形成方法的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的浅沟槽隔离的形成方法及半导体结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，其为本发明实施例的浅沟槽隔离的形成方法的流程示意图。如图2所示，所述浅沟槽隔离的形成方法包括如下工艺步骤：
S20：提供硅衬底；
S21：刻蚀所述硅衬底，以形成沟槽；
S22：形成衬垫氧化硅层，所述衬垫氧化硅层覆盖所述沟槽的侧壁；
S23：在所述沟槽内形成硅层；
S24：在所述沟槽内形成浅沟槽隔离。
具体的，请参考图3a～3h，其为本发明实施例的浅沟槽隔离的形成方法的剖面示意图。
如图3a所示，提供硅衬底30，在此，所述硅衬底30上顺次形成有垫氧化硅层(Pad Oxide)31和氮化硅层32。其中，所述垫氧化硅层31和氮化硅层32可通过化学气相沉积工艺形成。
接着，如图3b所示，刻蚀所述氮化硅层32、垫氧化硅层31及部分厚度的硅衬底30，形成沟槽300。在此，可通过湿法刻蚀工艺或者干法刻蚀工艺对所述氮化硅层32、垫氧化硅层31及硅衬底30进行刻蚀。在此，所述沟槽300的形貌(包括深度、宽度等)与现有技术中相同隔离性能要求下的沟槽的形貌相同。
接着，如图3c所示，形成衬垫氧化硅材料层33’，所述衬垫氧化硅材料层33’覆盖所述沟槽300的侧壁及底壁。优选的，通过热氧化工艺形成所述衬垫氧化硅材料层33’，在此，可修复刻蚀形成沟槽300的工艺过程中所引起的膜层表面的伤害以及缓解膜层应力。此外，所述衬垫氧化硅材料层33’还可覆盖所述氮化硅层32。
接着，如图3d所示，刻蚀去除沟槽300底部的衬垫氧化硅材料层，形成衬垫氧化硅层33，暴露出其下的硅衬底30，即所述衬垫氧化硅层33仅覆盖所述沟槽300的侧壁。由于所述沟槽300的形貌与现有技术中相同隔离性能要求下的沟槽的形貌相同，因此，在此所述衬垫氧化硅层33的深度等工艺参数与现有的浅沟槽隔离的厚度相当。由此，当利用该衬垫氧化硅层33辅助隔离时，隔离性能将不受影响，因对于后续形成的浅沟槽隔离而言，在该衬垫氧化硅层33辅助隔离下，对两侧有源区的隔离深度将不变。
优选的，利用干法刻蚀工艺刻蚀所述衬垫氧化硅材料层33’，形成衬垫氧化硅层33。在此，利用干法刻蚀各向异性的刻蚀性能，可避免对掩膜的使用，从而降低制造成本。
接着，如图3e所示，在所述沟槽300内形成硅层34。优选的，所述硅层34通过对所述硅衬底30执行外延工艺而生成，由此，可保证所形成的硅层34的结构与硅衬底30相同，从而提高后续形成的半导体器件的性能。在此，所述硅层34不起隔离作用，其可以作为形成器件的基底。进一步的，所述硅层34的厚度为所述沟槽300的深度的1/10～1/3，由此，即可保证大大的减小后续所形成的浅沟道隔离的尺寸，又可保证对于有源区的隔离效果。
接着，如图3f所示，形成二氧化硅层35，所述二氧化硅层35覆盖所述氮化硅层32表面、且填充并溢出所述沟槽300。其中，所述二氧化硅层35可通过化学气相沉积工艺、物理气相沉积工艺、原子层沉积等半导体工艺形成。
如图3g所示，通过化学机械研磨工艺去除所述氮化硅层32表面及溢出所述沟槽300的二氧化硅层34，即对所述二氧化硅层34进行平坦化。
接着，如图3h所示，去除所述氮化硅层32及垫氧化硅层31，形成浅沟槽隔离36。相对于背景技术中所提到的浅沟槽隔离，在相同的隔离性能要求下，本实施例所形成的浅沟槽隔离36的尺寸更小。在此，由于硅层的存在导致最终形成的浅沟槽隔离的体积变小了(硅层的体积即为本发明的浅沟槽隔离与现有技术相比减小的体积)。
请继续参考图3h，通过上述工艺将形成如下具有隔离性能的半导体结构3，包括：
硅衬底30，所述硅衬底30中形成有沟槽300(可相应参考图3b)；
衬垫氧化硅层33，所述衬垫氧化硅层33覆盖所述沟槽300的侧壁；
形成于所述沟槽300内的硅层34；及
形成于所述沟槽300内的浅沟槽隔离36。
在此，在同样的隔离性能下，所形成的浅沟槽隔离尺寸更小。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种浅沟槽隔离的形成方法，其特征在于，包括：
提供硅衬底；
刻蚀所述硅衬底，以形成沟槽；
形成衬垫氧化硅层，所述衬垫氧化硅层覆盖所述沟槽的侧壁；
在所述沟槽内形成硅层；及
在所述沟槽内形成浅沟槽隔离。
2.如权利要求1所述的浅沟槽隔离的形成方法，其特征在于，形成衬垫氧化硅层的工艺包括如下步骤：
形成衬垫氧化硅材料层，所述衬垫氧化硅材料层覆盖所述沟槽的侧壁及底壁；
刻蚀所述衬垫氧化硅材料层，暴露出所述硅衬底，形成衬垫氧化硅层。
3.如权利要求2所述的浅沟槽隔离的形成方法，其特征在于，利用干法刻蚀工艺刻蚀所述衬垫氧化硅材料层。
4.如权利要求2所述的浅沟槽隔离的形成方法，其特征在于，利用热氧化工艺形成衬垫氧化硅材料层。
5.如权利要求1所述的浅沟槽隔离的形成方法，其特征在于，利用外延工艺在所述沟槽内形成硅层。
6.如权利要求1至5中的任一项所述的浅沟槽隔离的形成方法，其特征在于，所述硅层的厚度为所述沟槽的深度的1/10～1/3。
7.如权利要求1所述的浅沟槽隔离的形成方法，其特征在于，在提供硅衬底的工艺步骤中，所述硅衬底上还形成有垫氧化硅层及位于垫氧化硅层上的氮化硅层。
8.如权利要求7所述的浅沟槽隔离的形成方法，其特征在于，在刻蚀所述硅衬底，以形成沟槽的工艺步骤中，同时刻蚀所述硅衬底上形成的垫氧化硅层及氮化硅层。
9.如权利要求8所述的浅沟槽隔离的形成方法，其特征在于，在所述沟槽内形成浅沟槽隔离的工艺包括如下步骤：
形成二氧化硅层，所述二氧化硅层覆盖所述氮化硅层表面、且填充并溢出所述沟槽；
通过化学机械研磨工艺去除所述氮化硅层表面及溢出所述沟槽的二氧化硅层；及
去除所述垫氧化硅层及氮化硅层，形成浅沟槽隔离。
10.一种利用如权利要求1至9中的任一项浅沟槽隔离的形成方法所形成的半导体结构，其特征在于，包括：
硅衬底，所述硅衬底中形成有沟槽；
衬垫氧化硅层，所述衬垫氧化硅层覆盖所述沟槽的侧壁；
形成于所述沟槽内的硅层；及
形成于所述沟槽内的浅沟槽隔离。
CN201210226403.9A 2012-07-02 2012-07-02 浅沟槽隔离的形成方法及半导体结构 Pending CN103531520A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210226403.9A CN103531520A (zh) 2012-07-02 2012-07-02 浅沟槽隔离的形成方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210226403.9A CN103531520A (zh) 2012-07-02 2012-07-02 浅沟槽隔离的形成方法及半导体结构

Publications (1)

Publication Number Publication Date
CN103531520A true CN103531520A (zh) 2014-01-22

Family

ID=49933419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210226403.9A Pending CN103531520A (zh) 2012-07-02 2012-07-02 浅沟槽隔离的形成方法及半导体结构

Country Status (1)

Country Link
CN (1) CN103531520A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355548A (zh) * 2015-10-27 2016-02-24 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅mosfet的制造方法
CN105931982A (zh) * 2015-02-26 2016-09-07 台湾积体电路制造股份有限公司 制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构
CN109273443A (zh) * 2018-11-22 2019-01-25 上海华力微电子有限公司 Sonos器件的制造方法
CN115385294A (zh) * 2022-10-08 2022-11-25 星中达半导体科技(山东)有限公司 半导体结构的制备方法及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037238A (en) * 1999-01-04 2000-03-14 Vanguard International Semiconductor Corporation Process to reduce defect formation occurring during shallow trench isolation formation
US20040089914A1 (en) * 2002-11-12 2004-05-13 Chandra Mouli Isolation techniques for reducing dark current in CMOS image sensors
CN101207063A (zh) * 2006-12-18 2008-06-25 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的形成方法
CN100576490C (zh) * 2007-04-20 2009-12-30 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037238A (en) * 1999-01-04 2000-03-14 Vanguard International Semiconductor Corporation Process to reduce defect formation occurring during shallow trench isolation formation
US20040089914A1 (en) * 2002-11-12 2004-05-13 Chandra Mouli Isolation techniques for reducing dark current in CMOS image sensors
CN101207063A (zh) * 2006-12-18 2008-06-25 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的形成方法
CN100576490C (zh) * 2007-04-20 2009-12-30 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931982A (zh) * 2015-02-26 2016-09-07 台湾积体电路制造股份有限公司 制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构
CN105355548A (zh) * 2015-10-27 2016-02-24 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅mosfet的制造方法
CN109273443A (zh) * 2018-11-22 2019-01-25 上海华力微电子有限公司 Sonos器件的制造方法
CN109273443B (zh) * 2018-11-22 2020-09-01 上海华力微电子有限公司 Sonos器件的制造方法
CN115385294A (zh) * 2022-10-08 2022-11-25 星中达半导体科技(山东)有限公司 半导体结构的制备方法及半导体结构

Similar Documents

Publication Publication Date Title
CN105161450A (zh) 一种双浅沟槽隔离形成方法
US20070164391A1 (en) Trench isolation type semiconductor device and related method of manufacture
CN103227111B (zh) 半导体器件的制造方法
CN103531520A (zh) 浅沟槽隔离的形成方法及半导体结构
CN106409885B (zh) Finfet栅极氧化物的形成方法
CN101924059A (zh) 一种场氧化隔离制造方法
KR20070011828A (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
US20160284807A1 (en) Method of formation of a substrate of the soi, in particular the fdsoi, type adapted to transistors having gate dielectrics of different thicknesses, corresponding substrate and integrated circuit
US20150187639A1 (en) Silicon-on-insulator substrate and method of manufacturing thereof
CN102130036B (zh) 浅沟槽隔离结构制作方法
CN111354675B (zh) 浅沟槽隔离结构的形成方法及浅沟槽隔离结构
CN101901785A (zh) 一种改善栅氧化层tddb失效的方法
CN103531519B (zh) 半导体结构及其形成方法
CN105280545A (zh) 半导体装置的浅沟槽隔离结构与其制造方法
CN102655111A (zh) 浅沟槽隔离的制造方法
CN102263052B (zh) 浅沟槽隔离形成方法
JP2010135444A (ja) 半導体装置
KR101056244B1 (ko) 반도체 소자의 제조방법
JP2006210463A (ja) 半導体装置及びその製造方法
CN103208454B (zh) 实现浅沟道隔离的工艺方法
CN102214597A (zh) 浅沟槽隔离结构及其加工方法和半导体器件制造方法
CN102468212B (zh) 浅沟槽隔离结构形成方法
CN102969266A (zh) 浅沟槽隔离结构制造方法
KR20130022950A (ko) 반도체 장치 및 그의 제조 방법
KR100801733B1 (ko) 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140122