CN103531519B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN103531519B CN103531519B CN201210225972.1A CN201210225972A CN103531519B CN 103531519 B CN103531519 B CN 103531519B CN 201210225972 A CN201210225972 A CN 201210225972A CN 103531519 B CN103531519 B CN 103531519B
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- shallow trench
- trench isolation
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 97
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 97
- 239000010703 silicon Substances 0.000 claims abstract description 97
- 238000002955 isolation Methods 0.000 claims abstract description 50
- 150000001875 compounds Chemical class 0.000 claims abstract description 39
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 33
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 15
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 15
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 91
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 37
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 32
- 239000000377 silicon dioxide Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 16
- 238000005516 engineering process Methods 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 10
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 claims description 4
- 238000003701 mechanical milling Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000004064 recycling Methods 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052796 boron Inorganic materials 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 6
- 239000011574 phosphorus Substances 0.000 abstract description 6
- -1 boron (B) Chemical class 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 210000003323 beak Anatomy 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种半导体结构及其形成方法，通过复合硅层填充浅沟槽隔离与沟槽侧壁之间的间隙，利用含碳或者锗的复合硅层能够减小硼(B)、磷(P)等掺杂离子扩散到浅沟槽隔离中的特性，防止/降低了反窄宽效应，提高了后续形成的晶体管的可靠性。进一步的，含锗的复合硅层还能够增加晶体管沟道中电子或者空穴的迁移率，从而可提高所形成的晶体管的性能。
Description
技术领域
本发明涉及集成电路制造工艺，特别涉及一种半导体结构及其形成方法。
背景技术
随着集成电路尺寸的减小，构成电路的器件必须更密集地放置，以适应芯片上可用的有限空间。由于目前的研究致力于增大硅衬底的单位面积上有源器件的密度，所以电路间的有效绝缘隔离变得更加重要。现有技术中形成隔离区域的方法主要有局部氧化隔离(LOCOS)工艺或浅沟槽隔离(STI)工艺。
LOCOS工艺是在晶片表面淀积一层氮化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长二氧化硅，有源器件在氮化硅所确定的区域生成。对于隔离技术来说，LOCOS工艺在电路中的有效局部氧化隔离仍然存在问题，其中一个问题就是在氮化硅边缘生长的“鸟嘴”现象，这是由于在氧化的过程中氮化硅和硅之间的热膨胀性能不同造成的。这个“鸟嘴”占用了实际的空间，增大了电路的体积，并在氧化过程中，对晶片产生应力破坏。因此LOCOS工艺只适用于大尺寸器件的设计和制造。
浅沟槽隔离(STI)技术比局部氧化隔离(LOCOS)工艺拥有多项的制程及电性隔离优点，包括可减少占用硅晶圆表面的面积同时增加器件的集成度，保持表面平坦度及较少通道宽度侵蚀等。因此，目前0.18微米以下的元件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺来制作。
请参考图1a～1f，其为现有的浅沟槽隔离的制造方法的剖面示意图。
如图1a所示，首先，提供硅衬底10，所述硅衬底10上顺次形成有垫氧化硅层(PadOxide)11和氮化硅层12；
如图1b所示，其次，刻蚀所述垫氧化硅层11、氮化硅层12和部分硅衬底10，以形成沟槽100；
如图1c所示，接着，在所述沟槽100和氮化硅层12表面形成衬垫氧化硅层(LinearOxide)13，通过所述衬垫氧化硅层13可修复前述工艺中引起的表面缺陷以及缓解应力；
如图1d所示，然后，在所述衬垫氧化硅层13表面形成二氧化硅层14；
如图1e所示，接着，通过化学机械研磨工艺去除所述氮化硅层12表面的衬垫氧化硅层13和二氧化硅层14；
如图1f所示，最后，刻蚀去除所述氮化硅层12及部分垫氧化硅层11，形成浅沟槽隔离15。
随着半导体工艺尺寸的进一步缩小，利用上述工艺形成的浅沟槽隔离15在隔离MOS晶体管时将出现反窄宽效应(InverseNarrowWidthEffect，INWE)，即随着晶体管沟道宽度的变窄，晶体管的阈值电压变小。发明人研究发现，出现上述问题的原因在于，在对浅沟槽隔离15两侧的有源区执行P阱离子注入工艺后，进行热处理的过程中，硼(B)、磷(P)等掺杂离子极易扩散至浅沟槽隔离15中，从而造成严重的反窄宽效应。
发明内容
本发明的目的在于提供一种半导体结构及其形成方法，以解决现有技术中反窄宽效应严重的问题。
为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：
提供硅衬底；
刻蚀所述硅衬底，以形成沟槽；
在所述沟槽中形成浅沟槽隔离，所述浅沟槽隔离包括第一结构及位于第一结构上的第二结构，其中，所述第二结构与沟槽侧壁之间具有间隙；
形成含碳或者锗的复合硅层，所述复合硅层覆盖所述硅衬底且填充所述间隙；
在所述复合硅层上形成硅层，其中，所述第二结构高出所述硅层。
可选的，在所述的半导体结构的形成方法中，所述复合硅层及硅层通过一步外延工艺形成。
可选的，在所述的半导体结构的形成方法中，所述含碳或者锗的复合硅层为锗硅层或者碳硅层。
可选的，在所述的半导体结构的形成方法中，所述间隙的深度为所述沟槽深度的1/10～2/3。
可选的，在所述的半导体结构的形成方法中，所述间隙的截面宽度为所述沟槽截面宽度的1/10～1/3。
可选的，在所述的半导体结构的形成方法中，所述第一结构贴合所述沟槽的侧壁及底壁。
可选的，在所述的半导体结构的形成方法中，在提供硅衬底的工艺步骤中，所述硅衬底上还形成有垫氧化硅层及位于垫氧化硅层上的氮化硅层。
可选的，在所述的半导体结构的形成方法中，在刻蚀所述硅衬底，以形成沟槽的工艺步骤中，同时刻蚀所述硅衬底上形成的垫氧化硅层及氮化硅层。
可选的，在所述的半导体结构的形成方法中，在所述沟槽中形成浅沟槽隔离的工艺包括如下步骤：
在所述沟槽和氮化硅层表面形成衬垫氧化硅层；
在所述衬垫氧化硅层表面形成二氧化硅层；
通过化学机械研磨工艺去除所述氮化硅层表面的衬垫氧化硅层和二氧化硅层；
刻蚀去除所述氮化硅层、垫氧化硅层、部分衬垫氧化硅层及部分二氧化硅层，形成浅沟槽隔离。
可选的，在所述的半导体结构的形成方法中，在刻蚀去除所述氮化硅层、垫氧化硅层、部分衬垫氧化硅层及部分二氧化硅层，形成浅沟槽隔离的工艺步骤中，利用多步刻蚀工艺。
可选的，在所述的半导体结构的形成方法中，在刻蚀去除所述氮化硅层、垫氧化硅层、部分衬垫氧化硅层及部分二氧化硅层，形成浅沟槽隔离的工艺步骤中，先利用湿法刻蚀工艺，再利用干法刻蚀工艺。
可选的，在所述的半导体结构的形成方法中，浅沟槽隔离两侧区域为有源区。
本发明还提供一种半导体结构，包括：
硅衬底，所述硅衬底中形成有沟槽；
形成于所述沟槽中的浅沟槽隔离，所述浅沟槽隔离包括第一结构及位于第一结构上的第二结构，其中，所述第二结构与沟槽侧壁之间具有间隙；
含碳或者锗的复合硅层，所述复合硅层覆盖所述硅衬底且填充所述间隙；
位于所述复合硅层上的硅层，其中，所述第二结构高出所述硅层。
可选的，在所述的半导体结构中，所述含碳或者锗的复合硅层为锗硅层或者碳硅层。
可选的，在所述的半导体结构中，所述间隙的深度为所述沟槽深度的1/10～2/3。
可选的，在所述的半导体结构中，所述间隙的截面宽度为所述沟槽截面宽度的1/10～1/3。
可选的，在所述的半导体结构中，所述第一结构贴合所述沟槽的侧壁及底壁。
可选的，在所述的半导体结构中，浅沟槽隔离两侧区域为有源区。
在本发明提供的半导体结构及其形成方法中，通过复合硅层填充浅沟槽隔离(的第二结构)与沟槽侧壁之间的间隙，利用含碳或者锗的复合硅层能够减小硼(B)、磷(P)等掺杂离子扩散到浅沟槽隔离中的特性，防止/降低了反窄宽效应，提高了后续形成的晶体管的可靠性。进一步的，含锗的复合硅层还能够增加晶体管沟道中电子或者空穴的迁移率，从而可提高所形成的晶体管的性能。
附图说明
图1a～1f是现有的浅沟槽隔离的制造方法的剖面示意图；
图2是本发明实施例的半导体结构的形成方法的流程示意图；
图3a～3g是本发明实施例的半导体结构的形成方法的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体结构及其形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，其为本发明实施例的半导体结构的形成方法的流程示意图。如图2所示，所述半导体结构的形成方法包括如下步骤：
S20：提供硅衬底；
S21：刻蚀所述硅衬底，以形成沟槽；
S22：在所述沟槽中形成浅沟槽隔离，所述浅沟槽隔离包括第一结构及位于第一结构上的第二结构，其中，所述第二结构与沟槽侧壁之间具有间隙；
S23：形成含碳或者锗的复合硅层，所述复合硅层覆盖所述硅衬底且填充所述间隙；
S24：在所述复合硅层上形成硅层，其中，所述第二结构高出所述硅层。
具体的，请参考图3a～3g，其为本发明实施例的半导体结构的形成方法的剖面示意图。
如图3a所示，提供硅衬底30，在此，所述硅衬底30上顺次形成有垫氧化硅层(PadOxide)31和氮化硅层32。其中，所述垫氧化硅层31和氮化硅层32可通过化学气相沉积工艺形成。
接着，如图3b所示，刻蚀所述氮化硅层32、垫氧化硅层31及硅衬底30，形成沟槽300。在此，可通过湿法刻蚀工艺或者干法刻蚀工艺对所述氮化硅层32、垫氧化硅层31及硅衬底30进行刻蚀。
接着，如图3c所示，在所述沟槽300和氮化硅层32表面形成衬垫氧化硅层(LinearOxide)33。优选的，所述衬垫氧化硅层33通过热氧化工艺形成，通过所述衬垫氧化硅层33可修复在刻蚀氮化硅层32、垫氧化硅层31及硅衬底30的工艺过程中对器件表面的伤害，以及缓解器件应力。
如图3d所示，在所述衬垫氧化硅层33表面形成二氧化硅层34，在此，所述二氧化硅层34充满所述沟槽300并溢出所述沟槽300。其中，所述二氧化硅层34可通过化学气相沉积工艺等半导体工艺形成。
接着，如图3e所示，通过化学机械研磨工艺去除所述氮化硅层32表面的衬垫氧化硅层33和二氧化硅层34。即对所述二氧化硅层34进行平坦化，去除溢出所述沟槽300的部分二氧化硅层34。
接着，如图3f所示，刻蚀去除所述氮化硅层32、垫氧化硅层31、部分衬垫氧化硅层33及部分二氧化硅层34，形成浅沟槽隔离35，在此，所述浅沟槽隔离35包括第一结构350及位于所述第一结构350上的第二结构351，其中，第二结构351与沟槽300的侧壁之间具有间隙36，即所述第二结构351与与其相邻的硅衬底30之间具有间隙36。在此，所述第一结构350贴合所述沟槽300的侧壁及底壁。
优选的，对所述氮化硅层32、垫氧化硅层31、部分衬垫氧化硅层33及部分二氧化硅层34的刻蚀通过多步刻蚀工艺进行。更进一步的，先利用湿法刻蚀工艺，再利用干法刻蚀工艺对所述氮化硅层32、垫氧化硅层31、部分衬垫氧化硅层33及部分二氧化硅层34进行刻蚀。通过多步刻蚀工艺可提高刻蚀精度，进而提高所形成的半导体结构的可靠性。
优选的，所述间隙36的深度为所述沟槽300深度的1/10～2/3，例如，所述间隙36的深度为所述沟槽300深度的1/5、2/5、3/5等。所述间隙36的截面宽度为所述沟槽300截面宽度的1/10～1/3，例如，所述间隙36的截面宽度为所述沟槽300截面宽度的1/6、1/5、1/4等。由此，当利用后续形成的复合硅层37避免/减小硼(B)、磷(P)等掺杂离子扩散到浅沟槽隔离35时，可保证其高效的性能。
接着，如图3g所示，形成含碳或者锗的复合硅层37，所述复合硅层37覆盖所述硅衬底30且填充所述间隙36；在所述复合硅层37上形成硅层38，其中，所述第二结构351高出所述硅层38。
优选的，所述含碳或者锗的复合硅层37为锗硅层或者碳硅层，所述复合硅层37及硅层38通过一步外延工艺同时形成。通过一步外延工艺形成所述复合硅层37及硅层38即简化了工艺步骤，又保证了所形成的膜层微观结构的一致性，从而提高所形成的半导体结构的可靠性。
请继续参考图3g，通过上述工艺便形成了半导体结构3，所述半导体结构3包括：
硅衬底30，所述硅衬底中形成有沟槽300(可相应参考图3b)；
形成于所述沟槽300中的浅沟槽隔离35，所述浅沟槽隔离35包括第一结构350及位于第一结构350上的第二结构351，其中，所述第二结构351与沟槽300侧壁之间具有间隙36(可相应参考图3f)；
含碳或者锗的复合硅层37，所述复合硅层37覆盖所述硅衬底30且填充所述间隙36；
位于所述复合硅层37上的硅层38，其中，所述第二结构351高出所述硅层38。
在此，所述浅沟槽隔离35两侧的区域(或者说相邻浅沟槽隔离35之间的区域)即为有源区。
在上述半导体结构3的基础上对有源区进行硼(B)、磷(P)等离子的离子注入工艺，进而进行热处理以形成P阱时，含碳或者锗的复合硅层37减小了硼(B)、磷(P)等掺杂离子扩散到浅沟槽隔离35中，防止/降低了反窄宽效应，提高了后续形成的晶体管的可靠性。进一步的，含锗的复合硅层37还能够增加晶体管沟道中电子或者空穴的迁移率，从而可提高所形成的晶体管的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (18)
1.一种半导体结构的形成方法，其特征在于，包括：
提供硅衬底；
刻蚀所述硅衬底，以形成沟槽；
在所述沟槽中形成浅沟槽隔离，所述浅沟槽隔离包括第一结构及位于第一结构上的第二结构，其中，所述第二结构与沟槽侧壁之间具有间隙；
形成含碳或者锗的复合硅层，所述复合硅层覆盖所述硅衬底且填充所述间隙；
在所述复合硅层上形成硅层，其中，所述第二结构高出所述硅层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述复合硅层及硅层通过一步外延工艺形成。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述含碳或者锗的复合硅层为锗硅层或者碳硅层。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述间隙的深度为所述沟槽深度的1/10～2/3。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述间隙的截面宽度为所述沟槽截面宽度的1/10～1/3。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一结构贴合所述沟槽的侧壁及底壁。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，在提供硅衬底的工艺步骤中，所述硅衬底上还形成有垫氧化硅层及位于垫氧化硅层上的氮化硅层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，在刻蚀所述硅衬底，以形成沟槽的工艺步骤中，同时刻蚀所述硅衬底上形成的垫氧化硅层及氮化硅层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，在所述沟槽中形成浅沟槽隔离的工艺包括如下步骤：
在所述沟槽和氮化硅层表面形成衬垫氧化硅层；
在所述衬垫氧化硅层表面形成二氧化硅层；
通过化学机械研磨工艺去除所述氮化硅层表面的衬垫氧化硅层和二氧化硅层；
刻蚀去除所述氮化硅层、垫氧化硅层、部分衬垫氧化硅层及部分二氧化硅层，形成浅沟槽隔离。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，在刻蚀去除所述氮化硅层、垫氧化硅层、部分衬垫氧化硅层及部分二氧化硅层，形成浅沟槽隔离的工艺步骤中，利用多步刻蚀工艺。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，在刻蚀去除所述氮化硅层、垫氧化硅层、部分衬垫氧化硅层及部分二氧化硅层，形成浅沟槽隔离的工艺步骤中，先利用湿法刻蚀工艺，再利用干法刻蚀工艺。
12.如权利要求1至11中的任一项所述的半导体结构的形成方法，其特征在于，浅沟槽隔离两侧区域为有源区。
13.一种半导体结构，其特征在于，包括：
硅衬底，所述硅衬底中形成有沟槽；
形成于所述沟槽中的浅沟槽隔离，所述浅沟槽隔离包括第一结构及位于第一结构上的第二结构，其中，所述第二结构与沟槽侧壁之间具有间隙；
含碳或者锗的复合硅层，所述复合硅层覆盖所述硅衬底且填充所述间隙；
位于所述复合硅层上的硅层，其中，所述第二结构高出所述硅层。
14.如权利要求13所述的半导体结构，其特征在于，所述含碳或者锗的复合硅层为锗硅层或者碳硅层。
15.如权利要求13所述的半导体结构，其特征在于，所述间隙的深度为所述沟槽深度的1/10～2/3。
16.如权利要求15所述的半导体结构，其特征在于，所述间隙的截面宽度为所述沟槽截面宽度的1/10～1/3。
17.如权利要求13所述的半导体结构，其特征在于，所述第一结构贴合所述沟槽的侧壁及底壁。
18.如权利要求13至17中的任一项所述的半导体结构，其特征在于，浅沟槽隔离两侧区域为有源区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210225972.1A CN103531519B (zh) | 2012-07-02 | 2012-07-02 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210225972.1A CN103531519B (zh) | 2012-07-02 | 2012-07-02 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103531519A CN103531519A (zh) | 2014-01-22 |
| CN103531519B true CN103531519B (zh) | 2016-03-23 |
Family
ID=49933418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210225972.1A Active CN103531519B (zh) | 2012-07-02 | 2012-07-02 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103531519B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107993975B (zh) * | 2017-11-27 | 2019-01-29 | 长江存储科技有限责任公司 | 半导体制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1838412A (zh) * | 2005-03-10 | 2006-09-27 | 台湾积体电路制造股份有限公司 | 半导体元件及其形成方法 |
| CN1992194A (zh) * | 2005-12-29 | 2007-07-04 | 艾格瑞系统有限公司 | 增强的浅沟槽隔离结构及其制作方法 |
| CN101312191A (zh) * | 2007-05-25 | 2008-11-26 | 台湾积体电路制造股份有限公司 | 半导体结构及其形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255194B1 (en) * | 1999-06-03 | 2001-07-03 | Samsung Electronics Co., Ltd. | Trench isolation method |
| KR100500923B1 (ko) * | 2000-05-23 | 2005-07-14 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100481895B1 (ko) * | 2002-12-27 | 2005-04-11 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR101592505B1 (ko) * | 2009-02-16 | 2016-02-05 | 삼성전자주식회사 | 반도체 메모리 소자 및 이의 제조 방법 |
-
2012
- 2012-07-02 CN CN201210225972.1A patent/CN103531519B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1838412A (zh) * | 2005-03-10 | 2006-09-27 | 台湾积体电路制造股份有限公司 | 半导体元件及其形成方法 |
| CN1992194A (zh) * | 2005-12-29 | 2007-07-04 | 艾格瑞系统有限公司 | 增强的浅沟槽隔离结构及其制作方法 |
| CN101312191A (zh) * | 2007-05-25 | 2008-11-26 | 台湾积体电路制造股份有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103531519A (zh) | 2014-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100477259C (zh) | 纵型半导体器件及其制造方法 | |
| KR101821413B1 (ko) | 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법 | |
| US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
| KR100955935B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US11456367B2 (en) | Trench gate structure and method of forming a trench gate structure | |
| US20140302657A1 (en) | Method for fabricating power semiconductor device | |
| KR20120123766A (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| CN103531520A (zh) | 浅沟槽隔离的形成方法及半导体结构 | |
| CN101740510B (zh) | 形成厚度均匀的栅氧化层的方法 | |
| CN103531519B (zh) | 半导体结构及其形成方法 | |
| JP2011066188A (ja) | 半導体装置及びその製造方法 | |
| CN103854964A (zh) | 改善沟槽栅分立功率器件晶圆内应力的方法 | |
| CN101930940B (zh) | 一种半导体浅沟槽隔离方法 | |
| CN103187254B (zh) | 一种双多晶硅栅的制造方法 | |
| CN105448734A (zh) | 一种改善器件双峰效应的方法和半导体器件 | |
| KR100856315B1 (ko) | 반도체 소자의 제조 방법 | |
| CN102194684B (zh) | 栅极介质层制造方法 | |
| CN104981896A (zh) | 半导体装置及其制造方法 | |
| KR101056244B1 (ko) | 반도체 소자의 제조방법 | |
| KR100949269B1 (ko) | 반도체 소자의 제조방법 | |
| CN105845569B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104701148A (zh) | 分裂栅的制造方法 | |
| CN103681449A (zh) | 形成浅沟槽隔离区的方法 | |
| KR100801733B1 (ko) | 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법 | |
| CN103208452A (zh) | Mos晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |