CN107993975B - 半导体制造方法 - Google Patents

半导体制造方法 Download PDF

Info

Publication number
CN107993975B
CN107993975B CN201711208478.3A CN201711208478A CN107993975B CN 107993975 B CN107993975 B CN 107993975B CN 201711208478 A CN201711208478 A CN 201711208478A CN 107993975 B CN107993975 B CN 107993975B
Authority
CN
China
Prior art keywords
sti
sige layer
boron
well region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711208478.3A
Other languages
English (en)
Other versions
CN107993975A (zh
Inventor
田武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711208478.3A priority Critical patent/CN107993975B/zh
Publication of CN107993975A publication Critical patent/CN107993975A/zh
Application granted granted Critical
Publication of CN107993975B publication Critical patent/CN107993975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种半导体制造方法，用于减少阱区中硼掺杂损失，在STI沟槽中形成第一SiGe层，通过Ge浓缩工艺，将表面的Ge驱动至衬底之中从而形成第二SiGe层并同时在沟槽表面产生STI氧化物衬垫层，形成的第二SiGe层能够有效地防止阱区的硼在热处理工艺中向STI氧化物中扩散，降低了阱区硼损失，解决了半导体器件Id‑Vg曲线出现的双驼峰(Id‑Vg curve double hump)现象以及硼损失所导致的窄沟道宽度效应(narrow width effect)，提高了器件性能。同时，并未显著增加工艺成本。

Description

半导体制造方法
技术领域
本发明涉及半导体制造方法领域，特别地，涉及一种减少半导体器件阱区中硼掺杂损失的方法。
背景技术
浅沟槽隔离结构(STI)是集成电路中的重要部件，而阱区掺杂是集成电路制造工艺中必不可少的工艺步骤。
在集成电路制造工艺过程中，由于后续的热氧化、退火等热处理工艺时的高温作用，阱区中掺入的硼会扩散进入浅沟槽隔离结构，从而导致阱区中的硼损失(boron loss)。硼损失严重时，会导致器件边缘提前开启，从而使Id-Vg曲线出现双驼峰(Id-Vg curvedouble hump)现象，同时器件的关态电流(Ioff)也会增加。另外，硼损失会导致NMOS窄沟道宽度效应(narrow width effect)变强，使得窄沟道器件关态电流快速增加，从而导致器件性能不能满足电路设计的需要。
当前，在集成电路制造工艺中，通常采用在形成STI沟槽之后，在STI沟槽之中生长一层STI衬垫层SiN，通过SiN对硼的阻挡来减轻硼损失。可以参见附图5，衬底11之中形成STI沟槽(未给出附图标记)之后，先后形成了STI氧化物衬垫层12和STI氮化硅衬垫层13，并且最后填充有STI隔离材料14。其中的STI氮化硅衬垫层13可以起到阻挡硼扩散的作用，能够减轻阱区的硼损失。但是，直接在STI沟槽中沉积氮化硅材料容易引入压应力，如果SiN厚度过大，则会因为应力而引入位错缺陷，如果SiN厚度过小，则其所产生的阻挡硼扩散作用将难以令人满意。
因而，需要开发一种新的防止阱区硼损失的方法以克服现有技术中存在的上述缺陷。
发明内容
本发明的目的是通过以下技术方案实现的。
一种半导体器件制造方法，用于减少阱区中硼损失，其特征在于包括如下步骤：
在衬底上依次形成表面氧化物层和表面氮化物层；
通过刻蚀工艺，在所述衬底中形成STI沟槽，并进行阱区注入，形成有源区；
在所述STI沟槽中，形成第一SiGe层，其覆盖所述STI沟槽的底部和侧壁；
进行Ge浓缩工艺和退火处理，形成第二SiGe层和STI氧化物衬垫层；
填充所述STI沟槽，并进行平坦化处理，形成STI结构。
根据本发明的半导体器件制造方法，所述第一SiGe层厚度为Ge的原子含量为15～35％。
根据本发明的半导体器件制造方法，Ge浓缩工艺的具体条件为：温度700～100℃，氧气流量3～5slm，时间1～3小时；退火处理的具体条件为：氮气流量3～7slm,温度600～900℃，时间0.5～1.5小时。
根据本发明的半导体器件制造方法，形成所述第二SiGe层和所述STI氧化物衬垫层的具体方式是：Ge浓缩工艺将所述第一SiGe层中的Ge浓缩到所述衬底中，从而在所述衬底中形成第二SiGe层，同时，在所述STI沟槽的表面形成了所述STI氧化物衬垫层。
本发明的优点在于：在STI沟槽中形成第一SiGe层，通过Ge浓缩工艺，将表面的Ge驱动至衬底之中从而形成第二SiGe层并同时在沟槽表面产生STI氧化物衬垫层，形成的第二SiGe层能够有效地防止阱区的硼在热处理工艺中向STI氧化物中扩散，降低了阱区硼损失，解决了半导体器件Id-Vg曲线出现的双驼峰(Id-Vg curve double hump)现象以及硼损失所导致的窄沟道宽度效应(narrow width effect)，提高了器件性能。同时，本发明的工艺手段被创造性地简化设计，在未显著增加工艺成本的前提下，解决了现有技术中问题，提升了器件性能。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1示出了本发明在衬底上形成STI沟槽；
附图2示出了本发明在STI沟槽中形成第一SiGe层；
附图3示出了本发明的Ge浓缩和退火工艺；
附图4示出了本发明所形成的STI结构；
附图5示出了现有技术中的STI结构。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
根据本发明的实施方式，提出一种避免阱区中硼扩散引起硼损失的方法。
一种半导体器件制造方法，用于减少阱区中硼损失，其特征在于包括如下步骤：在衬底上依次形成表面氧化物层和表面氮化物层；通过刻蚀工艺，在所述衬底中形成STI沟槽，并进行阱区注入，形成有源区；在所述STI沟槽中，形成第一SiGe层，其覆盖所述STI沟槽的底部和侧壁；进行Ge浓缩工艺和退火处理，形成第二SiGe层和STI氧化物衬垫层；填充所述STI沟槽，并进行平坦化处理，形成STI结构。
具体的工艺流程参见如下的优选实施例。
首先，参见附图1，在衬底1上先后形成表面氧化物层2和表面氮化物层3。接着，通过光刻和刻蚀工艺，进行图案化处理，经由表面氮化物层3和表面氧化物层2，在衬底1中形成STI沟槽4，并进行阱区注入，形成有源区。其中，衬底1优选为硅衬底，便于在随后的工艺中形成SiGe层；同时，也可以选择其他材料，选择的标准是便于与Ge反应形成能够阻挡硼扩散的材料。表面氮化物层3和表面氧化物层2可用于作为刻蚀形成STI沟槽4的掩模层以及随后的平坦化工艺的终止层，其可选地在填充完成STI结构之后被去除或者保留。
接着，参见附图2，在STI沟槽4中形成第一SiGe层5，第一SiGe层5覆盖STI沟槽4的底部和侧壁。在优选的实施方式中，所形成的第一SiGe层5的厚度为其中Ge的原子含量为15～35％。
接下来，参见附图3，进行Ge浓缩工艺和退火处理，形成第二SiGe层6和STI氧化物衬垫层7。具体而言，Ge浓缩工艺的具体条件为：温度700～100℃，氧气流量3～5slm(Standard Liter per Minute，表示每分钟标准升)，时间1～3小时；而退火处理的具体条件为：氮气流量3～7slm,温度600～900℃，时间0.5～1.5小时。Ge浓缩工艺将第一SiGe层5中的Ge浓缩并驱动到衬底1中，从而在衬底1中形成第二SiGe层6，同时，在STI沟槽4的表面形成了STI氧化物衬垫层7。所形成的第二SiGe层6中的Ge原子含量由第一SiGe层5以及浓缩和退火工艺决定。
根据本申请，在1070℃的温度下，硼在Si1-xGex(x为0.1～0.25)中的扩散系数比在Si中的扩散系数小20％～60％，因此，通过将衬底中的Si转变为SiGe层，即形成第二SiGe层，起到了阻挡硼扩散的作用，能够减少在热处理中阱区硼向STI结构尤其是STI氧化物中的扩散，降低了阱区硼损失，避免器件Id-Vg曲线出现的双驼峰现象以及窄沟道宽度效应(narrow width effect)，提高了器件性能。
接着，参见附图4，在STI沟槽4中进行STI隔离材料8的填充工艺，并进行平坦化处理，形成STI结构。STI隔离材料8优选为氧化物绝缘材料，平坦化工艺优选地为CMP工艺，其平坦化终点可选地为表面氮化物层3和表面氧化物层2。
至此，本发明以优选实施例的方式阐述了本发明所提出的半导体器件制造方法，解决了阱区硼损失的技术问题。在本发明优选的具体实施方式中，在STI沟槽中形成SiGe层，通过Ge浓缩工艺，将表面的Ge驱动至衬底之中从而形成SiGe并同时在沟槽表面产生STI氧化物衬垫层，形成的SiGe层能够有效地防止阱区的硼在热处理工艺中向STI的氧化物中的扩散，降低了阱区的硼损失，解决了半导体器件Id-Vg曲线出现的双驼峰(Id-Vg curvedouble hump)现象以及硼损失所导致的窄沟道宽度效应(narrow width effect)，提高了器件性能。同时，本发明的工艺手段被创造性地简化设计，在未显著增加工艺成本的前提下，解决了现有技术中问题，提升了器件性能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (3)

1.一种半导体器件制造方法，用于减少阱区中硼损失，其特征在于包括如下步骤：
在衬底上依次形成表面氧化物层和表面氮化物层；
通过刻蚀工艺，在所述衬底中形成STI沟槽，并进行阱区注入，形成有源区；
在所述STI沟槽中，形成第一SiGe层，其覆盖所述STI沟槽的底部和侧壁；
进行Ge浓缩工艺和退火处理，形成第二SiGe层和STI氧化物衬垫层；
填充所述STI沟槽，并进行平坦化处理，形成STI结构；其特征在于，
形成所述第二SiGe层和所述STI氧化物衬垫层的具体方式是：Ge浓缩工艺将所述第一SiGe层中的Ge浓缩到所述衬底中，从而在所述衬底中形成第二SiGe层，同时，在所述STI沟槽的表面形成了所述STI氧化物衬垫层。
2.根据权利要求1所述的半导体器件制造方法，其特征在于，所述第一SiGe层厚度为Ge的原子含量为15～35％。
3.根据权利要求1所述的半导体器件制造方法，其特征在于，Ge浓缩工艺的具体条件为：温度700～100℃，氧气流量3～5slm，时间1～3小时；退火处理的具体条件为：氮气流量3～7slm,温度600～900℃，时间0.5～1.5小时。
CN201711208478.3A 2017-11-27 2017-11-27 半导体制造方法 Active CN107993975B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711208478.3A CN107993975B (zh) 2017-11-27 2017-11-27 半导体制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711208478.3A CN107993975B (zh) 2017-11-27 2017-11-27 半导体制造方法

Publications (2)

Publication Number Publication Date
CN107993975A CN107993975A (zh) 2018-05-04
CN107993975B true CN107993975B (zh) 2019-01-29

Family

ID=62032250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711208478.3A Active CN107993975B (zh) 2017-11-27 2017-11-27 半导体制造方法

Country Status (1)

Country Link
CN (1) CN107993975B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106057A (zh) * 2019-11-18 2020-05-05 华虹半导体(无锡)有限公司 闪存器件的sti结构的制造方法及闪存器件
CN112382606A (zh) * 2020-11-11 2021-02-19 海光信息技术股份有限公司 Sti结构的制作方法、sti结构及半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960276A (en) * 1998-09-28 1999-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Using an extra boron implant to improve the NMOS reverse narrow width effect in shallow trench isolation process
CN1540742A (zh) * 2003-04-21 2004-10-27 ��ʽ���������Ƽ� 半导体装置及其制造方法
CN103295950A (zh) * 2012-02-27 2013-09-11 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制作方法
CN103531519A (zh) * 2012-07-02 2014-01-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN103681444A (zh) * 2012-09-04 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种浅沟槽隔离结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960276A (en) * 1998-09-28 1999-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Using an extra boron implant to improve the NMOS reverse narrow width effect in shallow trench isolation process
CN1540742A (zh) * 2003-04-21 2004-10-27 ��ʽ���������Ƽ� 半导体装置及其制造方法
CN103295950A (zh) * 2012-02-27 2013-09-11 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制作方法
CN103531519A (zh) * 2012-07-02 2014-01-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN103681444A (zh) * 2012-09-04 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种浅沟槽隔离结构及其制作方法

Also Published As

Publication number Publication date
CN107993975A (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
US8395195B2 (en) Bottom-notched SiGe FinFET formation using condensation
CN101771046B (zh) 具有倒t形鳍片多重栅晶体管的集成电路结构及形成方法
US20080185676A1 (en) Method for forming STI of semiconductor device
US20070224772A1 (en) Method for forming a stressor structure
CN106653751B (zh) 半导体器件及其制造方法
US7629649B2 (en) Method and materials to control doping profile in integrated circuit substrate material
WO2011160477A1 (zh) 一种应变沟道场效应晶体管及其制备方法
US20130037821A1 (en) Semiconductor Device and Manufacturing Method thereof
CN107993975B (zh) 半导体制造方法
CN102694007B (zh) 半导体结构及其制造方法
US7554138B2 (en) Method of manufacturing a strained semiconductor layer, method of manufacturing a semiconductor device and semiconductor substrate suitable for use in such a method including having a thin delta profile layer of germanium close to the bottom of the strained layer
TWI443739B (zh) 用於在包含密間隔線的基板上形成具增加可靠度的層間介電材料之技術
TWI564942B (zh) 埋層的形成方法
US7659599B2 (en) Patterned silicon-on-insulator layers and methods for forming the same
CN103646909A (zh) Goi结构的制备方法
CN102983097A (zh) 制作金属栅极的金属塞方法
CN110176402A (zh) 一种fdsoi pmos浅掺杂离子注入方法
CN103633008B (zh) 浅沟槽隔离制造方法
US7898025B2 (en) Semiconductor device having recess gate
CN101226881B (zh) 制备凹陷源漏场效应晶体管的方法
WO2019085919A1 (zh) 浅沟槽隔离结构的凹陷区处理方法及半导体元器件
CN105097698A (zh) 一种半导体器件及其制造方法
US20130137235A1 (en) Mos transistor using stress concentration effect for enhancing stress in channel area
CN204706565U (zh) 一种半导体器件
CN104637860B (zh) 浅沟槽隔离结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant