CN103208452A - Mos晶体管及其制造方法 - Google Patents

Abstract

本发明提供一种MOS晶体管及其制造方法，其中，所述方法包括：提供单晶硅衬底；刻蚀所述单晶硅衬底，以在所述单晶硅衬底中形成有源槽；在所述有源槽内形成第一氧化硅层；形成第一单晶硅层，所述第一单晶硅层覆盖所述第一氧化硅层；形成隔离层，所述隔离层覆盖所述单晶硅衬底及第一单晶硅层；刻蚀所述隔离层，以暴露出第一单晶硅层；形成半导体层，所述半导体层覆盖所述第一单晶硅层；在所述半导体层上形成栅极结构；以及在所述栅极结构两侧形成源/漏极。由此，实现了所形成的MOS晶体管兼具SOI衬底的优良性能及体硅衬底的价廉的优点。

Description

MOS晶体管及其制造方法

技术领域

本发明涉及集成电路制造工艺，特别涉及一种MOS晶体管及其制造方法。

背景技术

集成电路尤其超大规模集成电路中的主要器件是金属-氧化物-半导体场效应晶体管(metal oxide semiconductor field effect transistor，简称MOSFET)。自MOSFET被发明以来，其几何尺寸一直在不断缩小，目前其特征尺寸已进入亚十分之一微米区。在此区域，各种实际的和基本的限制开始出现，器件尺寸的进一步缩小正变得越来越困难。就常规的互补型金属-氧化物-半导体(complementary metal oxide semiconductor，简称CMOS)集成电路技术而言，随着MOS器件特征尺寸的不断减小，为抑制短沟道效应，其它部分的几何尺寸也必须相应缩小。其中最具挑战性的是源漏结深的减小。MOSFET通常可分两类，一类是体硅型，即器件制作在体硅衬底上；另一类是绝缘衬底上硅(siliconon insulator，简称SOI)型，即器件制作在SOI衬底上。

在体硅情况下，源漏区通常由离子注入或扩散掺杂来形成，实践发现这些技术是很难在体硅衬底上实现超浅结源漏区的。而SOI技术作为未来超深亚微米集成电路的主流技术，有许多传统的体硅技术无法比拟的优点，主要有：抗辐射、无闩锁效应、源漏寄生电容小、亚阈值斜率陡峭、易于形成浅结和全介质隔离、工艺步骤简单等等。

SOI衬底相对于体硅衬底有如此大的优势，但是，其也有一个非常致命的缺陷，就是SOI衬底的价格要比体硅衬底的价格昂贵得多。因此，如何能结合该两种衬底的优势，在获得SOI衬底优良性能的同时，又兼具体硅衬底的价廉，是本领域技术人员亟待解决的一个问题。

发明内容

本发明的目的在于提供一种MOS晶体管及其制造方法，以解决现有的MOS晶体管不能兼具SOI衬底的优良性能及体硅衬底的价廉的问题。

为解决上述技术问题，本发明提供一种MOS晶体管的制造方法，包括：提供单晶硅衬底；刻蚀所述单晶硅衬底，以在所述单晶硅衬底中形成有源槽；在所述有源槽内形成第一氧化硅层；形成第一单晶硅层，所述第一单晶硅层覆盖所述第一氧化硅层；形成隔离层，所述隔离层覆盖所述单晶硅衬底及第一单晶硅层；刻蚀所述隔离层，以暴露出第一单晶硅层；形成半导体层，所述半导体层覆盖所述第一单晶硅层；在所述半导体层上形成栅极结构；以及在所述栅极结构两侧形成源/漏极。

可选的，在所述的MOS晶体管的制造方法中，在所述有源槽内形成第一氧化硅层包括如下工艺步骤：对所述单晶硅衬底进行氧化工艺，以在所述有源槽内及单晶硅衬底顶面形成氧化硅层；以及对所述氧化硅层进行化学机械研磨工艺，去除所述单晶硅衬底顶面的氧化硅层，得到位于有源槽内的第一氧化硅层。

可选的，在所述的MOS晶体管的制造方法中，形成第一单晶硅层，所述第一单晶硅层覆盖所述第一氧化硅层包括如下工艺步骤：对所述单晶硅衬底及第一氧化硅层进行外延生长工艺，以在所述第一氧化硅层及单晶硅衬底顶面形成硅层；对所述硅层进行热退火工艺，以使所述硅层变成材料为单晶硅的单晶硅层；以及对所述单晶硅层进行化学机械研磨工艺，去除所述单晶硅衬底顶面的单晶硅层，得到覆盖所述第一氧化硅层的第一单晶硅层。

可选的，在所述的MOS晶体管的制造方法中，形成隔离层包括如下工艺步骤：对所述单晶硅衬底及第一单晶硅层进行氧化工艺，以在所述单晶硅衬底及第一单晶硅层顶面形成第二氧化硅层；在所述第二氧化硅层上形成氮化硅层；以及在所述氮化硅层上形成第三氧化硅层。

可选的，在所述的MOS晶体管的制造方法中，在所述半导体层上形成栅极结构包括如下工艺步骤：在所述半导体层上形成栅绝缘层；在所述栅绝缘层上形成多晶硅层；以及刻蚀所述多晶硅层及栅绝缘层，以形成栅极结构。

可选的，在所述的MOS晶体管的制造方法中，还包括：在所述栅极结构的侧面及顶面形成第四氧化硅层。

可选的，在所述的MOS晶体管的制造方法中，在所述栅极结构两侧形成源/漏极包括如下工艺步骤：刻蚀所述半导体层及第一单晶硅层，以暴露出栅极结构两侧的部分第一氧化硅层；以及形成金属层，刻蚀所述金属层以在暴露出的第一氧化硅层上形成金属源/漏极。

可选的，在所述的MOS晶体管的制造方法中，还包括：在所述栅极结构两侧形成侧墙，所述侧墙紧靠所述栅极结构。

可选的，在所述的MOS晶体管的制造方法中，所述栅极结构包括：高K介质层和位于所述高K介质层上的金属层。

可选的，在所述的MOS晶体管的制造方法中，在所述栅极结构两侧形成源/漏极包括如下工艺步骤：对栅极结构两侧的半导体层进行离子注入工艺，以形成源/漏极。

本发明还提供一种利用上述MOS晶体管的制造方法制造的MOS晶体管，包括：

单晶硅衬底；

形成于所述单晶硅衬底中的有源槽；

形成于所述有源槽内的第一氧化硅层以及位于所述第一氧化硅层上的第一单晶硅层；

形成于所述第一单晶硅层上的半导体层；

形成于所述半导体层上的栅极结构；

形成于所述栅极结构两侧的源/漏极；以及

形成于所述单晶硅衬底上的隔离层，所述隔离层位于所述源/漏极两侧。

在本发明提供的MOS晶体管及其制造方法中，通过提供单晶硅衬底，而在所述单晶硅衬底中形成有缘槽，在所述有缘槽中形成第一氧化硅层及位于所述第一氧化硅层上的第一单晶硅层，从而形成一种类似SOI的结构，由此，实现了所形成的MOS晶体管兼具SOI衬底的优良性能及体硅衬底的价廉的优点。

进一步的，在本发明提供的MOS晶体管及其制造方法中，在形成所述MOS晶体管的过程中，同时形成了隔离有缘结构的隔离层，即避免了利用专门的淀积及刻蚀工艺以形成有缘结构之间的隔离结构，从而提高了工艺效率及可靠性，降低了生产成本。

附图说明

图1是本发明实施例的MOS晶体管的制造方法的流程示意图；

图2a～2k是本发明实施例的MOS晶体管的制造方法的剖面示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的MOS晶体管及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图1，其为本发明实施例的MOS晶体管的制造方法的流程示意图。如图1所示，所述MOS晶体管的制造方法包括如下步骤：

S10：提供单晶硅衬底；

S20：刻蚀所述单晶硅衬底，以在所述单晶硅衬底中形成有源槽；

S30：在所述有源槽内形成第一氧化硅层；

S40：形成第一单晶硅层，所述第一单晶硅层覆盖所述第一氧化硅层；

S50：形成隔离层，所述隔离层覆盖所述单晶硅衬底及第一单晶硅层；

S60：刻蚀所述隔离层，以暴露出第一单晶硅层；

S70：形成半导体层，所述半导体层覆盖所述第一单晶硅层；

S80：在所述半导体层上形成栅极结构；

S90：在所述栅极结构两侧形成源/漏极。

具体的，请参考图2a～2k，其为本发明实施例的MOS晶体管的制造方法的剖面示意图。

如图2a所示，首先，提供单晶硅衬底10。

如图2b所示，其次，对所述单晶硅衬底10进行刻蚀工艺，以在所述单晶硅衬底10中形成有源槽100。所述刻蚀工艺可以是现有技术中的任一一种，例如干法刻蚀工艺或者湿法刻蚀工艺，本申请对此不再赘述。

如图2c所示，接着，在所述有源槽100内形成第一氧化硅层20。在此，所述第一氧化硅层20通过氧化工艺形成，通过氧化工艺不仅能够形成第一氧化硅层20，同时，在一定程度上能够修复单晶硅衬底10的晶格损伤，从而提高器件的可靠性。

具体的，通过以下两个步骤形成第一氧化硅层20：

如图2c-1所示，对所述单晶硅衬底10进行氧化工艺，即在高温条件下，通入氧气或者含氧气体，使得所述有源槽100内以及所述单晶硅衬底10顶面形成氧化硅层21；

如图2c-2所示，接着，对所述氧化硅层21进行化学机械研磨工艺(CMP)，去除所述单晶硅衬底10顶面的氧化硅层，得到位于有源槽100内的第一氧化硅层20。需说明的是，在本实施例的用语中，所述单晶硅衬底10顶面不包含所述有源槽100内所露出的单晶硅衬底表面。

如图2d所示，接着，形成第一单晶硅层30，所述第一单晶硅层30覆盖所述第一氧化硅层20。在此，所述第一单晶硅层30通过外延工艺形成。

具体的，通过以下三个步骤形成第一单晶硅层30：

如图2d-1所示，对所述单晶硅衬底10及第一氧化硅层20进行外延生长工艺，在所述单晶硅衬底10及第一氧化硅层20顶面形成硅层31，在此，所述硅层31通常为一种单晶硅及多晶硅混合的膜层，原因在于，利用外延生长工艺通常能够在单晶硅表面生长单晶硅层，但是在其他膜层表面生长的将为多晶硅层；

为了得到单晶硅材料的膜层，接着，如图2d-2所示，对所述硅层31进行热退火工艺，所述热退火工艺为常规的退火工艺，其温度可以在1000℃～1800℃，经过热退火工艺之后，单晶硅及多晶硅混合的硅层31将变成材料为单晶硅的单晶硅层32；

接着，如图2d-3所示，对所述单晶硅层32进行化学机械研磨工艺，去除单晶硅衬底10顶面的单晶硅层，得到覆盖所述第一氧化硅层20的第一单晶硅层30。由此，便可形成一种类似于SOI的结构(单晶硅衬底10、第一氧化硅层20及第一单晶硅层30)，从而，便可得到SOI衬底的优良性能，例如，使得后续形成的器件间的漏电流将无法泄入到单晶硅衬底10中，提高了产品的可靠性。同时，其所用的原材料为单晶硅衬底10，从而具备了体硅衬底价廉的优点。

在此，对于所述第一氧化硅层20及第一单晶硅层30的工艺厚度不做限定，可以根据产品要求做出适应性调整。

接着，如图2e所示，形成隔离层40，所述隔离层40覆盖所述单晶硅衬底10及第一单晶硅层30，在此，所述隔离层40包括三层膜层，分别为第二氧化硅层41、氮化硅层42及第三氧化硅层43。

具体的，通过以下三个步骤形成隔离层40：

如图2e-1所示，首先，形成第二氧化硅层41，在此，通过对单晶硅衬底10及第一单晶硅层30进行氧化工艺，在所述单晶硅衬底10及第一单晶硅层30顶面形成第二氧化硅层41，同时，通过所述氧化工艺还修复了所述单晶硅衬底10及第一单晶硅层30的晶格损伤，提高了产品的可靠性；

接着，如图2e-2所示，在所述第二氧化硅层41上形成氮化硅层42，在此，可利用淀积工艺形成所述氮化硅层42，例如，物理气相沉积工艺或者化学气相沉积工艺；

接着，如图2e-3所示，在所述氮化硅层42上形成第三氧化硅层43，同样的，所述第三氧化硅层43可利用淀积工艺形成。在此，通过所述第二氧化硅层41、氮化硅层42及第三氧化硅层43可决定MOS晶体管的沟道深度，具体的，可根据产品要求做出适应性调整。

接着，如图2f所示，刻蚀所述隔离层40，在所述隔离层40中形成第一开口400，暴露出第一单晶硅层30，在此，剩余的隔离层40(即单晶硅衬底10上的隔离层40)可作为有缘器件之间的隔离结构，即通常需要专门的淀积、光刻及刻蚀工艺所形成的隔离有缘结构的浅沟道隔离结构(STI)，由此，简化了工艺，提高了生产效率，降低了生产成本。

接着，如图2g所示，形成半导体层50，所述半导体层50覆盖所述第一单晶硅层30，即所述半导体层50填充满所述第一开口400。在此，所述半导体层50的材料可以为元素周期表中第三～第五族中的半导体材料或者它们的化合物，例如，硅或者锗硅材料等。

如图2h所示，在所述半导体层50上形成栅极结构60，在此，所述栅极结构60包括：栅绝缘层及位于所述栅绝缘层上的多晶硅层。

具体的，通过以下三个步骤形成栅极结构60：

如图2h-1所示，形成栅绝缘层61，所述栅绝缘层61覆盖所述半导体层50及隔离层40；

接着，如图2h-2所示，在所述栅绝缘层61上形成多晶硅层62；

如图2h-3所示，刻蚀所述栅绝缘层61及多晶硅层62，形成栅极结构60。

接着，如图2i所示，在所述栅极结构60的侧面及顶面形成第四氧化硅层64，在此，通过氧化工艺形成所述第四氧化硅层64，同时，为了防止所述半导体材料层50被氧化，在刻蚀栅绝缘层61时，可保留半导体材料层50上的栅绝缘层61(即仅去除隔离层40上的栅绝缘层61)。

在本实施例中，所述栅极结构为半导体栅极结构，其包括栅绝缘层及位于所述栅绝缘层上的多晶硅层。在本发明的其他实施例中，所述栅极结构也可以为金属栅极结构，例如，其可以包括：高K介质层和位于所述高K介质层上的金属层，本申请对此不做限定。

接着，如图2j所示，在所述栅极结构60两侧形成源/漏极70。

具体的，通过以下两个步骤形成源/漏极70：

如图2j-1所示，刻蚀所述半导体层50及第一单晶硅层30，形成第二开口500及第三开口501，暴露出栅极结构60两侧的部分第一氧化硅层20；

接着，如图2j-2所示，形成金属层，刻蚀所述金属层以在暴露出的第一氧化硅层20上形成金属源/漏极70，即利用金属填充第二开口500及第三开口501，以得到金属源/漏极70。通过形成金属源/漏极70可避免离子注入工艺所引起的短沟道效应等问题。但是，在本发明的其他实施例中，也可通过对栅极结构60两侧的半导体层50进行离子注入工艺，以得到半导体源/漏极，本申请对此并不限定。

接着，如图2k所示，进一步的，在所述栅极结构60两侧形成侧墙80，在本实施例中，所述侧墙80紧靠栅极结构60侧面的第四氧化硅层64。当然，在本发明的其他实施例中，也可不在栅极结构60的侧面形成第四氧化硅层，则此时，所述侧墙将紧靠所述栅极结构。

进一步的，通过上述MOS晶体管的制造方法，将得到一MOS晶体管，所述MOS晶体管(可相应参考图2k)包括：

单晶硅衬底10；

形成于所述单晶硅衬底10中的有源槽；

形成于所述有源槽内的第一氧化硅层20以及位于所述第一氧化硅层20上的第一单晶硅层；

形成于所述第一单晶硅层上的半导体层；

形成于所述半导体层上的栅极结构60；

形成于所述栅极结构60两侧的源/漏极70；以及

形成于所述单晶硅衬底10上的隔离层40，所述隔离层40位于所述源/漏极70两侧。

可知，该MOS晶体管兼具了SOI衬底的优良性能及体硅衬底的价廉的优点。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (11)

1.一种MOS晶体管的制造方法，其特征在于，包括：

提供单晶硅衬底；

刻蚀所述单晶硅衬底，以在所述单晶硅衬底中形成有源槽；

在所述有源槽内形成第一氧化硅层；

形成第一单晶硅层，所述第一单晶硅层覆盖所述第一氧化硅层；

形成隔离层，所述隔离层覆盖所述单晶硅衬底及第一单晶硅层；

刻蚀所述隔离层，以暴露出第一单晶硅层；

形成半导体层，所述半导体层覆盖所述第一单晶硅层；

在所述半导体层上形成栅极结构；以及

在所述栅极结构两侧形成源/漏极。

2.如权利要求1所述的MOS晶体管的制造方法，其特征在于，在所述有源槽内形成第一氧化硅层包括如下工艺步骤：

对所述单晶硅衬底进行氧化工艺，以在所述有源槽内及单晶硅衬底顶面形成氧化硅层；以及

对所述氧化硅层进行化学机械研磨工艺，去除所述单晶硅衬底顶面的氧化硅层，得到位于有源槽内的第一氧化硅层。

3.如权利要求1所述的MOS晶体管的制造方法，其特征在于，形成第一单晶硅层，所述第一单晶硅层覆盖所述第一氧化硅层包括如下工艺步骤：

对所述单晶硅衬底及第一氧化硅层进行外延生长工艺，以在所述第一氧化硅层及单晶硅衬底顶面形成硅层；

对所述硅层进行热退火工艺，以使所述硅层变成材料为单晶硅的单晶硅层；以及

对所述单晶硅层进行化学机械研磨工艺，去除所述单晶硅衬底顶面的单晶硅层，得到覆盖所述第一氧化硅层的第一单晶硅层。

4.如权利要求1所述的MOS晶体管的制造方法，其特征在于，形成隔离层包括如下工艺步骤：

对所述单晶硅衬底及第一单晶硅层进行氧化工艺，以在所述单晶硅衬底及第一单晶硅层顶面形成第二氧化硅层；

在所述第二氧化硅层上形成氮化硅层；以及

在所述氮化硅层上形成第三氧化硅层。

5.如权利要求1至4中的任一项所述的MOS晶体管的制造方法，其特征在于，在所述半导体层上形成栅极结构包括如下工艺步骤：

在所述半导体层上形成栅绝缘层；

在所述栅绝缘层上形成多晶硅层；以及

刻蚀所述多晶硅层及栅绝缘层，以形成栅极结构。

6.如权利要求5所述的MOS晶体管的制造方法，其特征在于，还包括：在所述栅极结构的侧面及顶面形成第四氧化硅层。

7.如权利要求5所述的MOS晶体管的制造方法，其特征在于，在所述栅极结构两侧形成源/漏极包括如下工艺步骤：

刻蚀所述半导体层及第一单晶硅层，以暴露出栅极结构两侧的部分第一氧化硅层；以及

形成金属层，刻蚀所述金属层以在暴露出的第一氧化硅层上形成金属源/漏极。

8.如权利要求7所述的MOS晶体管的制造方法，其特征在于，还包括：在所述栅极结构两侧形成侧墙，所述侧墙紧靠所述栅极结构。

9.如权利要求1至4中的任一项所述的MOS晶体管的制造方法，其特征在于，所述栅极结构包括：

高K介质层和位于所述高K介质层上的金属层。

10.如权利要求9所述的MOS晶体管的制造方法，其特征在于，在所述栅极结构两侧形成源/漏极包括如下工艺步骤：

对栅极结构两侧的半导体层进行离子注入工艺，以形成源/漏极。

11.如权利要求1至10中的任一项所述的MOS晶体管的制造方法制造的MOS晶体管，其特征在于，包括：

单晶硅衬底；

形成于所述单晶硅衬底中的有源槽；

形成于所述有源槽内的第一氧化硅层以及位于所述第一氧化硅层上的第一单晶硅层；

形成于所述第一单晶硅层上的半导体层；

形成于所述半导体层上的栅极结构；

形成于所述栅极结构两侧的源/漏极；以及

形成于所述单晶硅衬底上的隔离层，所述隔离层位于所述源/漏极两侧。

Images