CN104347362A - 小尺寸图形的制作方法 - Google Patents

小尺寸图形的制作方法 Download PDF

Info

Publication number
CN104347362A
CN104347362A CN201410491287.2A CN201410491287A CN104347362A CN 104347362 A CN104347362 A CN 104347362A CN 201410491287 A CN201410491287 A CN 201410491287A CN 104347362 A CN104347362 A CN 104347362A
Authority
CN
China
Prior art keywords
silicon nitride
etch
small size
manufacture method
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410491287.2A
Other languages
English (en)
Inventor
崇二敏
李全波
孟祥国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410491287.2A priority Critical patent/CN104347362A/zh
Publication of CN104347362A publication Critical patent/CN104347362A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种小尺寸图形的制作方法，先在晶圆表面采用热氧化法生长一层氧化硅，接着沉积一层多晶硅，然后沉积一层氮化硅，通过后续光刻以及刻蚀工艺形成多晶硅线形阵列图形，接着应用LEC工艺对多晶硅线形阵列图形进行曝光和刻蚀，其中，所述小尺寸图形的制作方法还包括：利用低温原子层沉积技术沉积一层氮化硅薄膜；利用干法刻蚀工艺依次对所述氮化硅薄膜、所述含硅抗反射涂层、所述旋涂碳氧化物、所述氮化硅进行刻蚀，最终停在所述多晶硅上；通过等离子体刻蚀工艺祛除所述旋涂碳氧化物残留；最后利用所述氮化硅作为阻挡层刻蚀所述多晶硅，形成小尺寸且可调控的图形结构。

Description

小尺寸图形的制作方法
技术领域
本发明涉及半导体制造，特别是涉及一种LEC工艺中的小尺寸图形的制作方法。
背景技术
随着工艺尺寸不断缩小，特别是在32纳米及其以下技术中，由于栅极宽度进一步减小，对光刻机的能力以及光刻工艺的要求越来越高。为了进一步降低器件关键尺寸，提高其集成度，业界出现各种不同的解决方案。
现有技术的一种解决方案是利用现有成熟光刻工艺形成线形阵列图形后，应用一道光刻和刻蚀工艺沿垂直线形阵列图形方向把线形阵列断开(即Line End Cut工艺，简称LEC工艺)，最终形成独立且重复的器件。
图1为现有技术的LEC工艺光刻曝光的制程方法的流程示意图。图2为LEC工艺光刻曝光后的剖面示意图。
在步骤S10中，在晶圆(Si)表面采用热氧化法生长一层氧化硅(SiO2)；
在步骤S12中，沉积一层多晶硅(Poly)；
在步骤S14中，沉积一层氮化硅(SiN)，通过后续光刻以及刻蚀工艺形成多晶硅线形阵列图形；
在步骤S16中，应用LEC工艺对多晶硅线形阵列图形进行曝光和刻蚀。更详细地说，首先，利用光刻涂布工艺涂一层旋涂碳氧化物(SOC)，使表面平坦；随后，涂一层含硅抗反射涂层(SHB，例如，Si-ARC)；最后，涂一层光刻胶(例如，ArF光刻胶)并进行曝光，形成如图2所示的HTH尺寸为55纳米的图形。
图3为采用三层(Tri-layer)技术通过干法刻蚀依次对SHB、SOC以及SiN进行刻蚀并停在Poly上的剖面示意图；图4为采用一步O2灰化工艺祛除SiN上的SOC的剖面示意图。图5为利用SiN作为阻挡层对Poly进行刻蚀，最终形成头到头(HeadTo Head，简称HTH)尺寸较小的多晶硅结构的剖面示意图。
为了提高器件集成度，通过LEC工艺断开线性阵列图形后，此处HTH尺寸需要做到35纳米，但是由于光刻受机台能力限制，现有技术中曝光后的HTH尺寸最小为55纳米，如何达到更小尺寸(例如，35纳米)的要求成为业界亟待解决的技术问题。
发明内容
本发明要解决的技术问题在于提供一种小尺寸图形的制作方法，其能够应用于32纳米及其以下技术中，以解决光刻机能力不够以及光刻和刻蚀工艺窗口不足等问题，同时缩小器件尺寸，提高半导体工艺集成度。
本发明的小尺寸图形的制作方法，先在晶圆表面采用热氧化法生长一层氧化硅，接着沉积一层多晶硅，然后沉积一层氮化硅，通过后续光刻以及刻蚀工艺形成多晶硅线形阵列图形，接着应用LEC工艺对多晶硅线形阵列图形进行曝光和刻蚀，其中，所述小尺寸图形的制作方法还包括：利用低温原子层沉积技术沉积一层氮化硅薄膜；利用干法刻蚀工艺依次对所述氮化硅薄膜、所述含硅抗反射涂层、所述旋涂碳氧化物、所述氮化硅进行刻蚀，最终停在所述多晶硅上；通过等离子体刻蚀工艺祛除所述旋涂碳氧化物残留；最后利用所述氮化硅作为阻挡层刻蚀所述多晶硅，形成小尺寸且可调控的图形结构。
较优地，所述干法刻蚀工艺进一步包括：为所述低温原子层沉积的氮化硅薄膜进行回刻，即使用CF4，CHF3混合气体祛除光刻胶顶部及含硅抗反射涂层顶部的氮化硅，在所述光刻胶侧壁形成氮化硅侧墙；为所述含硅抗反射涂层刻蚀，即使用CF4，CH2F2混合气体并利用所述光刻胶和所述氮化硅侧墙为阻挡层对所述含硅抗反射涂层进行刻蚀；为所述旋涂碳氧化物刻蚀，即使用SO2，O2混合气体并利用所述光刻胶和所述氮化硅侧墙为阻挡层对所述旋涂碳氧化物进行刻蚀；为所述氮化硅刻蚀，即使用CF4，CHF3混合气体刻蚀氮化硅对多晶硅高选择比特性，并利用所述光刻胶和所述氮化硅侧墙以及所述含硅抗反射涂层为阻挡层对所述氮化硅进行刻蚀，最终消耗完所述光刻胶和所述氮化硅侧墙以及所述含硅抗反射涂层，并且所述旋涂碳氧化物有少量损失。
与现有技术相比，本发明基于LEC工艺中光刻曝光后的图形，利用业界比较成熟的低温原子层沉积技术以及干法刻蚀工艺，最终形成头到头之间的距离可自由调控的结构，极大地提高了光刻及刻蚀工艺窗口，从而解决32纳米及其以下技术中光刻和干刻工艺能力不足以及工艺窗口较小问题，进一步提高光刻工艺窗口，降低关键尺寸，大幅度提高器件的集成度。
以下结合附图和具体实施例对本发明的技术方案进行详细的说明，以使本发明的特性和优点更为明显。
附图说明
图1为现有技术的LEC工艺光刻曝光的制程方法的流程示意图；
图2为现有技术的LEC工艺光刻曝光后的剖面示意图；
图3至图5为现有技术的LEC工艺各个步骤中的剖面示意图；
图6所示为本发明一个实施例的小尺寸图形的制作方法的流程示意图；
图7至图13所示为本发明的小尺寸图形的制作方法各个步骤中的剖面示意图。
具体实施方式
以下将对本发明的实施例给出详细的说明。尽管本发明将结合一些具体实施方式进行阐述和说明，但需要注意的是本发明并不仅仅只局限于这些实施方式。相反，对本发明进行的修改或者等同替换，均应涵盖在本发明的权利要求范围当中。
另外，为了更好的说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员将理解，没有这些具体细节，本发明同样可以实施。在另外一些实例中，对于大家熟知的方法、流程、元件和电路未作详细描述，以便于凸显本发明的主旨。
图6为本发明一个实施例的小尺寸图形的制作方法的流程示意图。如图所示，本实施例的小尺寸图形的制作方法包括与图1所示的现有技术的LEC工艺光刻曝光的制程方法相同的步骤，其区别在于，在图1的步骤S16之后，该小尺寸图形的制作方法还包括：
步骤S20，利用低温原子层沉积(Atomic Layer Deposition，简称ALD)技术沉积一层氮化硅(SiN)薄膜(请同时参阅图7)。更具体地说，通过ALD技术精确控制氮化硅薄膜厚度(例如，使所述SiN薄膜的厚度介于5纳米至15纳米之间)，以此来自由调节LEC工艺曝光后的关键尺寸CD；同时，通过采用低温技术(例如，温度介于50°至100°之间)降低对光刻胶的损伤，由于在之前的步骤S16中，在SOC和SHB涂于晶圆表面后，会经过一个较高温度的烘烤(例如，温度介于200°至250°之间)，因此在步骤S16之后的步骤S20中较低温度的工艺不会对已经形成的SOC以及SHB造成损伤。
步骤S22，利用干法刻蚀工艺依次对顶部SiN薄膜、SHB、SOC、SiN进行刻蚀(请同时参阅图8至图11)，最终停在Poly上。
步骤S24，通过一步O2等离子体刻蚀工艺祛除SOC残留(请同时参阅图12)；
步骤S26，最后利用底部SiN作为阻挡层刻蚀Poly，形成小尺寸且可调控(例如，介于25纳米至45纳米之间)的图形结构(请同时参阅图13)。在一个较佳的实施例中，采用CL2，SF6，CF4混合气体进行刻蚀，最终形成HTH小尺寸的图形结构。
更详细地说，前述步骤S22中的干法刻蚀工艺以及等离子体刻蚀工艺进一步包括：
为ALD氮化硅回刻。在一个较佳的实施例中，主要使用CF4，CHF3混合气体祛除光刻胶顶部及含硅抗反射涂层顶部的SiN，在光刻胶侧壁形成SiN侧墙。
为SHB刻蚀。在一个较佳的实施例中，主要使用CF4，CH2F2混合气体并利用光刻胶和SiN侧墙为阻挡层对SHB进行刻蚀。
为SOC刻蚀。在一个较佳的实施例中，主要使用SO2，O2混合气体并利用光刻胶和SiN侧墙为阻挡层对SOC进行刻蚀。
为SiN刻蚀。在一个较佳的实施例中，主要使用CF4，CHF3混合气体刻蚀氮化硅对多晶硅高选择比特性，并利用光刻胶和SiN侧墙以及SHB为阻挡层对SiN进行刻蚀，最终消耗完顶层光刻胶和SiN侧墙以及SHB，并有少量SOC损失。
上文具体实施方式和附图仅为本发明之常用实施例。显然，在不脱离权利要求书所界定的本发明精神和发明范围的前提下可以有各种增补、修改和替换。本领域技术人员应该理解，本发明在实际应用中可根据具体的环境和工作要求在不背离发明准则的前提下在形式、结构、布局、比例、材料、元素、组件及其它方面有所变化。因此，在此披露之实施例仅用于说明而非限制，本发明之范围由后附权利要求及其合法等同物界定，而不限于此前之描述。

Claims (9)

1.一种小尺寸图形的制作方法，先在晶圆表面采用热氧化法生长一层氧化硅，接着沉积一层多晶硅，然后沉积一层氮化硅，通过后续光刻以及刻蚀工艺形成多晶硅线形阵列图形，接着应用LEC工艺对多晶硅线形阵列图形进行曝光和刻蚀，其特征在于，所述小尺寸图形的制作方法还包括：
利用低温原子层沉积技术沉积一层氮化硅薄膜；
利用干法刻蚀工艺依次对所述氮化硅薄膜、所述含硅抗反射涂层、所述旋涂碳氧化物、所述氮化硅进行刻蚀，最终停在所述多晶硅上；
通过等离子体刻蚀工艺祛除所述旋涂碳氧化物残留；
最后利用所述氮化硅作为阻挡层刻蚀所述多晶硅，形成小尺寸且可调控的图形结构。
2.根据权利要求1所述的小尺寸图形的制作方法，其特征在于，所述采用低温原子层沉积技术沉积的氮化硅薄膜的厚度介于5纳米至15纳米之间。
3.根据权利要求1所述的小尺寸图形的制作方法，其特征在于，所述低温原子层沉积技术的温度介于50°至100°之间。
4.根据权利要求1所述的小尺寸图形的制作方法，其特征在于，所述干法刻蚀工艺进一步包括：
为所述低温原子层沉积的氮化硅薄膜回刻；
为所述含硅抗反射涂层刻蚀；
为所述旋涂碳氧化物刻蚀；
为所述氮化硅刻蚀。
5.根据权利要求4所述的小尺寸图形的制作方法，其特征在于，为所述低温原子层沉积的氮化硅薄膜进行回刻，使用CF4，CHF3混合气体祛除光刻胶顶部及含硅抗反射涂层顶部的氮化硅，在所述光刻胶侧壁形成氮化硅侧墙。
6.根据权利要求5所述的小尺寸图形的制作方法，其特征在于，为所述含硅抗反射涂层刻蚀，使用CF4，CH2F2混合气体并利用所述光刻胶和所述氮化硅侧墙为阻挡层对所述含硅抗反射涂层进行刻蚀。
7.根据权利要求6所述的小尺寸图形的制作方法，其特征在于，为所述旋涂碳氧化物刻蚀，使用SO2，O2混合气体并利用所述光刻胶和所述氮化硅侧墙为阻挡层对所述旋涂碳氧化物进行刻蚀。
8.根据权利要求7所述的小尺寸图形的制作方法，其特征在于，为所述氮化硅刻蚀，使用CF4，CHF3混合气体刻蚀氮化硅对多晶硅高选择比特性，并利用所述光刻胶和所述氮化硅侧墙以及所述含硅抗反射涂层为阻挡层对所述氮化硅进行刻蚀，最终消耗完所述光刻胶和所述氮化硅侧墙以及所述含硅抗反射涂层，并且所述旋涂碳氧化物有少量损失。
9.根据权利要求1所述的小尺寸图形的制作方法，其特征在于，利用所述氮化硅作为阻挡层刻蚀所述多晶硅采用CL2，SF6，CF4混合气体进行刻蚀，最终形成所述小尺寸的图形结构。
CN201410491287.2A 2014-09-23 2014-09-23 小尺寸图形的制作方法 Pending CN104347362A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410491287.2A CN104347362A (zh) 2014-09-23 2014-09-23 小尺寸图形的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410491287.2A CN104347362A (zh) 2014-09-23 2014-09-23 小尺寸图形的制作方法

Publications (1)

Publication Number Publication Date
CN104347362A true CN104347362A (zh) 2015-02-11

Family

ID=52502744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410491287.2A Pending CN104347362A (zh) 2014-09-23 2014-09-23 小尺寸图形的制作方法

Country Status (1)

Country Link
CN (1) CN104347362A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342240A (zh) * 2017-06-08 2017-11-10 上海华力微电子有限公司 一种检测晶圆表面氮化硅残留的方法
CN109385626A (zh) * 2017-08-09 2019-02-26 东京毅力科创株式会社 氮化硅膜的成膜方法和成膜装置
CN110571190A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 接触插塞的形成方法和刻蚀方法
CN117761828A (zh) * 2023-12-22 2024-03-26 广东工业大学 一种用于安装弧形光纤的硅v槽阵列的加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120108068A1 (en) * 2010-11-03 2012-05-03 Texas Instruments Incorporated Method for Patterning Sublithographic Features
CN103474337A (zh) * 2013-09-22 2013-12-25 上海华力微电子有限公司 制作高均匀度栅极线条的方法
US20140042516A1 (en) * 2012-08-08 2014-02-13 SK Hynix Inc. Semiconductor memory device and manufacturing method thereof
CN103928313A (zh) * 2014-04-22 2014-07-16 上海华力微电子有限公司 一种小尺寸图形的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120108068A1 (en) * 2010-11-03 2012-05-03 Texas Instruments Incorporated Method for Patterning Sublithographic Features
US20140042516A1 (en) * 2012-08-08 2014-02-13 SK Hynix Inc. Semiconductor memory device and manufacturing method thereof
CN103474337A (zh) * 2013-09-22 2013-12-25 上海华力微电子有限公司 制作高均匀度栅极线条的方法
CN103928313A (zh) * 2014-04-22 2014-07-16 上海华力微电子有限公司 一种小尺寸图形的制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342240A (zh) * 2017-06-08 2017-11-10 上海华力微电子有限公司 一种检测晶圆表面氮化硅残留的方法
CN109385626A (zh) * 2017-08-09 2019-02-26 东京毅力科创株式会社 氮化硅膜的成膜方法和成膜装置
CN109385626B (zh) * 2017-08-09 2021-10-26 东京毅力科创株式会社 氮化硅膜的成膜方法和成膜装置
CN110571190A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(上海)有限公司 接触插塞的形成方法和刻蚀方法
CN110571190B (zh) * 2018-06-05 2022-02-08 中芯国际集成电路制造(上海)有限公司 接触插塞的形成方法和刻蚀方法
CN117761828A (zh) * 2023-12-22 2024-03-26 广东工业大学 一种用于安装弧形光纤的硅v槽阵列的加工方法

Similar Documents

Publication Publication Date Title
KR102010188B1 (ko) 집적 회로 패터닝 방법
US7473644B2 (en) Method for forming controlled geometry hardmasks including subresolution elements
KR101670556B1 (ko) 집적 회로 패터닝 방법
US9472414B2 (en) Self-aligned multiple spacer patterning process
US9536987B2 (en) Line-end cutting method for fin structures of FinFETs formed by double patterning technology
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
CN104701158B (zh) 自对准双重图形的形成方法
US9070630B2 (en) Mechanisms for forming patterns
KR20170042056A (ko) 반도체 소자의 패턴 형성 방법
CN104347362A (zh) 小尺寸图形的制作方法
JP2009071306A (ja) 半導体素子の微細パターン形成方法
US9564342B2 (en) Method for controlling etching in pitch doubling
US9023224B2 (en) Method of forming a spacer patterning mask
CN104078329B (zh) 自对准多重图形的形成方法
CN104078330B (zh) 自对准三重图形的形成方法
CN104064474B (zh) 双重图形化鳍式晶体管的鳍结构制造方法
CN102820260A (zh) 提高通孔图形性能表现的方法
CN104241100A (zh) 小尺寸图形的制作方法
CN104201097A (zh) 小尺寸图形的制作方法
CN103515193A (zh) 半导体器件精细图案的制作方法
CN103354205B (zh) 提高多晶硅栅极刻蚀工艺稳定性的方法
CN109494187B (zh) 半导体结构的制作方法
CN104201100A (zh) 小尺寸图形的制作方法
CN104538360A (zh) 一种闪存的存储单元栅极制备方法
CN113948381B (zh) 一种纳米栅的制备方法、纳米栅及应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150211