CN107342240A - 一种检测晶圆表面氮化硅残留的方法 - Google Patents

一种检测晶圆表面氮化硅残留的方法 Download PDF

Info

Publication number
CN107342240A
CN107342240A CN201710429161.6A CN201710429161A CN107342240A CN 107342240 A CN107342240 A CN 107342240A CN 201710429161 A CN201710429161 A CN 201710429161A CN 107342240 A CN107342240 A CN 107342240A
Authority
CN
China
Prior art keywords
silicon nitride
film layer
etching
wafer
etching mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710429161.6A
Other languages
English (en)
Other versions
CN107342240B (zh
Inventor
赵健
徐友峰
宋振伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201710429161.6A priority Critical patent/CN107342240B/zh
Publication of CN107342240A publication Critical patent/CN107342240A/zh
Application granted granted Critical
Publication of CN107342240B publication Critical patent/CN107342240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

本发明公开了一种检测晶圆表面氮化硅残留的方法，属于半导体制造技术领域。方法包括：步骤S1，采用第一类刻蚀方式对氮化硅薄膜层进行刻蚀，以露出氧化硅薄膜层；步骤S2，采用第二类刻蚀方式对氧化硅薄膜层进行刻蚀，以露出晶圆表面；步骤S3，将晶圆的表面呈现给检测人员查看，以分辨晶圆的表面是否粘附有氮化硅的残留物；上述步骤S2中，第二类刻蚀方式中采用的化学药剂所刻蚀掉的氧化硅多于所刻蚀掉的氮化硅。上述技术方案的有益效果是：能够提高氮化硅残留检测的准确率，并且降低检测成本，减少检测耗时。

Description

一种检测晶圆表面氮化硅残留的方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种检测晶圆表面氮化硅残留的方法。
背景技术
现有技术中，在进行刻蚀工艺时，通常会对晶圆表面的氮化硅进行刻蚀，刻蚀停止层为氮化硅下方的氧化硅。为了检测刻蚀效果，即检测刻蚀后是否有氮化硅残留，现有技术中通常会采用在线监测(inline monitor pad)的方式对晶圆表面进行监测，或者采用FA(Failure Analysis，失效分析)切片检测的方式进行监测。
但是，现有的晶圆表面，可能具有沟槽或者侧壁等非平面部分，而若残留的氮化硅处于上述部分中，则无法用在线监测的方式监测出来，即在线监测方式对于具有沟槽或者侧壁结构的晶圆的监测准确率不高。而切片检测的方式虽然监测准确率较高，但是需要进行切片准备以及观测等多项步骤，耗时较长，检测成本较高。
发明内容
根据现有技术中存在的上述问题，现提供一种检测晶圆表面氮化硅残留的方法的技术方案，旨在提高氮化硅残留检测的准确率，并且降低检测成本，减少检测耗时。
上述技术方案具体包括：
一种检测晶圆表面氮化硅残留的方法，其中，所述晶圆的表面由下至上依次生长有氧化硅薄膜层和氮化硅薄膜层，还包括：
步骤S1，采用第一类刻蚀方式对所述氮化硅薄膜层进行刻蚀，以露出所述氧化硅薄膜层；
步骤S2，采用第二类刻蚀方式对所述氧化硅薄膜层进行刻蚀，以露出所述晶圆表面；
步骤S3，将所述晶圆的表面呈现给检测人员查看，以分辨所述晶圆的表面是否粘附有氮化硅的残留物；
所述步骤S2中，所述第二类刻蚀方式中采用的化学药剂所刻蚀掉的氧化硅多于所刻蚀掉的氮化硅。
优选的，该方法，其中，所述步骤S1中，所述第一类刻蚀方式为干法刻蚀方式。
优选的，该方法，其中，所述步骤S2中，所述第二类刻蚀方式为湿法刻蚀方式。
优选的，该方法，其中，所述步骤S2中，所述第二类刻蚀方式中采用的所述化学药剂对氧化硅和氮化硅的刻蚀选择比大于6:1
优选的，该方法，其中，所述步骤S2中，所述第二类刻蚀方式中采用的所述化学药剂为缓冲氧化物刻蚀药剂。
优选的，该方法，其中，所述氮化硅薄膜覆盖所述晶圆的表面的沟槽和/或侧壁。
优选的，该方法，其中，所述步骤S3中，所述晶圆被放置于一电子显微镜下，以供所述检测人员查看所述晶圆的表面是否粘附有氮化硅的残留物。
上述技术方案的有益效果是：提供一种检测晶圆表面氮化硅残留的方法，能够提高氮化硅残留检测的准确率，并且降低检测成本，减少检测耗时。
附图说明
图1是本发明的较佳的实施例中，一种检测晶圆表面氮化硅残留的方法的总体流程示意图；
图2是本发明的较佳的实施例中，采用第一类刻蚀方式刻蚀氮化硅薄膜层的示意图；
图3是本发明的较佳的实施例中，采用第二类刻蚀方式刻蚀氧化硅薄膜层的示意图；
图4是本发明的较佳的实施例中，将晶圆表面放置在电子显微镜下方呈现的示意图；
图5是本发明的较佳的实施例中，将晶圆表面放置在电子显微镜下方的实际成像图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
根据现有技术中存在的上述问题，现提供一种检测晶圆表面氮化硅残留的方法，该方法适用于半导体制造过程中，具体适用于半导体制造过程中对晶圆表面的氮化硅残留物进行检测。上述晶圆的表面由下至上依次生长有氧化硅薄膜层和氮化硅薄膜层。
则上述方法如图1所示，具体包括：
步骤S1，采用第一类刻蚀方式对氮化硅薄膜层进行刻蚀，以露出氧化硅薄膜层；
步骤S2，采用第二类刻蚀方式对氧化硅薄膜层进行刻蚀，以露出晶圆表面；
步骤S3，将晶圆的表面呈现给检测人员查看，以分辨晶圆的表面是否粘附有氮化硅的残留物；
上述步骤S2中，第二类刻蚀方式中采用的化学药剂所刻蚀掉的氧化硅多于所刻蚀掉的氮化硅。
具体地，本实施例中，上述晶圆的表面首先生长一层氧化硅薄膜层，随后在该氧化硅薄膜层上方再生长一层氮化硅薄膜层。
在刻蚀过程中，首先采用上述第一类刻蚀方式对氮化硅薄膜层进行刻蚀，以刻蚀掉氮化硅薄膜层，刻蚀停止层为该氮化硅薄膜层下方的氧化硅薄膜层。
随后，再采用第二类刻蚀方式对氧化硅薄膜层进行刻蚀，以对氧化硅薄膜层进行刻蚀，同时不刻蚀或少刻蚀氮化硅。换言之，上述第二类刻蚀方式中选用的化学药剂刻蚀掉的氧化硅要多于刻蚀掉的氮化硅，即该化学药剂对氧化硅/氮化硅具有较高的刻蚀选择比。
最后，若有氮化硅的残留物，则会落在晶圆表面，随后将晶圆呈现给检测人员查看，以分辨晶圆表面是否有氮化硅的残留物，从而实现对氮化硅残留进行检测的目的，避免氮化硅残留在晶圆表面的沟槽或者侧壁内无法检测出的问题。
本发明的较佳的实施例中，上述第一类刻蚀方式为干法刻蚀方式，即上述步骤S1中，采用干法刻蚀将氮化硅薄膜层刻蚀掉。
本发明的较佳的实施例中，上述第二类刻蚀方式为湿法刻蚀方式，即上述步骤S2中，采用湿法刻蚀刻蚀氧化硅薄膜层。
进一步地，本发明的较佳的实施例中，上述第二类刻蚀方式中，所使用的化学药剂对氧化硅/氮化硅具有大于6:1的刻蚀选择比。
例如，上述化学药剂可以为缓冲氧化物刻蚀药剂(buffer oxide etch，BOE)，也可以为其他具有合适的刻蚀选择比的化学药剂。
本发明的较佳的实施例中，上述晶圆的表面具有沟槽和/或侧壁，在沟槽和/或侧壁处容易残留有氮化硅，本发明的目的即在于采用一种快速简便的方法准确检测出晶圆表面包括沟槽和侧壁内的氮化硅的残留物。
本发明的较佳的实施例中，上述步骤S3中，晶圆被放置于一电子显微镜下，以供检测人员查看晶圆的表面是否粘附有氮化硅的残留物。
下文中以一个具体实施例来对本发明技术方案做进一步阐述：
如图2中所示，在晶圆表面首先生长一层氧化硅薄膜层21，并在氧化硅薄膜层21上再生长一层氮化硅薄膜层。上述步骤S1中，上述氮化硅薄膜层通过干法刻蚀方式刻蚀掉之后，其中的氮化硅的残留物22被留在了氧化硅薄膜层的上方，并且由于这些残留物22位于晶圆表面的沟槽或者侧壁内(即位于非平坦区域)，采用在线监测方式(inline monitorpad)无法检测到残留物22的存在。
如图3中所示，在采用干法刻蚀方式刻蚀掉氮化硅薄膜层后，再采用湿法刻蚀方式对氧化硅薄膜层21进行刻蚀。由于湿法刻蚀过程中采用的化学药剂对氧化硅/氮化硅具有较高的刻蚀选择比(例如大于6:1，优选地选择BOE药剂)，因此在湿法刻蚀过程中，主要对氧化硅薄膜层21进行刻蚀，而对氮化硅不刻蚀或少刻蚀。最终刻蚀掉氧化硅薄膜层后，氮化硅的残留物22会掉落并粘附到晶圆表面。
如图4-5中所示，最后再将晶圆放置到电子显微镜下查看，可以很清楚地看到掉落并粘附在晶圆表面41上的氮化硅的残留物22。图4为电子显微镜下的晶圆表面41及其上的氮化硅的残留物22的示意图，图5为电子显微镜下观察到的晶圆表面的实际成像图。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (7)

1.一种检测晶圆表面氮化硅残留的方法，其特征在于，所述晶圆的表面由下至上依次生长有氧化硅薄膜层和氮化硅薄膜层，还包括：
步骤S1，采用第一类刻蚀方式对所述氮化硅薄膜层进行刻蚀，以露出所述氧化硅薄膜层；
步骤S2，采用第二类刻蚀方式对所述氧化硅薄膜层进行刻蚀，以露出所述晶圆表面；
步骤S3，将所述晶圆的表面呈现给检测人员查看，以分辨所述晶圆的表面是否粘附有氮化硅的残留物；
所述步骤S2中，所述第二类刻蚀方式中采用的化学药剂所刻蚀掉的氧化硅多于所刻蚀掉的氮化硅。
2.如权利要求1所述的方法，其特征在于，所述步骤S1中，所述第一类刻蚀方式为干法刻蚀方式。
3.如权利要求1所述的方法，其特征在于，所述步骤S2中，所述第二类刻蚀方式为湿法刻蚀方式。
4.如权利要求1所述的方法，其特征在于，所述步骤S2中，所述第二类刻蚀方式中采用的所述化学药剂对氧化硅和氮化硅的刻蚀选择比大于6:1。
5.如权利要求4所述的方法，其特征在于，所述步骤S2中，所述第二类刻蚀方式中采用的所述化学药剂为缓冲氧化物刻蚀药剂。
6.如权利要求1所述的方法，其特征在于，所述氮化硅薄膜覆盖所述晶圆的表面的沟槽和/或侧壁。
7.如权利要求1所述的方法，其特征在于，所述步骤S3中，所述晶圆被放置于一电子显微镜下，以供所述检测人员查看所述晶圆的表面是否粘附有氮化硅的残留物。
CN201710429161.6A 2017-06-08 2017-06-08 一种检测晶圆表面氮化硅残留的方法 Active CN107342240B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710429161.6A CN107342240B (zh) 2017-06-08 2017-06-08 一种检测晶圆表面氮化硅残留的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710429161.6A CN107342240B (zh) 2017-06-08 2017-06-08 一种检测晶圆表面氮化硅残留的方法

Publications (2)

Publication Number Publication Date
CN107342240A true CN107342240A (zh) 2017-11-10
CN107342240B CN107342240B (zh) 2020-12-25

Family

ID=60219871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710429161.6A Active CN107342240B (zh) 2017-06-08 2017-06-08 一种检测晶圆表面氮化硅残留的方法

Country Status (1)

Country Link
CN (1) CN107342240B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223443A (en) * 1992-02-19 1993-06-29 Integrated Device Technology, Inc. Method for determining wafer cleanliness
JP2003273182A (ja) * 2002-03-15 2003-09-26 Seiko Epson Corp 半導体装置の製造方法及び光学式欠陥検査方法
JP2004273716A (ja) * 2003-03-07 2004-09-30 Seiko Epson Corp レジスト剥離性能評価方法、半導体装置の製造方法及び半導体装置
JP3772070B2 (ja) * 2000-05-12 2006-05-10 株式会社アドバンスト・ディスプレイ ウェットエッチング装置および該装置に用いるエッチング残渣検出方法
CN101211769A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 栅极结构及其制造方法
CN101288150A (zh) * 2005-08-23 2008-10-15 国际商业机器公司 磁性器件及其形成技术
CN104347362A (zh) * 2014-09-23 2015-02-11 上海华力微电子有限公司 小尺寸图形的制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223443A (en) * 1992-02-19 1993-06-29 Integrated Device Technology, Inc. Method for determining wafer cleanliness
JP3772070B2 (ja) * 2000-05-12 2006-05-10 株式会社アドバンスト・ディスプレイ ウェットエッチング装置および該装置に用いるエッチング残渣検出方法
JP2003273182A (ja) * 2002-03-15 2003-09-26 Seiko Epson Corp 半導体装置の製造方法及び光学式欠陥検査方法
JP2004273716A (ja) * 2003-03-07 2004-09-30 Seiko Epson Corp レジスト剥離性能評価方法、半導体装置の製造方法及び半導体装置
CN101288150A (zh) * 2005-08-23 2008-10-15 国际商业机器公司 磁性器件及其形成技术
CN101211769A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 栅极结构及其制造方法
CN104347362A (zh) * 2014-09-23 2015-02-11 上海华力微电子有限公司 小尺寸图形的制作方法

Also Published As

Publication number Publication date
CN107342240B (zh) 2020-12-25

Similar Documents

Publication Publication Date Title
US7493822B2 (en) Small gauge pressure sensor using wafer bonding and electrochemical etch stopping
JP5419923B2 (ja) センサー素子
US9212049B2 (en) SOI wafer, manufacturing method therefor, and MEMS device
CN103311146B (zh) 缺陷检查方法
JP2017123458A (ja) 半導体ウェーハ、半導体構造体、及びそれを製造する方法
CN205984978U (zh) 一种监控晶圆
CN107342240A (zh) 一种检测晶圆表面氮化硅残留的方法
CN103560098A (zh) 晶圆边缘厚度量测稳定性监控方法
CN108807229B (zh) 一种键合机台的监测方法
CN104217973B (zh) 检测多晶硅栅极氧化层缺失的方法
US6168960B1 (en) Backside device deprocessing of a flip-chip multi-layer integrated circuit
CN106093471B (zh) 一种含有自检测功能的面内压阻式加速度传感器及其制造方法
CN104201131B (zh) 评估多晶硅栅极氧化层缺失缺陷的方法
CN1629624B (zh) 监控晶圆缺陷的方法
KR100969190B1 (ko) 접합 웨이퍼의 평가 방법
JP5347309B2 (ja) Ｓｏｉウェーハの評価方法およびｓｏｉウェーハの製造方法
CN203631494U (zh) 缺陷标准片
Matthias et al. Thin wafer processing-yield enhancement through integrated metrology
JP2004335695A (ja) 薄膜ｓｏｉウェーハの製造方法および薄膜ｓｏｉウェーハの欠陥評価方法
US10854493B2 (en) Method for manufacturing a handling device and method for reversible bonding using such a device
CN104729910A (zh) 一种刮伤重复实验快速验证方法
CN107331633A (zh) 一种原子层氧化物沉积针孔缺陷检测方法
US20140346639A1 (en) Process for manufacturing a semiconductor substrate, and semiconductor substrate obtained
US20140073070A1 (en) Manufacturing method of semiconductor device, supporting substrate, and semiconductor manufacturing apparatus
JP2004327595A (ja) ピンホール欠陥の評価方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant