CN107331633A - 一种原子层氧化物沉积针孔缺陷检测方法 - Google Patents

一种原子层氧化物沉积针孔缺陷检测方法 Download PDF

Info

Publication number
CN107331633A
CN107331633A CN201710667275.4A CN201710667275A CN107331633A CN 107331633 A CN107331633 A CN 107331633A CN 201710667275 A CN201710667275 A CN 201710667275A CN 107331633 A CN107331633 A CN 107331633A
Authority
CN
China
Prior art keywords
oxide
layer
carried out
defect detection
detection method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710667275.4A
Other languages
English (en)
Inventor
范荣伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201710667275.4A priority Critical patent/CN107331633A/zh
Publication of CN107331633A publication Critical patent/CN107331633A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提出一种原子层氧化物沉积针孔缺陷检测方法，包括下列步骤：在硅衬底上沉积介电层；在上述结构上进行氧化膜原子层沉积工艺，形成氧化膜；以所述氧化膜为阻挡层，对所述介电层进行无阻挡刻蚀；进行缺陷检测，检测介电层损伤情况。本发明提出一种原子层氧化物沉积针孔缺陷检测方法，通过建立缺陷检测流程并开发检测方法，建立针对此缺陷的在线指标，从而为良率提升和产品研发做出贡献。

Description

一种原子层氧化物沉积针孔缺陷检测方法
技术领域
本发明涉及半导体集成电路制造领域，且特别涉及一种原子层氧化物沉积针孔缺陷检测方法。
背景技术
随着集成电路工艺的发展，半导体工艺器件的尺寸不断微缩以及性能的提升，越来越需要应用原子层沉积工艺，原子层沉积分为扩散沉积与化学气相沉积等，而化学气相沉积过程中容易发生针孔缺陷问题，如图1所示，在28nm产品研发过程中，发现多晶硅侧墙的针孔缺陷，导致W沉积时通过针孔使接触孔与多晶硅短路。导致这一问题的原因如图2a和图2b所示，该结构从下至上依次为晶背多晶硅侧墙SIN 10，晶背多晶硅20，Si衬底30，侧墙SIN 40，氧化层50，多晶硅60，SMT OX 70，SMT SIN 80和针孔缺陷90，在SMT ALD OX DEP过程中，由于存在针孔缺陷问题，导致在后续的SIN RM工艺中，使得针孔缺陷传递到多晶硅侧墙上，使得侧墙形成了针孔缺陷。
由于OX的透光特性光学检测很难检测出来，同时，当侧墙产生针孔缺陷后，由于其处于多晶硅侧面，很难有缺陷信号，因此这一缺陷本身很难被有效检测。
发明内容
本发明提出一种原子层氧化物沉积针孔缺陷检测方法，通过建立缺陷检测流程并开发检测方法，建立针对此缺陷的在线指标，从而为良率提升和产品研发做出贡献。
为了达到上述目的，本发明提出一种原子层氧化物沉积针孔缺陷检测方法，包括下列步骤：
在硅衬底上沉积介电层；
在上述结构上进行氧化膜原子层沉积工艺，形成氧化膜；
以所述氧化膜为阻挡层，对所述介电层进行无阻挡刻蚀；
进行缺陷检测，检测介电层损伤情况。
进一步的，所述介电层包括氧化膜层、氮化硅层或者两者的组合层。
进一步的，所述对介电层进行刻蚀工艺包括干法刻蚀或者湿法刻蚀。
进一步的，所述缺陷检测采用光学检测方法或电子束扫描方法进行。
为了达到上述目的，本发明还提出一种原子层氧化物沉积针孔缺陷检测方法，包括下列步骤：
在硅衬底上进行氧化膜原子层沉积工艺，形成氧化膜；
对硅衬底进行无阻挡刻蚀工艺；
进行缺陷检测，检测硅衬底损伤情况。
进一步的，所述对硅衬底进行刻蚀工艺包括干法刻蚀或者湿法刻蚀。
进一步的，所述缺陷检测采用光学检测方法或电子束扫描方法进行。
本发明提出的原子层氧化物沉积针孔缺陷检测方法，通过在光片上建立可以反应产品工艺状况的测试流程，使ALD OX薄膜成为湿法刻蚀或干法刻蚀的阻挡层，在缺陷位置其下层薄膜或衬底将被刻蚀，从而使缺陷问题恶化，以便于缺陷检测，并进行工艺窗口的评估与监控，从而改善良率并缩短研发周期。本发明能有效地监控ALD OX针孔缺陷的问题，避免后续造成的良率损失，为半导体良率提升提供保障。
附图说明
图1a和图1b所示为多晶硅侧墙针孔缺陷导致的接触孔与多晶硅短路示意图。
图2a和图2b所示为SMT ALD OX针孔缺陷在SIN RM工艺后传递到多晶硅侧墙示意图。
图3所示为本发明第一较佳实施例的原子层氧化物沉积针孔缺陷检测方法流程图。
图4a和图4b所示为以ALD OX为阻挡层进行刻蚀后下层的介电层被损伤示意图。
图5所示为本发明第二较佳实施例的原子层氧化物沉积针孔缺陷检测方法流程图。
图6a和图6b所示为以ALD OX为阻挡层进行刻蚀后下层的硅衬底被损伤示意图。
具体实施方式
以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
请参考图3，图3所示为本发明第一较佳实施例的原子层氧化物沉积针孔缺陷检测方法流程图。本发明提出一种原子层氧化物沉积针孔缺陷检测方法，包括下列步骤：
步骤S100：在硅衬底上沉积介电层；
步骤S200：在上述结构上进行氧化膜原子层沉积工艺，形成氧化膜；
步骤S300：以所述氧化膜为阻挡层，对所述介电层进行无阻挡刻蚀；
步骤S400：进行缺陷检测，检测介电层损伤情况。
根据本发明较佳实施例，所述介电层包括氧化膜层、氮化硅层或者两者的组合层，所述对介电层进行刻蚀工艺包括干法刻蚀或者湿法刻蚀，所述缺陷检测采用光学检测方法或电子束扫描方法进行。
图4a和图4b所示为以ALD OX为阻挡层进行刻蚀后下层的介电层被损伤示意图。该结构从下至上依次为硅衬底100，介电层200和ALD OX薄膜300，本发明在ALD OX DEP之前进行氮化硅层即介电层200沉积，并在DEP ALD OX薄膜300后，针对介电层200进行干法刻蚀工艺，最后对晶圆进行缺陷检测，通过Si/Poly损伤缺陷评估OX针孔缺陷状况。
再请参考图5，图5所示为本发明第二较佳实施例的原子层氧化物沉积针孔缺陷检测方法流程图。本发明还提出一种原子层氧化物沉积针孔缺陷检测方法，包括下列步骤：
步骤S500：在硅衬底上进行氧化膜原子层沉积工艺，形成氧化膜；
步骤S600：对硅衬底进行无阻挡刻蚀工艺；
步骤S700：进行缺陷检测，检测硅衬底损伤情况。
根据本发明较佳实施例，所述对硅衬底进行刻蚀工艺包括干法刻蚀或者湿法刻蚀，所述缺陷检测采用光学检测方法或电子束扫描方法进行。
图6a和图6b所示为以ALD OX为阻挡层进行刻蚀后下层的硅衬底被损伤示意图。该结构从下至上依次为硅衬底400和ALD OX薄膜500，本发明以ALD OX薄膜500为阻挡层对硅衬底进行Si刻蚀工艺，可以选择的方法之一为应用四甲基氢氧化氨(TMAH)进行Si刻蚀。最后对晶圆进行缺陷检测，通过Si/Poly损伤缺陷评估OX针孔缺陷状况。
综上所述，本发明提出的原子层氧化物沉积针孔缺陷检测方法，通过在光片上建立可以反应产品工艺状况的测试流程，使ALD OX薄膜成为湿法刻蚀或干法刻蚀的阻挡层，在缺陷位置其下层薄膜或衬底将被刻蚀，从而使缺陷问题恶化，以便于缺陷检测，并进行工艺窗口的评估与监控，从而改善良率并缩短研发周期。本发明能有效地监控ALD OX针孔缺陷的问题，避免后续造成的良率损失，为半导体良率提升提供保障。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (7)

1.一种原子层氧化物沉积针孔缺陷检测方法，其特征在于，包括下列步骤：
在硅衬底上沉积介电层；
在上述结构上进行氧化膜原子层沉积工艺，形成氧化膜；
以所述氧化膜为阻挡层，对所述介电层进行无阻挡刻蚀；
进行缺陷检测，检测介电层损伤情况。
2.根据权利要求1所述的原子层氧化物沉积针孔缺陷检测方法，其特征在于，所述介电层包括氧化膜层、氮化硅层或者两者的组合层。
3.根据权利要求1所述的原子层氧化物沉积针孔缺陷检测方法，其特征在于，所述对介电层进行刻蚀工艺包括干法刻蚀或者湿法刻蚀。
4.根据权利要求1所述的原子层氧化物沉积针孔缺陷检测方法，其特征在于，所述缺陷检测采用光学检测方法或电子束扫描方法进行。
5.一种原子层氧化物沉积针孔缺陷检测方法，其特征在于，包括下列步骤：
在硅衬底上进行氧化膜原子层沉积工艺，形成氧化膜；
对硅衬底进行无阻挡刻蚀工艺；
进行缺陷检测，检测硅衬底损伤情况。
6.根据权利要求5所述的原子层氧化物沉积针孔缺陷检测方法，其特征在于，所述对硅衬底进行刻蚀工艺包括干法刻蚀或者湿法刻蚀。
7.根据权利要求5所述的原子层氧化物沉积针孔缺陷检测方法，其特征在于，所述缺陷检测采用光学检测方法或电子束扫描方法进行。
CN201710667275.4A 2017-08-07 2017-08-07 一种原子层氧化物沉积针孔缺陷检测方法 Pending CN107331633A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710667275.4A CN107331633A (zh) 2017-08-07 2017-08-07 一种原子层氧化物沉积针孔缺陷检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710667275.4A CN107331633A (zh) 2017-08-07 2017-08-07 一种原子层氧化物沉积针孔缺陷检测方法

Publications (1)

Publication Number Publication Date
CN107331633A true CN107331633A (zh) 2017-11-07

Family

ID=60225675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710667275.4A Pending CN107331633A (zh) 2017-08-07 2017-08-07 一种原子层氧化物沉积针孔缺陷检测方法

Country Status (1)

Country Link
CN (1) CN107331633A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091585A (zh) * 2017-12-15 2018-05-29 德淮半导体有限公司 氧化物的刻蚀工艺的监测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241161A (zh) * 2014-09-30 2014-12-24 上海华力微电子有限公司 一种检测晶圆栅氧化物缺失缺陷的方法
CN104701209A (zh) * 2015-03-30 2015-06-10 上海华力微电子有限公司 栅氧层缺陷检测方法及器件失效定位方法
CN107331632A (zh) * 2017-07-17 2017-11-07 上海华力微电子有限公司 一种多晶硅侧墙沉积针孔缺陷的检测方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241161A (zh) * 2014-09-30 2014-12-24 上海华力微电子有限公司 一种检测晶圆栅氧化物缺失缺陷的方法
CN104701209A (zh) * 2015-03-30 2015-06-10 上海华力微电子有限公司 栅氧层缺陷检测方法及器件失效定位方法
CN107331632A (zh) * 2017-07-17 2017-11-07 上海华力微电子有限公司 一种多晶硅侧墙沉积针孔缺陷的检测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091585A (zh) * 2017-12-15 2018-05-29 德淮半导体有限公司 氧化物的刻蚀工艺的监测方法

Similar Documents

Publication Publication Date Title
US11594451B2 (en) Platform and method of operating for integrated end-to-end fully self-aligned interconnect process
US7494830B2 (en) Method and device for wafer backside alignment overlay accuracy
JP2023134804A (ja) プラットフォーム、及び統合的エンドツーエンド自己整合マルチパターニングプロセスの操作方法
TW200416931A (en) Method and apparatus employing integrated metrology for improved dielectric etch efficiency
CN102842518B (zh) 多晶硅假栅移除后的监控方法
CN104241161A (zh) 一种检测晶圆栅氧化物缺失缺陷的方法
CN107331633A (zh) 一种原子层氧化物沉积针孔缺陷检测方法
CN107331632A (zh) 一种多晶硅侧墙沉积针孔缺陷的检测方法
US6352870B1 (en) Method of endpointing plasma strip process by measuring wafer temperature
CN103824802B (zh) 半导体结构的形成方法
JP5276926B2 (ja) コンタクトホール側壁の抵抗値測定方法
CN103822813B (zh) 半导体器件测试样品的制作方法
US6859023B2 (en) Evaluation method for evaluating insulating film, evaluation device therefor and method for manufacturing evaluation device
KR100902586B1 (ko) 폴리 실리콘의 제거방법
CN114242608A (zh) 半导体结构的形成方法、在线检测的方法和测试结构
CN103258758B (zh) 膜厚量测机台中颗粒的监控方法及控片
US8419892B2 (en) Plasma process detecting sensor
CN108227390B (zh) 一种光刻机的像质检测方法
US8580696B2 (en) Systems and methods for detecting watermark formations on semiconductor wafers
JP3005426B2 (ja) 半導体ウェハ電気的測定装置
TW586181B (en) Method of fabricating shallow trench isolation
CN110164819A (zh) 半导体检测结构及其形成方法、插塞缺陷的检测方法
JP3123499B2 (ja) ドライエッチングのモニター方法
KR100644534B1 (ko) 반도체 소자의 제조 방법
US7817289B2 (en) Methods and apparatus for measuring thickness of etching residues on a substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171107

RJ01 Rejection of invention patent application after publication