CN102842518B - 多晶硅假栅移除后的监控方法 - Google Patents
多晶硅假栅移除后的监控方法 Download PDFInfo
- Publication number
- CN102842518B CN102842518B CN201110165279.5A CN201110165279A CN102842518B CN 102842518 B CN102842518 B CN 102842518B CN 201110165279 A CN201110165279 A CN 201110165279A CN 102842518 B CN102842518 B CN 102842518B
- Authority
- CN
- China
- Prior art keywords
- wafer
- dummy gate
- quality
- polycrystalline silicon
- silicon dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims abstract description 56
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 25
- 238000012544 monitoring process Methods 0.000 title abstract description 12
- 238000005259 measurement Methods 0.000 claims abstract description 35
- 238000012360 testing method Methods 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000001035 drying Methods 0.000 claims description 6
- 238000002474 experimental method Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000013461 design Methods 0.000 claims description 4
- 230000001066 destructive effect Effects 0.000 claims description 4
- 238000013016 damping Methods 0.000 claims description 3
- 230000000007 visual effect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 19
- 239000010410 layer Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 230000003628 erosive effect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009658 destructive testing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000035772 mutation Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000012958 reprocessing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- -1 HfO 2 Chemical compound 0.000 description 1
- 241001252483 Kalimeris Species 0.000 description 1
- 241000219780 Pueraria Species 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000013401 experimental design Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种多晶硅假栅移除后的监控方法，包括以下步骤：在晶圆表面形成多晶硅假栅结构；确定晶圆质量的量测目标及误差范围；去除多晶硅假栅之后，使用质量量测设备测量晶圆的质量，判断多晶硅假栅是否完全移除。依照本发明的量测方法，可以不需要特定测试结构而快速准确对晶圆整片测量，从而有效监控判断多晶硅假栅是否彻底移除，同时该量测方法反馈结果直观、快速、准确，对晶圆不会带来损伤。
Description
技术领域
本发明涉及一种半导体器件的制造方法，更具体地讲，涉及一种多晶硅假栅移除后的监控方法。
背景技术
随高K/金属栅工程在45纳米技术节点上的成功应用，使其成为亚30纳米以下技术节点不可缺少的关键模块化工程。目前只有坚持高K/后金属栅(gatelast)路线的英特尔公司在45纳米和32纳米量产上取得了成功。近年来紧随IBM产业联盟的三星、台积电、英飞凌等业界巨头也将之前开发的重点由高K/先金属栅(gatefirst)转向gatelast工程。
Gatelast工程中，在完成离子高温退火后，需要把多晶栅挖掉，而后在填充进金属栅电极，流程详见图1。如图1A，衬底1上依次形成绝缘层2、多晶硅假栅极3、栅极侧壁4、层间介质层(ILD)5。如图1B，去除多晶硅假栅极3，形成栅极开口6，然后填充金属栅电极材料。多晶栅侧壁4为氧化硅或氮化硅材料的侧墙(spacer)，多晶栅下面的绝缘层2是淀积好的高K或是氧化硅或是氮氧化硅材料。目前，工业界有三条工艺路线来完成多晶假栅的去除工作，分别是干法刻蚀，湿法刻蚀，以及干法-湿法混合刻蚀；从实验及报道的结果看，更倾向于后两种方法。
多晶假栅3去除后，需要进行有效的监控手段来判断多晶硅是否完全去除掉，任何多晶的残留都会对器件电性能造成极大的负面影响。该项工艺属于32nm及以下的先进工艺，在多晶假栅3移除后如何有效对制程进行监控，尚未见任何报道。最直观的方法是通过扫描电子显微镜看多晶假栅3移除后晶圆的横截面，但这种方法对晶圆具有破坏性，并且反馈结果很慢，无法直接用于量产时对制程的有效监控。同时，目前集成电路工业界对工艺制程的监控大部分采用的是光学量测手段，而随技术节点的不断缩小，器件结构越来越复杂，叠层的薄膜越来越薄，传统光学量测方法遇到了很大挑战。为此，急需一种直观的，对晶圆无损伤的快速准确有效的监控方法来判断多晶假栅移除得是否彻底。
发明内容
因此，本发明的目的在于提出一种多晶硅假栅移除后的监控方法，以便快速准确有效监控判断多晶硅假栅是否彻底移除，同时，该量测方法对晶圆不会带来损伤。
本发明提供了一种多晶硅假栅移除后的监控方法，包括以下步骤：在晶圆表面形成多晶硅假栅结构；确定晶圆质量的量测目标及误差范围；去除多晶硅假栅之后，使用质量量测设备测量晶圆的质量，判断多晶硅假栅是否完全移除。
本发明还提供了一种多晶硅假栅移除后的监控方法，包括以下步骤：在晶圆表面形成多晶硅假栅结构；确定晶圆质量差的量测目标及误差范围；使用质量量测设备测量晶圆的质量，确定晶圆质量前值；去除多晶硅假栅之后，使用质量量测设备测量晶圆的质量以确定晶圆质量后值，判断多晶硅是否完全移除。
其中，多晶硅假栅下方包括绝缘层，所述绝缘层为高k材料、氧化硅或氮氧化硅。
其中，所述绝缘层与所述多晶硅假栅同时被去除。
其中，通过实验性设计(DOE)，获取多晶硅假栅被完全去除的样品晶圆的质量或质量差以及误差范围。
其中，如果晶圆质量超出误差范围，则判定多晶硅没有完全去除，需要二次处理。
其中，如果晶圆质量前值与后值的差超出晶圆质量差的误差范围，则判定多晶硅没有完全去除，需要二次处理。
其中，所述质量量测设备为机械精密天平、电子精密天平或半自动/全自动加码电光投影阻尼精密天平。
本专利提出了两条多晶假栅移除后的监控路线，采用了晶圆质量或质量差的检测来监控多晶假栅移除是否移除彻底。依照本发明的量测方法，可以不需要特定测试结构而快速准确对晶圆整片测量，从而有效监控判断多晶硅假栅是否彻底移除，同时该量测方法反馈结果直观、快速、准确，对晶圆不会带来损伤。
本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1显示了后栅工艺示意图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了提出采用晶圆质量量测技术对后栅工艺多晶硅假栅移除进行监控，并给出相应的测试结构。需要指出的是，类似的附图标记表示类似的结构。
由附图1可以得知，在多晶硅假栅移除之后，晶圆质量将明显减小，基于此种原理，本发明将通过测量晶圆去除多晶假栅后的质量，来监控多晶假栅移除是否移除彻底，进而判断该工艺是否合格。具体的测量方法步骤可以如下实施例所示。
实施例1
参照附图1，在衬底1上依次形成绝缘层2、多晶硅假栅极3、栅极侧壁4、层间介质层(ILD)5，然后去除多晶硅假栅极3，形成栅极开口6。由图1可见，在多晶假栅3移除后，晶圆当层薄膜的质量(也即晶圆表面上ILD5及其之间所夹设的侧壁4、栅极开口6的各层薄膜质量之和)将明显减小，因此通过对晶圆质量的监控，即可判断多晶假栅是否完全去除干净；采用该方法测量将具有测试结果直观，对晶圆无损伤以及测量效率高的特点，适合多晶假栅移除后对工艺的有效监控。
具体地，依照本发明的一个实施例的后栅工艺移除多晶硅假栅的监控方法包括以下步骤：
首先，在晶圆表面形成多晶硅假栅结构。如图1所示，晶圆表面形成有多晶硅假栅结构，也即在衬底1上依次形成绝缘层2、多晶硅假栅极3、栅极侧壁4、层间介质层(ILD)5，然后去除多晶硅假栅极3，形成栅极开口6。其中，衬底1可为体硅、绝缘体上硅(SOI)、SiGe、GaAs或其他半导体材料。绝缘层2材质可以是氧化硅、氮氧化硅，或是高K材料，例如HfO2、TiO2、Ta2O5、HfAlN、钛酸钡(BST)等等。栅极侧壁4材质为与多晶硅假栅3具有较大刻蚀选择比的材质，例如为氮化硅。ILD5一般为低密度或低k材料，例如旋涂的硼磷硅玻璃(BPSG)、多孔二氧化硅等等。形成多晶硅假栅3的方法一般为化学气相沉积，通过控制CVD温度得到不同结晶状态的材料，例如在625℃以上得到多晶硅。
其次，确定去除多晶硅假栅之后晶圆质量的量测目标及误差范围。可以先在测试用的晶圆(即不用于最后切割成芯片产品的备用晶圆)上按流程形成多晶硅假栅结构，确定某一产品型号的晶圆在多晶假栅移除干净后(可以针对样片做破坏性的SEM或TEM测试，选取那些多晶硅假栅3被完全去除的晶圆作为样本，这种实验性步骤可称为DOE)晶圆的剩余质量，也即晶圆标准质量，此时多晶硅假栅3的厚度应为0。测量多批次晶圆多片的数据后，得到多晶硅假栅完全去除之后晶圆剩余质量的变化范围。根据上述结果合理定义晶圆剩余质量的量测目标及误差范围，例如DOE得到某一产品型号的晶圆上多晶硅假栅3完全去除时剩余结构的质量为151.203g，其变化范围为上下浮动9.751g，则判定多晶硅假栅完全去除且没有过刻蚀的标准是剩余结构的质量为151.203±9.751g。其中，DOE实验目的就是找到多晶假栅彻底去除后，晶圆剩余质量的变化范围(SPEC)。
然后，去除多晶硅假栅中的多晶硅并干燥。可以采用碳氟基等离子体刻蚀的干法刻蚀来去除多晶硅假栅3的多晶硅，也可以采用KOH、TAMH等刻蚀液湿法刻蚀去除多晶硅假栅3，还可以是这些干法、湿法刻蚀的混合刻蚀。合理选择刻蚀原料的流量或浓度、气压等等参数来控制刻蚀速度，使得在给定时间内多晶硅假栅3的多晶硅基本被完全刻蚀。干燥过程可以是在一定温度N2环境下的高速甩干，或是基于马兰葛尼原理对晶圆进行干燥。
接着，使用质量量测设备测量晶圆质量，判断多晶硅是否完全移除。质量量测设备优选精密仪器，例如机械精密天平、电子精密天平、半自动/全自动加码电光投影阻尼精密天平等等。如果晶圆剩余质量在误差范围内(容差范围已由第2步确定，例如±9.751g)，可认为多晶假栅3已经腐蚀去除干净。如果晶圆质量不在误差范围内，则认为多晶假栅3没有完全去除干净，需要重新再处理，也即将本批次样品送回工艺线进行二次刻蚀。
以上本发明的实施例通过实验性设计得到多晶硅假栅完全去除后的质量变化范围，然后通过质量量测设备测试实际产品的晶圆质量，从而判定多晶硅假栅3是否被完全移除。这种测试以及后栅刻蚀去除多晶硅假栅的方法，避免了对于大规模产品均采用SEM或TEM的破坏性测试，提高了测试效率节省了成本。
实施例2
与实施例1类似，依照本发明的另一个实施例的后栅工艺移除多晶硅假栅的监控方法包括以下步骤：
首先，在晶圆表面形成多晶硅假栅结构。如图1所示，晶圆表面形成有多晶硅假栅结构，也即在衬底1上依次形成绝缘层2、多晶硅假栅极3、栅极侧壁4、层间介质层(ILD)5，然后去除多晶硅假栅极3，形成栅极开口6。
其次，确定量测目标及误差范围。可以先在测试用的晶圆(即不用于最后切割成芯片产品的备用晶圆)上按流程形成多晶硅假栅，通过这种实验性设计(designofexperimental，DOE)以及采用质量测试手段，确定某一产品型号的晶圆在多晶假栅移除干净后(可以针对样片做破坏性的SEM或TEM测试，选取那些多晶硅假栅3被完全去除的晶圆作为样本)晶圆去除多晶硅假栅前后的质量差，也即晶圆质量标准差，此时多晶硅假栅3的厚度应为0。测量多批次晶圆多片的数据后，得到质量差变化的范围。根据上述结果合理定义晶圆质量差量测目标及误差范围，例如DOE得到某一产品型号的晶圆上多晶硅假栅3完全去除时晶圆前后质量差为12.450g，其变化范围为1.017g，则判定多晶硅假栅完全去除且没有过刻蚀的标准是晶圆去除多晶硅假栅前后质量差为12.450±1.017g。
再次，在晶圆多晶硅假栅3去除之前，使用质量量测设备测量晶圆的质量，得到晶圆质量前值M1。例如某批次晶圆去除之前的质量M1为160.479g。
然后，去除多晶硅假栅并干燥。可以采用碳氟基等离子体刻蚀的干法刻蚀来去除多晶硅假栅3的多晶硅，也可以采用KOH、TAMH等刻蚀液湿法刻蚀去除多晶硅假栅3，还可以是这些干法、湿法刻蚀的混合刻蚀。合理选择刻蚀原料的流量或浓度、气压等等参数来控制刻蚀速度，使得在给定时间内多晶硅假栅3的多晶硅基本被完全刻蚀。
接着，使用质量量测设备测量晶圆去除多晶硅假栅之后的质量，也即晶圆质量后值M2，通过设备自动计算得到晶圆质量差值M1-M2，判断多晶硅是否完全移除和/或发生过刻蚀。例如对于上述批次的晶圆测得后值M2为148.762g，则质量差为11.717g。如果晶圆质量差在误差范围内(容差范围已由第2步确定)，可认为多晶假栅3已经腐蚀去除干净，且没有过腐蚀发生。如果晶圆质量差不在误差范围内，则认为多晶假栅3没有完全去除干净，需要重新再处理，也即将本批次样品送回工艺线进行二次刻蚀。
实施例3
与实施例1或2类似，区别仅在于绝缘层2是否是后栅工艺的栅极介质层。如果绝缘层2是高k材料，用于后栅工艺的栅极介质层，则在本发明的监控方法中，绝缘层2不随多晶硅假栅3被去除，而是一并保留，因此监控方法不变。但是若绝缘层2仅用于多晶硅假栅3的刻蚀停止层，也即材质为普通的绝缘介质材料，例如二氧化硅，则绝缘层2应随多晶硅假栅3一并去除，则本发明上述两实施例需要做出相应的变更。
具体地，实施例3对于实施例1变种的监控方法包括：
1)采用质量测量监控法，量测某一产品型号的晶圆在多晶假栅3以及绝缘层2完全移除干净后的质量；测量多批次晶圆的多片数据后，得到多晶假栅3以及绝缘层2完全去除后质量的变化范围；据上述结果合理定义晶圆在多晶假栅移除后质量的量测目标及容差范围(SPEC)；
2)通过干法刻蚀或是湿法刻蚀或是干法-湿法混合刻蚀去除掉多晶假栅3以及绝缘层2，并将晶圆干燥；
3)使用质量量测设备测量晶圆质量；如果晶圆质量在容差范围内(容差范围已由第1步确定)，可认为多晶假栅3以及绝缘层2已经腐蚀去除干净；如果晶圆质量不在容差范围内，可认为多晶假栅3以及绝缘层2没有完全去除干净；需要对工艺条件进行调整。
相应地，对于实施例2的变种如下：
1).采用质量测量监控法，量测某一产品型号的同一片晶圆在多晶假栅3以及绝缘层2完全移除干净前后的质量差；测量多批次晶圆的多片数据后，得到多晶假栅3以及绝缘层2完全去除前后质量差的变化范围；据上述结果合理定义晶圆在多晶假栅3以及绝缘层2移除前后质量差的量测目标及容差范围(SPEC)；
2)在晶圆多晶假栅3以及绝缘层2去除前，使用质量量测设备测量晶圆质量，得到晶圆质量前值；
3)通过干法刻蚀或是湿法刻蚀或是干法-湿法混合刻蚀去除掉多晶假栅3以及绝缘层2，并将晶圆干燥；
4)使用质量量测设备测量晶圆质量，得到晶圆质量后值，并通过设备自动计算出质量差值；如果晶圆质量差值在容差范围内(容差范围已由第1步确定)，可认为多晶假栅3以及绝缘层2已经腐蚀去除干净；如果晶圆质量差值不在容差范围内，可认为多晶假栅3以及绝缘层2没有完全去除干净；需要对工艺条件进行调整。
依照本发明的量测以及刻蚀方法，避免了对于大规模产品均采用SEM或TEM的破坏性测试，提高了测试效率节省了成本。此外，还能同时判定是否发生刻蚀不足或过刻蚀，因此测试更加方便高效，得到的产品良率以及可靠性有大幅提升。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (5)
1.一种多晶硅假栅移除后的监控方法，包括以下步骤：
在晶圆表面形成多晶硅假栅结构；
确定晶圆质量的量测目标及误差范围，通过实验性设计获取多晶硅假栅被完全去除的样品晶圆的质量或质量差以及误差范围，其中在备用晶圆上形成多晶硅假栅、做破坏性的SEM或TEM测试确定多晶硅假栅移除干净之后晶圆的剩余质量、测量多批次晶圆多片数据后得到剩余质量的变化范围；
去除多晶硅假栅中的多晶硅并干燥；
使用质量量测设备测量晶圆的质量，判断多晶硅假栅是否完全移除；如果晶圆质量超出误差范围，则判定多晶硅没有完全去除，需要二次处理。
2.一种多晶硅假栅移除后的监控方法，包括以下步骤：
在晶圆表面形成多晶硅假栅结构；
确定晶圆质量差的量测目标及误差范围，通过实验性设计获取多晶硅假栅被完全去除的样品晶圆的质量或质量差以及误差范围，其中在备用晶圆上形成多晶硅假栅、做破坏性的SEM或TEM测试确定多晶硅假栅移除干净之后晶圆的剩余质量、测量多批次晶圆多片数据后得到剩余质量的变化范围；
使用质量量测设备测量晶圆的质量，确定晶圆质量前值；
去除多晶硅假栅中的多晶硅并干燥；
使用质量量测设备测量晶圆的质量以确定晶圆质量后值，判断多晶硅是否完全移除；
如果晶圆质量前值与后值的差超出晶圆质量差的误差范围，则判定多晶硅没有完全去除，需要二次处理。
3.如权利要求1或2的方法，其中，多晶硅假栅下方包括绝缘层，所述绝缘层为高k材料、氧化硅或氮氧化硅。
4.如权利要求3的方法，其中，所述绝缘层与所述多晶硅假栅同时被去除。
5.如权利要求1或2的方法，其中，所述质量量测设备为机械精密天平、电子精密天平或半自动/全自动加码电光投影阻尼精密天平。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110165279.5A CN102842518B (zh) | 2011-06-20 | 2011-06-20 | 多晶硅假栅移除后的监控方法 |
| US13/499,288 US8501500B2 (en) | 2011-06-20 | 2011-11-29 | Method for monitoring the removal of polysilicon pseudo gates |
| PCT/CN2011/001992 WO2012174695A1 (zh) | 2011-06-20 | 2011-11-29 | 多晶硅假栅移除后的监控方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110165279.5A CN102842518B (zh) | 2011-06-20 | 2011-06-20 | 多晶硅假栅移除后的监控方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102842518A CN102842518A (zh) | 2012-12-26 |
| CN102842518B true CN102842518B (zh) | 2016-03-23 |
Family
ID=47369759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110165279.5A Active CN102842518B (zh) | 2011-06-20 | 2011-06-20 | 多晶硅假栅移除后的监控方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102842518B (zh) |
| WO (1) | WO2012174695A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104944366A (zh) * | 2014-03-26 | 2015-09-30 | 中国科学院微电子研究所 | 一种硅深孔工艺的监测方法 |
| CN105304514A (zh) * | 2014-07-18 | 2016-02-03 | 中国科学院微电子研究所 | 一种半导体深孔刻蚀后的工艺监控方法 |
| CN105448759A (zh) * | 2014-08-19 | 2016-03-30 | 中国科学院微电子研究所 | 一种源漏沟槽工艺的监测方法 |
| CN105347296A (zh) * | 2014-08-19 | 2016-02-24 | 中国科学院微电子研究所 | 一种mems横向刻蚀工艺的监测方法 |
| CN105355576B (zh) * | 2014-08-19 | 2018-06-01 | 中国科学院微电子研究所 | 一种沟道替换工艺的监测方法 |
| CN105448758A (zh) * | 2014-08-19 | 2016-03-30 | 中国科学院微电子研究所 | 一种沟道刻蚀工艺的监测方法 |
| CN109690773B (zh) * | 2018-12-07 | 2020-08-25 | 长江存储科技有限责任公司 | 半导体器件制造方法 |
| CN111261538B (zh) * | 2020-03-25 | 2022-11-04 | 长江存储科技有限责任公司 | 晶圆的检测方法和检测设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5788871A (en) * | 1995-12-26 | 1998-08-04 | Lg Semicon Co., Ltd. | Etch-ending point measuring method for wet-etch process |
| CN1574245A (zh) * | 2003-06-12 | 2005-02-02 | 松下电器产业株式会社 | 终点检测方法及终点检测装置 |
| CN101901762A (zh) * | 2009-03-20 | 2010-12-01 | 台湾积体电路制造股份有限公司 | 用于形成金属栅极晶体管的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060292762A1 (en) * | 2005-06-22 | 2006-12-28 | Epion Corporation | Replacement gate field effect transistor with germanium or SiGe channel and manufacturing method for same using gas-cluster ion irradiation |
| GB0620196D0 (en) * | 2006-10-11 | 2006-11-22 | Metryx Ltd | Measuring apparatus |
| US8415254B2 (en) * | 2008-11-20 | 2013-04-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for removing dummy poly in a gate last process |
| DE102009031146B4 (de) * | 2009-06-30 | 2012-01-26 | Globalfoundries Dresden Module One Llc & Co. Kg | Abtrag einer Deckschicht in einem Metallgatestapel mit großem ε unter Anwendung eines Ätzprozesses |
-
2011
- 2011-06-20 CN CN201110165279.5A patent/CN102842518B/zh active Active
- 2011-11-29 WO PCT/CN2011/001992 patent/WO2012174695A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5788871A (en) * | 1995-12-26 | 1998-08-04 | Lg Semicon Co., Ltd. | Etch-ending point measuring method for wet-etch process |
| CN1574245A (zh) * | 2003-06-12 | 2005-02-02 | 松下电器产业株式会社 | 终点检测方法及终点检测装置 |
| CN101901762A (zh) * | 2009-03-20 | 2010-12-01 | 台湾积体电路制造股份有限公司 | 用于形成金属栅极晶体管的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102842518A (zh) | 2012-12-26 |
| WO2012174695A1 (zh) | 2012-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102842518B (zh) | 多晶硅假栅移除后的监控方法 | |
| CN100409413C (zh) | 处理方法和处理系统 | |
| TW202221817A (zh) | 用來改進製造製程效能的集成式基板測量系統 | |
| CN104900510A (zh) | 刻蚀映射关系模型和控制浅槽隔离刻蚀关键尺寸的方法 | |
| CN105304514A (zh) | 一种半导体深孔刻蚀后的工艺监控方法 | |
| TW202220075A (zh) | 基板測量子系統 | |
| CN102810491B (zh) | 后栅工艺移除多晶硅假栅制程的监控方法 | |
| CN103824802B (zh) | 半导体结构的形成方法 | |
| US8501500B2 (en) | Method for monitoring the removal of polysilicon pseudo gates | |
| US8492174B2 (en) | Etch tool process indicator method and apparatus | |
| CN114093785B (zh) | 用于监控微刻蚀风险的衬底结构及监控方法 | |
| CN114242608A (zh) | 半导体结构的形成方法、在线检测的方法和测试结构 | |
| JP2010050419A (ja) | コンタクトホール側壁の抵抗値測定方法 | |
| TW202310042A (zh) | 蝕刻方法 | |
| US20080299682A1 (en) | Method for removing poly silicon | |
| KR101759745B1 (ko) | 에치 툴 공정 인디케이터 방법 및 장치 | |
| CN103943527A (zh) | 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法 | |
| CN103822813B (zh) | 半导体器件测试样品的制作方法 | |
| CN103904000B (zh) | 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法 | |
| KR101757400B1 (ko) | 금속 옥사이드 반도체 ｔｆｔ용 유전체 막들의 핀홀 평가 방법 | |
| CN102593041B (zh) | 一种刻蚀方法 | |
| CN101256945B (zh) | 处理方法和处理系统 | |
| CN108227390B (zh) | 一种光刻机的像质检测方法 | |
| Mihardja et al. | Data feed-forward for improved optical CD and film metrology | |
| JP4908885B2 (ja) | 半導体装置の特性予測方法及び特性予測装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |