CN102593041B - 一种刻蚀方法 - Google Patents

一种刻蚀方法 Download PDF

Info

Publication number
CN102593041B
CN102593041B CN201110002838.0A CN201110002838A CN102593041B CN 102593041 B CN102593041 B CN 102593041B CN 201110002838 A CN201110002838 A CN 201110002838A CN 102593041 B CN102593041 B CN 102593041B
Authority
CN
China
Prior art keywords
etching
pattern
substrate
etched
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110002838.0A
Other languages
English (en)
Other versions
CN102593041A (zh
Inventor
黄莉
齐龙茵
奚裴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110002838.0A priority Critical patent/CN102593041B/zh
Publication of CN102593041A publication Critical patent/CN102593041A/zh
Application granted granted Critical
Publication of CN102593041B publication Critical patent/CN102593041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明所提供的刻蚀方法,通过比较待刻蚀图案与已有刻蚀图案、测试基片形貌与标准形貌、测试各基片的金属刻蚀终点时间,并观察各基片金属刻蚀终点时间是否有下降趋势的步骤、比较最后一个测试基片的形貌与标准形貌的步骤。在各基片金属刻蚀终点时间有下降趋势,以及最后一个被刻蚀的测试基片的形貌测试结果与所提供的刻蚀程式适用于所提供的待刻蚀图案时的形貌不相符的情况下,可以判定所提供的刻蚀程式不适合于待刻蚀图案,从而在所提供刻蚀程式不适合于所提供的刻蚀图案的情况下可以尽早将所提供的刻蚀程式放弃,节省了判断的时间,加快了生产进度。

Description

一种刻蚀方法
技术领域
本发明涉及一种半导体工艺,尤其涉及一种刻蚀方法。
背景技术
刻蚀是集成电路的制造过程中一个重要的步骤,刻蚀是利用化学或物理方法有选择性地从硅片表面去除不需要的材料的过程。
从工艺上区分,刻蚀可以分为湿法刻蚀和干法刻蚀。干法的各向异性刻蚀,可以用表面损伤和侧壁钝化两种机制来解释。表面损伤机制是指,与硅片平行的待刻蚀物质的图形底部,表面的原子键被破坏,扩散至此的自由基很容易与其发生反应,使得这个方向的刻蚀得以持续进行,与硅片垂直的图形侧壁则因为表面原子键完整,从而形态得到保护。侧壁钝化机制是指,刻蚀反应产生的非挥发性的副产物,光刻胶刻蚀产生的聚合物以及侧壁表面的氧化物或氮化物会在待刻蚀物质表面形成钝化层。图形底部受到离子的轰击,钝化层会被击穿,露出里面的待刻蚀物质继续反应,而图形侧壁钝化层受到较少的离子轰击,阻止了这个方向刻蚀的进一步进行。
从待刻蚀材料的不同,可分为金属刻蚀、介质刻蚀和硅刻蚀。金属刻蚀又可以分为金属铝刻蚀、金属钨刻蚀和氮化钛刻蚀等。目前,金属铝作为连线材料,仍然广泛用于DRAM和flash等存储器,以及0.13μm以上的逻辑产品中。
随着超大规摸集成电路ULSI(Ultra Large Scale Integration)的飞速发展,集成电路制造工艺变得越来越复杂和精细,芯片单位面积内的元件数量不断增加,相应地,芯片内的金属连线的布局越来越复杂。当某产品的线宽与膜的结构与原有产品完全一样,而只有金属图形密度与原有金属图形密度不一样时,以原有金属刻蚀程式进行刻蚀得到的最终产品的电学性能会与预期不符。
发明内容
本发明解决的问题是提供一种快速判断刻蚀程式是否适合于所提供的待刻蚀图案的刻蚀方法。为解决上述问题,本发明一种刻蚀方法,包括:
a,提供刻蚀程式、待刻蚀图案、标准刻蚀形貌、电学性能参数、测试基片以及待刻蚀基片;
b,对比与所提供的刻蚀程式对应的刻蚀图案和所提供的待刻蚀图案的密度,如果相同,则采用所提供的刻蚀程式刻蚀所提供的待刻蚀基片,如果不相同,则进入步骤c;
c,根据所提供的刻蚀程式,刻蚀所提供的测试基片,并测试刻蚀后测试基片的形貌,对比所得到的形貌测试结果与所提供的标准刻蚀形貌,如果不相符,则放弃所提供的刻蚀程式,如果相符,则进入步骤d;
d,根据所提供的刻蚀程式对所提供的测试基片进行刻蚀,测试多个测试基片的金属刻蚀终点时间,并对比所述金属刻蚀终点时间的变化趋势,如果有下降趋势则放弃所提供的刻蚀程式,如果没有下降趋势,进入步骤e;
e,选择最后一个刻蚀的测试基片进行形貌测试,并对比所得到的形貌测试结果与所提供的标准刻蚀形貌,如果不相符,则放弃所提供的刻蚀程式,如果相符,则进入步骤f;
f,对刻蚀后的测试基片做电学性能测试,并对比所述电学测试结果与所提供的电学性能参数,如果相符,则以所提供的刻蚀程式刻蚀所提供的待刻蚀基片,如果不相符,则放弃所提供的刻蚀程式。
优选地,所述刻蚀程式的刻蚀对象是金属。
优选地,所述刻蚀程式的刻蚀对象是金属铝。
优选地,所述待刻蚀图案的密度指的是单位面积内待刻蚀的金属线的数目。
优选地,所述下降趋势包括递减下降趋势和波动下降趋势。
优选地,所述刻蚀程式包括刻蚀气体种类、反应腔工艺压力、偏置功率、源功率。
优选地,测试所述刻蚀基片的形貌采用的是扫描电镜。
优选地,所述电学性能测试采用的是晶片可接受性测试。
与现有技术相比,本发明具有以下优点:本发明所提供的刻蚀方法在进行晶片可接受性测试(WAT测试)之前,增加了测试各测试基片的金属刻蚀终点时间,并观察各测试基片金属刻蚀终点时间是否有下降趋势的步骤,测试最后一个测试基片的形貌的步骤,并且根据多个测试基片金属刻蚀终点时间是否有下降趋势,以及最后一个被刻蚀的测试基片的形貌测试结果,判断刻蚀程式是否适合于待刻蚀图案的刻蚀工艺的步骤。从而在所提供刻蚀程式不适合于所提供的待刻蚀图案的情况下可以尽早放弃所提供的刻蚀程式,节省了判断的时间,加快了生产进度。
附图说明
图1是本发明所提供的刻蚀方法的示意性流程图;
图2、图3为本发明一个实施例中刻蚀形成的图形的沿平行于基底方向的截面图;
图4为本发明的一个实施例中各待刻蚀基片金属刻蚀终点时间关系图;
图5为本发明的另一个实施例中各待刻蚀基片金属刻蚀终点时间关系图。
具体实施方式
由背景技术可以得知,当某产品的线宽与膜的结构与原有产品完全一样,而只有金属图形密度与原有金属图形密度不一样时,以原有金属刻蚀程式进行刻蚀得到的最终产品的电学性能会与设计不符。
本发明的发明人经过研究发现,在金属刻蚀中,当图形密度发生变化时,原有的刻蚀程式不一定适用于图形密度发生变化的刻蚀工艺,从而造成最终产品电学性能与预期不符。
已有的刻蚀方法是:先根据待判断刻蚀程式对一个测试基片进行刻蚀;然后对上述刻蚀得到的基片做SEM测试;如果SEM测试结果不满足预期,也就是说,经过刻蚀得到的金属形貌与预期的形貌不相符,比如说,在刻蚀前,预期以所述刻蚀程式刻蚀金属,得到的金属线具有规则的长方形截面,但是刻蚀后进行SEM测试,得到的SEM测试结果却显示刻蚀得到的金属线的截面形状为一不规则的多边形,则说明所述刻蚀程式不适合所述特定刻蚀工艺,放弃所提供的刻蚀程式;如果SEM测试结果满足预期,则以所述刻蚀程式进行批量刻蚀,并对所得到的基片进行WAT测试(晶片可接受性测试),如果WAT测试结果正常,说明所述刻蚀程式适合于待刻蚀图案;否则,说明所述刻蚀程式不适合于待刻蚀图案。但是WAT测试的周期很长,所以这种判断方法会影响生产进度。
本发明的发明人经过进一步的研究发现,在根据所提供刻蚀程式和待刻蚀图案对一批基片进行刻蚀时,如果金属刻蚀终点时间有下降趋势,则所述刻蚀程式不适合于待刻蚀图案。
本发明的发明人经过进一步的研究,提供一种刻蚀方法。本发明针对的是刻蚀图形线宽不变、膜系结构不变,只有图形密度可能发生变化的情况。
图1是本发明所提供刻蚀方法的流程示意图。
本发明所提供的刻蚀方法包括以下步骤:
步骤S101,提供刻蚀程式、待刻蚀图案、标准刻蚀形貌、电学性能参数、测试基片以及待刻蚀基片;
步骤S102,对比与所提供的刻蚀程式对应的刻蚀图案和所提供的待刻蚀图案的密度,如果相同,则采用所提供的刻蚀程式刻蚀所提供的待刻蚀基片,如果不相同,则进入步骤S103;
步骤S103,根据所提供的刻蚀程式,刻蚀所提供的测试基片,并测试刻蚀后测试基片的形貌,对比所得到的形貌测试结果与所提供的标准刻蚀形貌,如果不相符,则放弃所提供的刻蚀程式,如果相符,则进入步骤S104;
步骤S104,根据所提供的刻蚀程式对所提供的测试基片进行刻蚀,测试多个测试基片的金属刻蚀终点时间,并对比所述金属刻蚀终点时间的变化趋势,如果有下降趋势则放弃所提供的刻蚀程式,如果没有下降趋势,进入步骤S105;
步骤S105,选择最后一个刻蚀的测试基片进行形貌测试,并对比所得到的形貌测试结果与所提供的标准刻蚀形貌,如果不相符,则放弃所提供的刻蚀程式,如果相符,则进入步骤S106;
步骤S106,对刻蚀后的测试基片做电学性能测试,并对比所述电学测试结果与所提供的电学性能参数,如果相符,则以所提供的刻蚀程式刻蚀所提供的待刻蚀基片,如果不相符,则放弃所提供的刻蚀程式。
本发明所提供的刻蚀方法在进行WAT测试之前,增加了测试各待测试基片的金属刻蚀终点时间,并观察各待刻蚀基片金属刻蚀终点时间是否有下降趋势的步骤;测试最后一个待刻蚀基片的形貌的步骤;根据各测试基片金属刻蚀终点时间是否有下降趋势,以及最后一个被刻蚀的测试基片的形貌测试结果,判断刻蚀程式是否适合于待刻蚀图案的步骤,从而在所提供刻蚀程式不适合于所提供的刻蚀图案的情况下可以尽早放弃所提供的刻蚀程式,节省了判断的时间,加快了生产进度。
下面结合实施例和附图对本发明进行详细描述。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
执行步骤S101,提供刻蚀程式、待刻蚀图案、标准刻蚀形貌、电学性能参数、测试基片以及待刻蚀基片。
所述刻蚀程式的刻蚀对象是金属,所述刻蚀程式经过工艺验证,适用于特定图形密度的刻蚀工艺。所述图形密度指的是单位面积内的刻蚀图案的数目,比如说,单位面积内刻蚀的金属线的数目。
所述刻蚀程式包括:刻蚀气体、反应腔工艺压力、偏置功率、源功率等。
所述待刻蚀图案是可以形成于掩膜版上或者采用制图软件存储于计算机内,在一实施例中,所述待刻蚀图案为对掩膜版透明玻璃基板上的不透明的铬材料图案化后形成的待刻蚀图案。
所述标准刻蚀形貌指的是与待刻蚀图案相对应的刻蚀后形成的刻蚀形貌。
所述电学性能参数指的是与待刻蚀图案、标准刻蚀形貌对应的电学参数,比如电阻值。
所述测试基片指的是用于测试所提供的刻蚀程式是否适用于所提供的待刻蚀图案的基片。
所述待刻蚀基片与测试基片结构相同,包含基底和金属层,所述待刻蚀基片的数目可以是任意数目,比如1、5、10......,并且各待刻蚀基片结构相同。
执行步骤S102,对比与所提供的刻蚀程式对应的刻蚀图案和所提供的待刻蚀图案的密度,如果相同,则采用所提供的刻蚀程式刻蚀所提供的待刻蚀基片,如果不相同,则进入步骤S103。下面的描述中,以待刻蚀基片包含基底,和在基底表面形成的铝膜,然后刻蚀铝膜,形成铝线为例。所述刻蚀图形的密度指的是单位面积内刻蚀的铝线的数目。如果待刻蚀图形单位面积内的铝线的数目和与所提供的刻蚀程式对应的刻蚀图案单位面积内的铝线的数目相同,则所提供的刻蚀程式适合于待刻蚀图案,而与铝线的排列方式、线宽等无关。
所述与所提供的刻蚀程式对应的刻蚀图案,指的是经过工艺验证,适用于所提供的刻蚀程式的刻蚀图案。
执行步骤S103,根据所提供的刻蚀程式,刻蚀所提供的测试基片,并测试刻蚀后测试基片的形貌,对比所得到的形貌测试结果与所提供的标准刻蚀形貌,如果不相符,则放弃所提供的刻蚀程式,如果相符,则进入步骤S104。
测试所述刻蚀基片的形貌采用的是SEM(扫描电镜)。
比如标准刻蚀形貌如图2所示,指的是经过刻蚀得到的铝线沿平行于基底方向的截面的形状001是长为x,宽为y的规则的长方形,但是经过形貌测试,得到刻蚀后的铝线在沿平行于基底方向的截面的形状002是如图3所示的不规则的多边形,则可以得知所提供的刻蚀程式不适用于所述待刻蚀图案。
上文只是列举形貌测试结果与预期不相符的一个例子,本领域技术人员应当可以根据上述说明得知形貌测试结果与预期不相符包括截面不相符、尺寸不相符等多种情形,并判断形貌测试结果与预期是否相符。
如果所提供的刻蚀基片数目为1,则直接对刻蚀后得到的产品进行WAT测试。
执行步骤S104,根据所提供的刻蚀程式对所提供的测试基片进行刻蚀,测试多个测试基片的金属刻蚀终点时间,并对比所述金属刻蚀终点时间的变化趋势,如果有下降趋势则放弃所提供的刻蚀程式,如果没有下降趋势,进入步骤S105。金属刻蚀终点时间指的是刻蚀时长,可以用现有的技术测试各测试基片的金属刻蚀终点时间。
所述测试基片逐一在同一刻蚀腔以相同的刻蚀程式进行刻蚀,并且图形密度相同,比如都是在单位面积内刻蚀20或者80条铝线。
所述各刻蚀基片金属刻蚀终点时间的下降的趋势可以是逐一下降的趋势,也可以是波动下降的趋势。
如图4所示,图4为本发明的一个实施例中各测试基片金属刻蚀终点时间关系图。在所述实施例中,根据所提供的刻蚀程式对22个测试基片进行刻蚀,横轴为测试基片的编号,与刻蚀次序相对应,纵轴为测试基片的金属刻蚀终点时间。本实施例中22个测试基片的金属刻蚀终点时间上下波动,但是整体趋势下降,可以判定所提供的刻蚀程式不适用于本实施例所提供的待刻蚀图案。
图5为本发明的另一个实施例中各测试基片金属刻蚀终点时间关系图。在图5所对应的实施例中,根据所提供的刻蚀程式对22个测试基片进行刻蚀,横轴为测试基片编号,与刻蚀次序相对应,纵轴为各测试基片的金属刻蚀终点时间。本实施例中22个基片的金属刻蚀终点时间虽然上下波动,但是没有明显的整体趋势下降,编号为10的基片的金属刻蚀终点时间虽然有明显下降,但是并不对整体趋势产生影响,所以需要在后续步骤判断所提供的刻蚀程式是否适用于本实施例所提供的待刻蚀图案。
执行步骤S105,选择最后一个刻蚀的测试基片进行形貌测试,并对比所得到的形貌测试结果与所提供的标准刻蚀形貌,如果不相符,则放弃所提供的刻蚀程式,如果相符,则进入步骤S106。对比所得到的形貌测试结果与所提供的标准刻蚀形貌的方法可以参照前文中的描述。如果最后一个刻蚀后基片的形貌测试结果与所提供的标准刻蚀形貌不相符,可以得知所提供的刻蚀程式不适用于所述待刻蚀图案;如果最后一个刻蚀的待刻蚀基片的形貌测试结果与所提供的标准刻蚀形貌相符,则需要在后续步骤判断所提供的刻蚀程式是否适用于与本实施例所提供的待刻蚀图案。
测试所述刻蚀基片的形貌采用的是SEM(扫描电镜)。
执行步骤S106,对刻蚀后的测试基片做电学性能测试,并对比所述电学测试结果与所提供的电学性能参数,如果相符,则以所提供的刻蚀程式刻蚀所提供的待刻蚀基片,如果不相符,则放弃所提供的刻蚀程式。
在本发明的一个实施例中,所述的电学性能测试采用的是WAT测试。
WAT是刻蚀基片经过复杂工艺制作出来以后,封装测试之前,或者出货给客户之前的一次电性测试。
在本发明的一个实施例中,所提供的电学性能参数是基片中刻蚀得到的金属层的方块电阻。如果各测试基片的方块电阻均一性差,或方块电阻阻值过高或者过低,则认为电学性能测试结果与电学性能参数不相符,所提供刻蚀程式不适合于待刻蚀图案;反之,认为电学性能测试结果与电学性能参数相符,并由此得知所提供刻蚀程式适合于待刻蚀图案。
本发明所提供的判断刻蚀程式是否适合于待刻蚀图案的方法在进行WAT测试之前,增加了测试各基片的金属刻蚀终点时间,并观察各基片金属刻蚀终点时间是否有下降趋势;测试最后一个测试基片的形貌的步骤,并且根据各基片金属刻蚀终点时间是否有下降趋势,以及最后一个被刻蚀的基片的形貌测试结果,判断刻蚀程式是否适合于图形密度确定的刻蚀工艺的步骤,从而在所提供刻蚀程式不适合于所提供的刻蚀图案的情况下可以尽早将所提供的刻蚀程式放弃,节省了判断的时间,加快了生产进度。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种刻蚀方法,包括:
a.提供刻蚀程式、待刻蚀图案、标准刻蚀形貌、电学性能参数、测试基片以及待刻蚀基片;
b.对比与所提供的刻蚀程式对应的刻蚀图案和所提供的待刻蚀图案的密度,如果相同,则采用所提供的刻蚀程式刻蚀所提供的待刻蚀基片,如果不相同,则进入步骤c,所述待刻蚀图案的密度指的是单位面积内待刻蚀的金属线的数目;
c.根据所提供的刻蚀程式,刻蚀所提供的测试基片,并测试刻蚀后测试基片的形貌,对比所得到的形貌测试结果与所提供的标准刻蚀形貌,如果不相符,则放弃所提供的刻蚀程式,如果相符,则进入步骤d;
d.根据所提供的刻蚀程式对所提供的测试基片进行刻蚀,测试多个测试基片的金属刻蚀终点时间,并对比所述金属刻蚀终点时间的变化趋势,如果有下降趋势则放弃所提供的刻蚀程式,如果没有下降趋势,进入步骤e;
e.选择最后一个刻蚀的测试基片进行形貌测试,并对比所得到的形貌测试结果与所提供的标准刻蚀形貌,如果不相符,则放弃所提供的刻蚀程式,如果相符,则进入步骤f;
f.对刻蚀后的测试基片做电学性能测试,并对比所述电学测试结果与所提供的电学性能参数,如果相符,则以所提供的刻蚀程式刻蚀所提供的待刻蚀基片,如果不相符,则放弃所提供的刻蚀程式。
2.依据权利要求1的刻蚀方法,其特征在于,所述刻蚀程式的刻蚀对象是金属。
3.依据权利要求1的刻蚀方法,其特征在于,所述刻蚀程式的刻蚀对象是金属铝。
4.依据权利要求1的刻蚀方法,其特征在于,所述下降趋势包括递减下降趋势和波动下降趋势。
5.依据权利要求1的刻蚀方法,其特征在于,所述刻蚀程式包括刻蚀气体种类、反应腔工艺压力、偏置功率、源功率。
6.依据权利要求1的刻蚀方法,其特征在于,测试所述刻蚀基片的形貌采用的是扫描电镜。
7.依据权利要求1的刻蚀方法,其特征在于,所述电学性能测试采用的是WAT。
CN201110002838.0A 2011-01-07 2011-01-07 一种刻蚀方法 Active CN102593041B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110002838.0A CN102593041B (zh) 2011-01-07 2011-01-07 一种刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110002838.0A CN102593041B (zh) 2011-01-07 2011-01-07 一种刻蚀方法

Publications (2)

Publication Number Publication Date
CN102593041A CN102593041A (zh) 2012-07-18
CN102593041B true CN102593041B (zh) 2015-07-15

Family

ID=46481503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110002838.0A Active CN102593041B (zh) 2011-01-07 2011-01-07 一种刻蚀方法

Country Status (1)

Country Link
CN (1) CN102593041B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113421834B (zh) * 2021-06-22 2022-06-14 长江存储科技有限责任公司 三维存储器及检测方法
CN114488703B (zh) * 2021-12-10 2024-04-12 武汉新芯集成电路制造有限公司 刻蚀方案的确定方法、测试掩模板以及刻蚀系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1837997A (zh) * 2005-03-07 2006-09-27 台湾积体电路制造股份有限公司 蚀刻作业管理系统及方法及使用此方法所制作的电子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1065567A3 (en) * 1999-06-29 2001-05-16 Applied Materials, Inc. Integrated critical dimension control
KR100476931B1 (ko) * 2002-09-19 2005-03-16 삼성전자주식회사 시즈닝 레서피의 최적화 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1837997A (zh) * 2005-03-07 2006-09-27 台湾积体电路制造股份有限公司 蚀刻作业管理系统及方法及使用此方法所制作的电子装置

Also Published As

Publication number Publication date
CN102593041A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
Bencher et al. Directed self-assembly defectivity assessment. Part II
TW202105559A (zh) 用於異向性化學蝕刻之大面積計量和製程控制
CN102842518B (zh) 多晶硅假栅移除后的监控方法
CN102593041B (zh) 一种刻蚀方法
CN101308787A (zh) 多晶硅的刻蚀方法
CN101958275B (zh) 接触孔形成方法
Kurstjens et al. Thermal oxidation of a densely packed array of vertical si nanowires
CN101894756A (zh) 形成沟槽的方法、形成金属连线的方法、光刻方法及设备
US6352870B1 (en) Method of endpointing plasma strip process by measuring wafer temperature
US20030203516A1 (en) Method to determine a complete etch in integrated devices
CN103824802B (zh) 半导体结构的形成方法
US7928000B2 (en) Method for forming self aligned contacts for integrated circuit devices
CN101834131B (zh) 金属硅化物阻挡结构形成方法
CN104835776A (zh) Tsv盲孔的制作方法
US8492174B2 (en) Etch tool process indicator method and apparatus
JP4562119B2 (ja) 半導体製造プロセスの制御に高収量スペクトル・スキャタロメトリ計測を使用する方法ならびにこのためのシステム
CN105470162B (zh) 一种侦测接触孔缺陷的方法
CN102810491B (zh) 后栅工艺移除多晶硅假栅制程的监控方法
CN101567313A (zh) 栅极制造方法
Kokkoris et al. Nanoscale roughness effects at the interface of lithography and plasma etching: modeling of line-edge-roughness transfer during plasma etching
CN103928292B (zh) 条形结构的形成方法
Kuo et al. Mechanism and detection of poly gate leakage with nonvisual defects by voltage contrast inspection
CN109037029B (zh) 一种蓝宝石等离子刻蚀负载效应的图形修饰方法及系统
Abrokwah Characterization and modeling of plasma etch pattern dependencies in integrated circuits
CN101777485A (zh) 刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140403

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140403

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant