CN105470162B - 一种侦测接触孔缺陷的方法 - Google Patents
一种侦测接触孔缺陷的方法 Download PDFInfo
- Publication number
- CN105470162B CN105470162B CN201610011581.8A CN201610011581A CN105470162B CN 105470162 B CN105470162 B CN 105470162B CN 201610011581 A CN201610011581 A CN 201610011581A CN 105470162 B CN105470162 B CN 105470162B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- value
- defect
- height
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007547 defect Effects 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 230000003287 optical effect Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 241000790917 Dioxys <bee> Species 0.000 claims 1
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种侦测接触孔缺陷的方法，通过利用光学关键尺寸机台量测接触孔内残留物的高度和接触孔的底部CD判断接触孔是否具有导通缺陷和形貌缺陷，然后通过缺陷处理软件加以处理，来判断接触孔制程工艺问题，从而在接触孔出现问题就能够立即发现，进而达到影响最小化。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种侦测接触孔缺陷的方法。
背景技术
目前侦测接触孔导通与否的方法，在接触孔内填满金属钨，经过平坦化，然后用电子束扫描的方式，通过接触孔的明暗来判断接触孔的蚀刻工艺是否正常。
电子束扫描判断接触孔的最大问题是，从接触孔的形成到电子扫描判断需要的时间太长，需要进行如图1a～1f所示的工艺，首先刻蚀位于硅衬底1之上的介质层2形成接触孔3；其次沉积保护层4并进行刻蚀工艺，使得该保护层4仅覆盖接触孔3的侧壁；再次在于沉积Ti/TiN层5后，继续沉积钨4以充满接触孔3；之后进行CMP工艺以去除位于介质层2之上的Ti/TiN以及钨。这个过程一般需要两天以上的时间，一旦接触孔刻蚀工艺出现问题，就会有大量的产品受到影响，这是本领域技术人员所不期望看到的。
发明内容
针对上述存在的问题，本发明公开了一种侦测接触孔缺陷的方法，其特征在于，包括：
提供一设置有待测PAD和标准PAD的半导体结构，且每个所述PAD上均设置有若干接触孔；
对所述待测PAD的接触孔内的残留物的高度进行量测以获取第一高度值，并将所述第一高度值与第一预设值相比较，若所述第一高度值大于所述第一预设值，则判断所述接触孔具有导通缺陷，若所述第一高度值不大于所述第一预设值，则进行步骤S3；
对所述标准PAD的接触孔内的残留物的高度进行量测以获取第二高度值，并将所述第一高度值与所述第二高度值相比较，若所述第一高度值与所述第二高度值之差大于第二预设值，则判断所述接触孔具有导通缺陷，若所述第一高度值与所述第二高度值之差不大于所述第二预设值，则判断所述接触孔不具有导通缺陷；
其中，根据工艺需求设定所述第一预设值和所述第二预设值，且所述第一预设值大于所述第二预设值。
上述的侦测接触孔缺陷的方法，其中，所述第一预设值为20～30埃。
上述的侦测接触孔缺陷的方法，其中，所述第二预设值为5～15埃。
上述的侦测接触孔缺陷的方法，其中，所述方法中，采用光学关键尺寸机台对所述待测PAD的接触孔内的残留物的高度进行量测以获取所述第一高度值，采用所述光学关键尺寸机台对所述标准PAD的接触孔内的残留物的高度进行量测以获取所述第二高度值。
上述的侦测接触孔缺陷的方法，其中，所述方法中，形成所述半导体结构的具体步骤为：
提供一半导体衬底；
于所述半导体衬底之上形成介质层；
刻蚀所述介质层以形成将部分所述半导体衬底的上表面予以暴露的若干接触孔。
上述的侦测接触孔缺陷的方法，其中，所述介质层的材质为二氧化硅。
上述的侦测接触孔缺陷的方法，其中，所述残留物为二氧化硅。
上述的侦测接触孔缺陷的方法，其中，所述半导体衬底为硅衬底。
上述的侦测接触孔缺陷的方法，其中，所述方法还包括：
对所述待测PAD的接触孔底部的关键尺寸进行量测以获取第一宽度值；
对所述标准PAD的接触孔底部的关键尺寸进行量测以获取第二宽度值；
将所述第一宽度值与所述第二宽度值相比较，若所述第一宽度值与所述第二宽度值之差大于第三预设值，则判断所述接触孔具有形貌缺陷，若所述第一高度值与所述第二高度值之差不大于所述第三预设值，则判断所述接触孔不具有形貌缺陷。
上述的侦测接触孔缺陷的方法，其中，所述方法中，采用光学关键尺寸机台对所述待测PAD的接触孔底部的关键尺寸进行量测以获取第一宽度值；采用所述光学关键尺寸机台对所述标准PAD的接触孔底部的关键尺寸进行量测以获取第二宽度值。
上述发明具有如下优点或者有益效果：
本发明公开了一种侦测接触孔缺陷的方法，通过利用光学关键尺寸机台量测接触孔内残留物的高度和接触孔的底部CD判断接触孔是否具有导通缺陷和形貌缺陷，然后通过缺陷处理软件加以处理，来判断接触孔制程工艺问题，从而在接触孔出现问题就能够立即发现，进而达到影响最小化。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1a～1f是本发明背景技术中形成可进行电子束扫描的接触孔结构的方法的流程结构示意图；
图2是本发明实施例中侦测接触孔缺陷的方法流程图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
如图2所示，本实施例涉及一种侦测接触孔缺陷的方法，该方法具体包括如下步骤：
步骤一，提供一设置有待测PAD和标准PAD的半导体结构，且每个PAD上均设置有若干接触孔。
在本发明一个优选的实施例中，形成上述半导体结构的具体步骤为：首先提供一半导体衬底；其次于上述半导体衬底之上形成介质层；之后刻蚀介质层以形成将部分半导体衬底的上表面予以暴露的若干接触孔。
在本发明一个优选的实施例中，上述介质层的材质为二氧化硅。
在本发明一个优选的实施例中，上述半导体衬底为硅衬底，在本发明的其他实施例中，该半导体衬底也可以为硅化钴等其他硅化物材质的衬底，这并不影响本发明的目的。
步骤二，对待测PAD的接触孔内的残留物的高度进行量测以获取第一高度值，并将第一高度值与第一预设值相比较，若第一高度值大于第一预设值，则判断接触孔具有导通缺陷，若第一高度值不大于第一预设值，则进行步骤三；其中，该第一预设值根据具体的工艺需求设定，优选的，该第一预设值为20～30埃。
在本发明一个优选的实施例中，上述残留物为二氧化硅。
在本发明一个优选的实施例中，采用光学关键尺寸机台对待测PAD的接触孔内的残留物的高度进行量测以获取第一高度值。
步骤三，对标准PAD的接触孔内的残留物的高度进行量测以获取第二高度值，并将第一高度值与第二高度值相比较，若第一高度值与第二高度值之差大于第二预设值，则判断接触孔具有导通缺陷，若第一高度值与第二高度值之差不大于第二预设值，则判断接触孔不具有导通缺陷；其中，该第二预设值根据具体的工艺需求设定，且第一预设值大于第二预设值，优选的，该第二预设值为5～15埃。
此外，若上述步骤二或步骤三中判断出接触孔具有导通缺陷，则通过缺陷处理软件对该导通缺陷加以处理，来判断接触孔制程工艺问题。
在本发明一个优选的实施例中，采用光学关键尺寸机台对标准PAD的接触孔内的残留物的高度进行量测以获取第二高度值。
在本发明一个优选的实施例中，上述方法还包括：
步骤四，对待测PAD的接触孔底部的关键尺寸进行量测以获取第一宽度值。
步骤五，对标准PAD的接触孔底部的关键尺寸进行量测以获取第二宽度值；具体的，采用光学关键尺寸机台对待测PAD的接触孔底部的关键尺寸进行量测以获取第一宽度值。
步骤六，将第一宽度值与第二宽度值相比较，若第一宽度值与第二宽度值之差大于第三预设值，则判断接触孔具有形貌缺陷(即接触孔形貌偏离规格)，若第一高度值与第二高度值之差不大于第三预设值，则判断接触孔不具有形貌缺陷；具体的，采用光学关键尺寸机台对标准PAD的接触孔底部的关键尺寸进行量测以获取第二宽度值，优选的，该第一预设值根据具体的工艺需求设定，进一步的，该第三预设值为5～15埃。
显而易见的，在本发明的实施例中，上述步骤二和步骤三也可以放在步骤四、步骤五和步骤六之后进行，即也可以先判断形貌缺陷，再判断导通缺陷；所以，本实施例中的步骤之间的顺序可依据实际情况进行适应性的调整，只要其能满足实际的工艺条件及需求即可。
此外，若上述步骤六中判断出接触孔具有形貌缺陷，则通过缺陷处理软件对该形貌缺陷加以处理，来判断接触孔制程工艺问题。
值得一提的是，缺陷处理软件对导通缺陷和形貌缺陷进行处理的步骤也可以是在判断接触孔是否具有导通缺陷和形貌缺陷之后，也可以是在判断出接触孔具有导通缺陷之后处理一次，之后在判断具有形貌缺陷之后处理一次，这对本发明并无影响。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种侦测接触孔缺陷的方法，其特征在于，所述方法包括：
提供一设置有待测PAD和标准PAD的半导体结构，且每个所述PAD上均设置有若干接触孔；
对所述待测PAD的接触孔内的残留物的高度进行量测以获取第一高度值，并将所述第一高度值与第一预设值相比较，若所述第一高度值大于所述第一预设值，则判断所述接触孔具有导通缺陷，若所述第一高度值不大于所述第一预设值，则进行步骤S3；
对所述标准PAD的接触孔内的残留物的高度进行量测以获取第二高度值，并将所述第一高度值与所述第二高度值相比较，若所述第一高度值与所述第二高度值之差大于第二预设值，则判断所述接触孔具有导通缺陷，若所述第一高度值与所述第二高度值之差不大于所述第二预设值，则判断所述接触孔不具有导通缺陷；
其中，根据工艺需求设定所述第一预设值和所述第二预设值，且所述第一预设值大于所述第二预设值；
所述第一预设值为20～30埃；
形成所述半导体结构的具体步骤为：
提供一半导体衬底；
于所述半导体衬底之上形成介质层；
刻蚀所述介质层以形成将部分所述半导体衬底的上表面予以暴露的若干接触孔。
2.如权利要求1所述的侦测接触孔缺陷的方法，其特征在于，所述第二预设值为5～15埃。
3.如权利要求1所述的侦测接触孔缺陷的方法，其特征在于，所述方法中，采用光学关键尺寸机台对所述待测PAD的接触孔内的残留物的高度进行量测以获取所述第一高度值，采用所述光学关键尺寸机台对所述标准PAD的接触孔内的残留物的高度进行量测以获取所述第二高度值。
4.如权利要求1所述的侦测接触孔缺陷的方法，其特征在于，所述介质层的材质为二氧化硅。
5.如权利要求4所述的侦测接触孔缺陷的方法，其特征在于，所述残留物为二氧化硅。
6.如权利要求1所述的侦测接触孔缺陷的方法，其特征在于，所述半导体衬底为硅衬底。
7.如权利要求1所述的侦测接触孔缺陷的方法，其特征在于，所述方法还包括：
对所述待测PAD的接触孔底部的关键尺寸进行量测以获取第一宽度值；
对所述标准PAD的接触孔底部的关键尺寸进行量测以获取第二宽度值；
将所述第一宽度值与所述第二宽度值相比较，若所述第一宽度值与所述第二宽度值之差大于第三预设值，则判断所述接触孔具有形貌缺陷，若所述第一高度值与所述第二高度值之差不大于所述第三预设值，则判断所述接触孔不具有形貌缺陷。
8.如权利要求7所述的侦测接触孔缺陷的方法，其特征在于，所述方法中，采用光学关键尺寸机台对所述待测PAD的接触孔底部的关键尺寸进行量测以获取第一宽度值；采用所述光学关键尺寸机台对所述标准PAD的接触孔底部的关键尺寸进行量测以获取第二宽度值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610011581.8A CN105470162B (zh) | 2016-01-08 | 2016-01-08 | 一种侦测接触孔缺陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610011581.8A CN105470162B (zh) | 2016-01-08 | 2016-01-08 | 一种侦测接触孔缺陷的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105470162A CN105470162A (zh) | 2016-04-06 |
| CN105470162B true CN105470162B (zh) | 2019-07-02 |
Family
ID=55607735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610011581.8A Active CN105470162B (zh) | 2016-01-08 | 2016-01-08 | 一种侦测接触孔缺陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105470162B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206421B (zh) * | 2016-07-27 | 2019-06-28 | 上海华虹宏力半导体制造有限公司 | 自对准接触孔的制备方法 |
| CN108807209A (zh) * | 2018-06-08 | 2018-11-13 | 武汉新芯集成电路制造有限公司 | 一种接触孔的性能预估模型及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176240A (ja) * | 2000-12-07 | 2002-06-21 | Shibuya Kogyo Co Ltd | ビアホール加工方法及びその装置 |
| JP2003214831A (ja) * | 2002-01-17 | 2003-07-30 | Nec Electronics Corp | 膜厚測定方法および膜厚測定装置 |
| CN1797733A (zh) * | 1999-11-05 | 2006-07-05 | 法梭半导体公司 | 半导体器件检查装置 |
| US7232994B2 (en) * | 1998-11-30 | 2007-06-19 | Fab Solutions, Inc. | Contact hole standard test device, method of forming the same, method of testing contact hole, method and apparatus for measuring a thickness of a film, and method of testing a wafer |
-
2016
- 2016-01-08 CN CN201610011581.8A patent/CN105470162B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7232994B2 (en) * | 1998-11-30 | 2007-06-19 | Fab Solutions, Inc. | Contact hole standard test device, method of forming the same, method of testing contact hole, method and apparatus for measuring a thickness of a film, and method of testing a wafer |
| CN1797733A (zh) * | 1999-11-05 | 2006-07-05 | 法梭半导体公司 | 半导体器件检查装置 |
| JP2002176240A (ja) * | 2000-12-07 | 2002-06-21 | Shibuya Kogyo Co Ltd | ビアホール加工方法及びその装置 |
| JP2003214831A (ja) * | 2002-01-17 | 2003-07-30 | Nec Electronics Corp | 膜厚測定方法および膜厚測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105470162A (zh) | 2016-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9484310B2 (en) | Invisible dummy features and method for forming the same | |
| TWI772691B (zh) | 使用多個光柵材料以對準積體電路層的裝置與方法 | |
| CN108231663A (zh) | 制作半导体装置的方法 | |
| CN101593744B (zh) | 套刻对准标记及其制作方法 | |
| CN105470162B (zh) | 一种侦测接触孔缺陷的方法 | |
| JP2010080769A (ja) | 半導体装置の製造方法 | |
| US20110291285A1 (en) | Semiconductor Device Comprising a Die Seal with Graded Pattern Density | |
| US20140097539A1 (en) | Technique for uniform cmp | |
| US20120231564A1 (en) | Monitoring test element groups (tegs) for etching process and methods of manufacturing a semiconductor device using the same | |
| US6809031B1 (en) | Method for manufacturing a reclaimable test pattern wafer for CMP applications | |
| JP4627448B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100676606B1 (ko) | Ｃｍｐ 공정을 위한 더미 패턴을 형성하는 방법 | |
| US6531387B1 (en) | Polishing of conductive layers in fabrication of integrated circuits | |
| JP2007194422A (ja) | 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法 | |
| Ma et al. | Study of optimal dummy fill modes in chemical–mechanical polishing process | |
| JP4441190B2 (ja) | 薄膜デバイスの設計方法および製造方法、ならびに半導体製造装置 | |
| CN102593041B (zh) | 一种刻蚀方法 | |
| JP2009004793A (ja) | 半導体素子のアライメントキー形成方法 | |
| US7807552B2 (en) | Method of inspecting defect of semiconductor device | |
| US20150279769A1 (en) | Chip package, use and method of making thereo | |
| Iyengar et al. | Collapse-free patterning of high aspect ratio silicon structures for 20nm NAND Flash technology | |
| JP2005116958A (ja) | 研磨工程の残存膜厚判定方法および半導体装置の製造方法 | |
| CN105097579B (zh) | 半导体装置的量测方法、蚀刻方法及形成方法 | |
| US8507378B2 (en) | Method and structure for self aligned contact for integrated circuits | |
| KR100609046B1 (ko) | 오버레이 마크 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430000, No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430000, No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |