CN105097579B - 半导体装置的量测方法、蚀刻方法及形成方法 - Google Patents
半导体装置的量测方法、蚀刻方法及形成方法 Download PDFInfo
- Publication number
- CN105097579B CN105097579B CN201410189159.2A CN201410189159A CN105097579B CN 105097579 B CN105097579 B CN 105097579B CN 201410189159 A CN201410189159 A CN 201410189159A CN 105097579 B CN105097579 B CN 105097579B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- measurement
- heat treatment
- dry etching
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供的半导体装置的量测方法、蚀刻方法及形成方法，其中，所述半导体装置是将有机抗反射层作为蚀刻阻挡层进行干法蚀刻所获得，所述方法通过在预设温度下、预设时间内热处理所述半导体装置，进而量测机台对所述热处理后的半导体装置作光学式关键尺寸量测；其中，在所述热处理的过程中，半导体装置中的光阻本身含有的溶剂及水分被挥发，所述光阻表面形成不会发生电子吸附的外壳，经过所述热处理的半导体装置表面所形成外壳相对坚硬光滑，不会发生电子吸附的现象，光学式关键尺寸量测会比较清晰准确，如此可从根本上解决量测不准的问题，无需对切片验证，大大提高制程管控能力且省去高昂成本。
Description
技术领域
本发明涉及半导体封装设备技术领域，特别是涉及半导体装置的量测方法、蚀刻方法及形成方法。
背景技术
采用有机抗反射层作为掩膜(即蚀刻阻挡层)进行干法蚀刻(Barc Open)作为形成双栅(Dual Gate)器件低压栅氧化层(LV oxide)的关键工艺步骤，其关键尺寸(CD)量测对工艺管控非常重要的，但由于晶圆在干法蚀刻结束后，不经过干法去胶及湿法清洗，直接去量测CD，晶圆(wafer)表面在电子束照射下持续积累电荷并对电子束产生排斥作用，最终导致wafer表面在透镜下无法聚焦，量测机台不能分辨量测图形，CD量测亦无法得到正确数值。
以0.18um电可擦可编程只读存储器(EEPROM)的干法蚀刻(Barc Open)的CD量测举例，在Barcopen结束后对晶圆关键尺寸用光学电子显微镜(CD-SEM)量测整个图形时，聚焦非常困难，几乎无法分辨量测图形与基底的分界面；量测图形与基底之间界面模糊，手动调整焦点亦不能改善，而放大倍率状况下，量测照片颜色较黑，量测图形与基底几乎无颜色差异，量测机台根本无法识别量测图形。
目前半导体制造(FAB)中并无较好手段解决这种问题，只能通过定期切片，确认产品线宽及形貌是否正常，工艺管控能力差，成本高昂。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供半导体装置的量测方法、蚀刻方法及形成方法，解决现有采用有机抗反射层作为蚀刻阻挡层的干法蚀刻后，造成半导体装置的关键尺寸光学量测(CD量测)不准的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体装置的量测方法，其中，所述半导体装置是将有机抗反射层作为蚀刻阻挡层进行干法蚀刻所获得，所述方法包括：在预设温度下、预设时间内热处理所述半导体装置；量测机台对所述热处理后的半导体装置作光学式关键尺寸量测；其中，在所述热处理的过程中，半导体装置中的光阻本身含有的溶剂及水分被挥发，所述光阻表面形成不会发生电子吸附的外壳。
优选的，所述预设温度为110摄氏度。
优选的，所述预设时间为40秒。
优选的，所述半导体装置为0.18um电可擦可编程只读存储器。
优选的，所述干法蚀刻包括采用蚀刻气体进行蚀刻。
本发明还提供一种半导体装置蚀刻方法，包括：
(1)提供半导体装置；
(2)在所述半导体装置沉积形成高压栅氧化层；
(3)曝光、显影经步骤(2)后的半导体装置；
(4)将所述有机抗反射层作为蚀刻阻挡层，对经步骤(3)后的半导体装置作干法蚀刻步骤；
(5)通过所述的任一种半导体装置的量测方法对经步骤(4)后的半导体装置量测；
(6)对量测合格的半导体装置进行湿法蚀刻步骤；
(7)在湿法蚀刻步骤后的半导体装置沉积形成低压栅氧化层。
优选的，所述步骤(6)之后还包括：重复步骤(5)中半导体装置的量测方法对经过湿法蚀刻步骤的半导体装置量测；对量测合格的半导体装置进行步骤(7)。
本发明还提供一种半导体装置形成方法，包括如所述的半导体装置蚀刻方法。
如上所述，本发明提供的半导体装置的量测方法、蚀刻方法及形成方法，其中，所述半导体装置是将有机抗反射层作为蚀刻阻挡层进行干法蚀刻所获得，所述方法通过在预设温度下、预设时间内热处理所述半导体装置，进而量测机台对所述热处理后的半导体装置作光学式关键尺寸量测(CD量测)；其中，在所述热处理的过程中，半导体装置中的光阻本身含有的溶剂及水分被挥发，所述光阻表面形成不会发生电子吸附的外壳，经过所述热处理的半导体装置表面所形成外壳相对坚硬光滑，不会发生电子吸附的现象，光学式关键尺寸量测会比较清晰准确，如此可从根本上解决量测不准的问题，无需对切片验证，大大提高制程管控能力且省去高昂成本。
附图说明
图1为本发明的半导体装置的量测方法的一实施例的流程示意图。
图2为本发明的半导体装置的蚀刻方法的一实施例的流程示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1，本发明提供的一种半导体装置的量测方法，其中，所述半导体装置是将有机抗反射层(Barc)作为蚀刻阻挡层进行干法蚀刻所获得。在本实施例中，所述蚀刻(etching)是将材料使用化学反应或物理撞击作用而移除的技术。蚀刻技术可以分为湿法蚀刻(wet etching)和干法蚀刻(dryetching)两类。
通常所指干法蚀刻，如等离子干法蚀刻，就是利用蚀刻气体在电场加速作用下形成的等离子体中的活化基，与被腐蚀材料发生化学反应，形成挥发性物质并随气流带走。SiO2等离子体干法蚀刻工艺最常用的蚀刻气体为碳氟化合物，氟化的碳氢化合物(在碳氢化合物中有一个或几个氢原子被氟原子替代)等，如CF4，C3F8，CHF3，CH2F2等，其中所含的碳可以帮助去除氧化层中的氧(产生副产物CO，CO2)，CF4为最常用的气体，可以提供很高的蚀刻速率，但对多晶硅的选择比很低，另一常用的气体是CHF3，有很高的聚合物生成速率。若用CF4和CHF3的混合气体作为蚀刻气体，则可以有多种化学反应过程，此处不一一列举，本实施例中，也可以通过溴化氢及氯气配比的混合气体；另，所述干法蚀刻还包括有物理轰击的蚀刻方式，且可与所述化学干法蚀刻方式结合使用。
通常所指湿法蚀刻，指通过曝光制版、显影后，将要蚀刻区域的保护膜去除，在蚀刻时接触化学溶液，达到溶解腐蚀的作用，形成凹凸或者镂空成型的效果。最早可用来制造铜版、锌版等印刷凹凸版，也广泛地被使用于减轻重量(Weight Reduction)仪器镶板，铭牌及传统加工法难以加工之薄形工件等的加工；经过不断改良和工艺设备发展，亦可以用于航空、机械、化学工业中电子薄片零件精密蚀刻产品的加工，特别在半导体制程上，蚀刻更是不可或缺的技术。
所述半导体装置的量测方法包括：
步骤S1：在预设温度下、预设时间内热处理所述半导体装置；
步骤S2：量测机台对所述热处理后的半导体装置作光学式关键尺寸量测；其中，在所述热处理的过程中，半导体装置中的光阻本身含有的溶剂及水分被挥发，所述光阻表面形成不会发生电子吸附的外壳。
优选的，所述预设温度为110摄氏度，经试验，此参数效果较好。
优选的，所述预设时间为40秒，经试验，此参数效果较好。
优选的，所述半导体装置为0.18um电可擦可编程只读存储器。
优选的，所述干法蚀刻包括采用蚀刻气体进行蚀刻。
需说明的是，在所述步骤S1之前，还可包括：先对有机抗反射层进行干法蚀刻(BARC Open)的步骤。
所述量测方法的原理如下：
由于wafer蚀刻结束后有部分聚合物(polymer)淀积且光阻经过干法蚀刻后表面粗糙不平，故直接CD量测时，表面在电子束照射会不断吸附电子，表面会携带电子束同种电荷，并产生排斥力，由于电荷排斥，电子束无法接触到量测图形表面，故无法识别量测图形。而经过较优的110摄氏度及40秒持续的热处理后，光阻本身因含有的少量溶剂及水分，会有轻微的回流平坦化(reflow)现象，并随着水分和溶剂的持续挥发，最终表面形成一层相对坚硬光滑的外壳，同时光阻表面的polymer也受热，二次挥发离开晶圆(wafer)表面。再进入CD机台量测的时候，不会发生电子吸附的现象，量测图形可正确识别。
如图2所示，本发明还提供一种半导体装置蚀刻方法，在本实施例中是生成双栅(Dual Gate)蚀刻工艺，所述半导体装置蚀刻方法包括如下步骤：
(1)提供半导体装置；
(2)在所述半导体装置沉积形成高压栅氧化层，；
(3)曝光、显影经步骤(2)后的半导体装置；
(4)将所述有机抗反射层作为蚀刻阻挡层，对经步骤(3)后的半导体装置作干法蚀刻步骤；
(5)通过所述的任一种半导体装置的量测方法对经步骤(4)后的半导体装置量测；
(6)对量测合格的半导体装置进行湿法蚀刻步骤；
(7)在湿法蚀刻步骤后的半导体装置沉积形成低压栅氧化层。
优选的，所述步骤(6)、(7)之间还可以包括：
(8)重复步骤(5)中半导体装置的量测方法对经过湿法蚀刻步骤的半导体装置量测；
(9)对量测合格的半导体装置进行步骤(7)。
本发明还提供一种半导体装置形成方法，包括如所述的半导体装置蚀刻方法。
综上所述，本发明提供的半导体装置的量测方法、蚀刻方法及形成方法，其中，所述半导体装置是将有机抗反射层作为蚀刻阻挡层进行干法蚀刻所获得，所述方法通过在预设温度下、预设时间内热处理所述半导体装置，进而量测机台对所述热处理后的半导体装置作光学式关键尺寸量测(CD量测)；其中，在所述热处理的过程中，半导体装置中的光阻本身含有的溶剂及水分被挥发，所述光阻表面形成不会发生电子吸附的外壳，经过所述热处理的半导体装置表面所形成外壳相对坚硬光滑，不会发生电子吸附的现象，光学式关键尺寸量测会比较清晰准确，如此可从根本上解决量测不准的问题，无需对切片验证，大大提高制程管控能力且省去高昂成本。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种半导体装置的量测方法，其中，所述半导体装置是将有机抗反射层作为蚀刻阻挡层进行干法蚀刻所获得，其特征在于，所述方法包括：
在预设温度下、预设时间内热处理所述半导体装置；
量测机台对所述热处理后的半导体装置作光学式关键尺寸量测；其中，在所述热处理的过程中，半导体装置中的光阻本身含有的溶剂及水分被挥发，所述光阻表面形成不会发生电子吸附的外壳。
2.根据权利要求1所述的半导体装置的量测方法，其特征在于，所述预设温度为110摄氏度。
3.根据权利要求1所述的半导体装置的量测方法，其特征在于，所述预设时间为40秒。
4.根据权利要求1所述的半导体装置的量测方法，其特征在于，所述半导体装置为0.18um电可擦可编程只读存储器。
5.根据权利要求1所述的半导体装置的量测方法，其特征在于，所述干法蚀刻包括采用蚀刻气体进行蚀刻。
6.一种半导体装置蚀刻方法，其特征在于，包括：
(1)提供半导体装置，所述半导体装置包括有机抗反射层；
(2)在所述半导体装置沉积形成高压栅氧化层；
(3)曝光、显影经步骤(2)后的半导体装置；
(4)将所述有机抗反射层作为蚀刻阻挡层，对经步骤(3)后的半导体装置作干法蚀刻步骤；
(5)通过如权利要求1至5中任一项的半导体装置的量测方法对经步骤(4)后的半导体装置量测；
(6)对量测合格的半导体装置进行湿法蚀刻步骤；
(7)在湿法蚀刻步骤后的半导体装置沉积形成低压栅氧化层。
7.根据权利要求6所述的半导体装置蚀刻方法，其特征在于，所述步骤(6)之后还包括：
重复步骤(5)中半导体装置的量测方法对经过湿法蚀刻步骤的半导体装置量测；对量测合格的半导体装置进行步骤(7)。
8.一种半导体装置形成方法，其特征在于，包括如权利要求6或7所述的半导体装置蚀刻方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410189159.2A CN105097579B (zh) | 2014-05-06 | 2014-05-06 | 半导体装置的量测方法、蚀刻方法及形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410189159.2A CN105097579B (zh) | 2014-05-06 | 2014-05-06 | 半导体装置的量测方法、蚀刻方法及形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097579A CN105097579A (zh) | 2015-11-25 |
| CN105097579B true CN105097579B (zh) | 2018-04-13 |
Family
ID=54577720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410189159.2A Active CN105097579B (zh) | 2014-05-06 | 2014-05-06 | 半导体装置的量测方法、蚀刻方法及形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105097579B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115546114B (zh) * | 2022-09-16 | 2024-01-23 | 魅杰光电科技(上海)有限公司 | 针对关键尺寸量测的聚焦方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1349245A (zh) * | 2000-10-17 | 2002-05-15 | 联华电子股份有限公司 | 改善光致抗蚀剂图案侧边轮廓的方法 |
| CN102867745A (zh) * | 2012-09-27 | 2013-01-09 | 无锡华润上华科技有限公司 | 一种改善晶圆内图案临界尺寸均匀度的蚀刻方法和系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100546098B1 (ko) * | 2000-12-27 | 2006-01-24 | 주식회사 하이닉스반도체 | 열산 발생제를 포함하는 포토레지스트 조성물을 이용하여포토레지스트 패턴 폭 감소 현상을 개선하는 방법 |
-
2014
- 2014-05-06 CN CN201410189159.2A patent/CN105097579B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1349245A (zh) * | 2000-10-17 | 2002-05-15 | 联华电子股份有限公司 | 改善光致抗蚀剂图案侧边轮廓的方法 |
| CN102867745A (zh) * | 2012-09-27 | 2013-01-09 | 无锡华润上华科技有限公司 | 一种改善晶圆内图案临界尺寸均匀度的蚀刻方法和系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105097579A (zh) | 2015-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8652969B2 (en) | High aspect ratio and reduced undercut trench etch process for a semiconductor substrate | |
| CN105719956B (zh) | 半导体结构的形成方法 | |
| WO2015081876A1 (zh) | 太阳能电池的表面制绒处理方法 | |
| JP2008311617A (ja) | ナノ構造体およびナノ構造体の製造方法 | |
| JP2015535813A5 (zh) | ||
| CN110739212A (zh) | 硬掩膜的制备方法及半导体器件的制造方法 | |
| CN105097579B (zh) | 半导体装置的量测方法、蚀刻方法及形成方法 | |
| CN106449378B (zh) | 一种改善高深宽比光刻胶形貌的结构和方法 | |
| WO2019097444A1 (en) | Patterning directly on an amorphous silicon hardmask | |
| JP2009239030A (ja) | 半導体装置の製造方法 | |
| CN104505368B (zh) | 一种接触孔刻蚀工艺、有机发光显示器件及显示装置 | |
| CN102194678B (zh) | 刻蚀栅极的方法 | |
| CN105575787B (zh) | 半导体结构的形成方法 | |
| CN105174208A (zh) | 一种mems器件的制造方法 | |
| US9812334B2 (en) | Corrosion method of passivation layer of silicon wafer | |
| Kokkoris et al. | Nanoscale roughness effects at the interface of lithography and plasma etching: modeling of line-edge-roughness transfer during plasma etching | |
| CN105470162B (zh) | 一种侦测接触孔缺陷的方法 | |
| JP5164446B2 (ja) | 半導体素子の微細パターン形成方法 | |
| JP2006313300A (ja) | プリズムの製造方法 | |
| US10534260B2 (en) | Pattern formation method | |
| Hedlund et al. | Method for the determination of the angular dependence during dry etching | |
| US9048011B2 (en) | Method of obtaining patters in an antireflective layer | |
| CN103354205B (zh) | 提高多晶硅栅极刻蚀工艺稳定性的方法 | |
| CN104217934B (zh) | 栅极的形成方法 | |
| CN104882389B (zh) | 一种半导体器件量测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |