JP2008311617A - ナノ構造体およびナノ構造体の製造方法 - Google Patents

ナノ構造体およびナノ構造体の製造方法 Download PDF

Info

Publication number
JP2008311617A
JP2008311617A JP2008077106A JP2008077106A JP2008311617A JP 2008311617 A JP2008311617 A JP 2008311617A JP 2008077106 A JP2008077106 A JP 2008077106A JP 2008077106 A JP2008077106 A JP 2008077106A JP 2008311617 A JP2008311617 A JP 2008311617A
Authority
JP
Japan
Prior art keywords
substrate
pattern
nanostructure
etching
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008077106A
Other languages
English (en)
Other versions
JP5264237B2 (ja
Inventor
Yasuko Motoi
泰子 元井
Kenji Tamamori
研爾 玉森
Shidan O
詩男 王
Masahiko Okunuki
昌彦 奥貫
Haruto Ono
治人 小野
Toshiaki Aeba
利明 饗場
Nobuoki Yoshimatsu
伸起 吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008077106A priority Critical patent/JP5264237B2/ja
Priority to US12/109,701 priority patent/US7902637B2/en
Priority to CN2008100992482A priority patent/CN101308777B/zh
Publication of JP2008311617A publication Critical patent/JP2008311617A/ja
Priority to US12/880,188 priority patent/US8084365B2/en
Application granted granted Critical
Publication of JP5264237B2 publication Critical patent/JP5264237B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】Ｓｉを含む基板の表面に形成された、深さが２μｍ以上のパターンを有するナノ構造体、及び高アスペクトでナノオーダーのパターンを有するナノ構造体を製造する方法を提供する。
【解決手段】Ｓｉを含む基板の表面に形成された、深さが２μｍ以上のパターンを有するナノ構造体であって、
前記パターンの表面にＧａ又はＩｎを含み、該Ｇａ又はＩｎの濃度の最大値が前記基板の深さ方向に前記パターンの表面より５０ｎｍ以内に位置しているナノ構造体を構成する。
また、その製造方法として、前記Ｓｉを含む基板の表面に集束したＧａイオン又はＩｎイオンを照射して、該基板の表面を削りながらＧａイオン又はＩｎイオンを注入し、該基板の表面にＧａ又はＩｎを含む層を形成し、これをエッチングマスクとしてドライエッチングする方法を構成する。
【選択図】 図１

Description

本発明は、ナノ構造体およびナノ構造体の製造方法に関する。
近年、半導体集積回路の高集積化に伴い、微細なパターンを高精度に形成することへの要請が、より一層高まってきている。
従来から、微細構造の形成には、フォトリソグラフィーによるパターン形成方法が用いられてきている。
これによるパターン形成では、基板上にレジスト等の感光剤を塗布してレジスト膜を形成後、紫外光等の光源からフォトマスクを介してレジスト上に露光し、現像する。
そして、前記レジスト膜にパターンを転写し、これをマスクとして前記基板をエッチングする手法が採られる。基板の加工完了後は、前記レジスト膜を剥離する。
このフォトリソグラフィーによるパターン形成方法では、解像力が光源の波長に依存し、特に光源の波長の半分以下の線幅をもつパターンを形成するのは困難である。
例えば、光源に水銀ランプを用いた場合は波長３６５ｎｍ、ＫｒＦエキシマレーザーを用いた場合は波長２４８ｎｍである。
したがって、これらを使用して線幅が５００ｎｍ以下のパターンを形成するのは困難である。また、線幅が１００ｎｍ以下のパターンを形成するのはさらに困難である。このような微細なパターンを形成する場合、特に２μｍ以上、特に１０μｍ以上の深さに加工する場合は加工精度を維持することが一層困難になる。
そこで、線幅が５００ｎｍ以下（特に１００ｎｍ以下）の微細パターン形成には、紫外光に替えて、２０〜２００ｋＶに加速した電子ビームあるいはイオンビームが用いられる。
これらはそれぞれ電子ビームリソグラフィーおよびイオンビームリソグラフィーと呼ばれている。
これらの電子ビームリソグラフィーならびにイオンビームリソグラフィーでは、フォトマスクを使用せず、レジスト膜に電子ビームまたはイオンビームでパターンを直接描画することができる。
また、近年においては集束イオンビーム（ＦＩＢ）が半導体製造工程に取り入れられている。
例えば、特許文献１では図１４、図１５に示すような、イオンビームによる段差パターンの形成方法が提案されている。
図１４、図１５において、１２０１はＧａＡｓ基板、１２０２はＳｉＮｘ膜、１２０２ａはイオン注入部、１２０２ｂは段差パターン、１２０３はＧａイオン、１２０４はＣＦ４のラジカルである。
この方法では、イオンビームの加速電圧、イオンの原子種、イオンの価数の少なくとも１つを変えてイオン注入し、被エッチング材の深さ方向にイオン濃度ピーク領域を形成した後、ドライエッチングにより段差パターンの形成が行われる。また、特許文献２では、図１６に示すようにＧａＡｓ基板に表面酸化膜の存在、又は酸素分子照射のもとで、Ｇａイオンを打ち込む加工方法が開示されている。
図１６において、１３０１はＧａＡｓ層、１３０２は自然酸化膜、１３０３は酸化膜Ｇａ２Ｏ３、１３０４はＧａイオンビーム、１３０５はＧａイオンが注入されたＧａＡｓ層である。
さらに、特許文献３では、図１７に示すような、マイクロマシンを形成する方法が提案されている。
図１７において、１４０１はＳｉ基体、１４０２は集束イオンビームである。
この方法では、Ｓｉ基板に直接、Ｏ、Ｂｅ、Ｎ等のＦＩＢにより加速電圧を制御しつつ照射し、Ｓｉ化合物領域を形成することによってマイクロマシンを形成する手法が採られている。
また、特許文献４では、図１８に示すような磁気抵抗効果膜の製造方法が開示されている。
Ｓｉ含有無機レジストにＧａイオンビームを注入する時、同領域近傍に電子線を照射することで、電気的に中性化したイオンビームを照射する方法である。
さらに、特許文献５では、図１９に示すようなＳｉＮｘ膜などのマスク材にＧａイオンを打ち込み、マスク材をエッチングするパターニング方法が開示されている。
また、特許文献６では、図２０に示すようなエッチング方法が提案されている。図２０において、１７０２は絶縁膜、１７０３はシリコンウエハー、１７０４はイオン打込み領域、１７０５は非打込み領域である。この方法では、シリコン基板上の絶縁膜をマスクとしてイオンを打込み、ドライエッチングすることで、サイドエッチングの無い１００ｎｍ程度の段差を形成するエッチング方法である。さらに、特許文献６では、図２１に示すようなイオン打込みとドライエッチングを平行して行う装置も同時に提案されている。
図２１において、１７１１はイオン源、１７１２はイオン、１７１３はイオンの質量分離をするマグネット、１７１４はプラズマ反応層、１７１５は被加工物、１７１６はプラズマである。このような装置を用いてイオン打込みとドライエッチングを併行して行う方法も提案されている。
特許第３２４０１５９号 特開２００３−０５１４８８号公報 特開平４−１９０９８４号公報 特開２００２−３６８３０７号公報 特開平４−１３３３２５号公報 特開昭５８−１５１０２７号公報
しかしながら、上記従来例のフォトリソグラフィーによるパターン形成方法では、極めて微細な線幅（（特に１００ｎｍ以下））のパターンの形成が困難である。特に２μｍ以上、特に１０μｍ以上の深さに加工する場合は加工精度を維持することが一層困難になる。
例えば、レジスト膜をマスクとして深さ２μｍ以上の構造体を作製しようとすると、エッチングに耐えるためにレジスト膜厚を厚くする必要がある。
そのため、５００ｎｍ以下、特に１００ｎｍ以下の線幅によるパターンの形成は困難である。
また、上記特許文献１による段差パターンの形成方法においては、いくつかのイオン注入深さに濃度ピークを持つマスクを形成する際、加速電圧、イオンの原子種、イオンの価数の少なくとも１つを変えてイオン注入することが必要となる。そのため、条件の変更、条件だしに時間と手間を要する上、２μｍ以上、特に１０μｍ以上の深さのエッチングは困難である。また、図１４に示すように、この手法では、打込まれたイオン濃度ピークは基板の最表面ではなくいくつかの注入深さに極大値を持つ分布になっている。
また、上記特許文献２によるＧａイオンを打ち込む加工方法においても、ＧａＡｓ基板の加工には、５００℃程度の高温の加熱工程が必要となる。
さらに、上記特許文献３によるマイクロマシンを形成する方法では、加速電圧４０〜１０００ｋＶ以上で酸素等の軽元素をイオン化しているため、ビームスポットは、０．１μｍ程度であり、数μｍオーダーの加工しかできないものである。また、高アスペクトな段差形成のためには、より高電圧印加が必要となるため、電圧印加の制限がある上、注入深さを深くするほど、注入したイオンの横への広がりが大きくなる。そのため、高アスペクトな微細パターン形成には適さないものである。
また、上記特許文献４では、金属磁性体層を備える積層膜をエッチングするためにＳｉ含有の無機レジストをパターニングする手法である。
従って、レジストをパターニング後、さらに下層の金属磁性体層を備える積層膜をエッチングし、さらにレジストを剥離するプロセスを行っている。
また、Ｇａイオン注入時に同領域近傍に電子線を照射するためＧａイオン注入領域の位置精度が電子線に影響される。位置精度の良い電子ビーム照射の条件出しが困難である。
また、上記特許文献５では、Ｓｉ基板上にＳｉＮｘやＳｉＯ2などの薄膜をマスク材として用いており、そのマスク材にイオン注入を行う手法である。
これらのプロセスは、電子デバイス等に用いるとＧａイオンがデバイス性能に影響を及ぼす場合があり、Ｇａを含むマスク材の剥離や注入したＧａを取り除くための高温過熱工程が必要になる。
さらに、上記特許文献６では、Ｓｉ基板全体に直接各種イオンを打込む事もできる。ただし、図２１のイオン打込み方式を見ると、この手法ではイオンを偏向して基板に照射する構成になっているが、イオンを収束する構成やアパチャーが記載されていない。
従って、微細パターンを形成するためにはＳｉウエハーに絶縁層などのマスクをパターニング後、イオン注入を行い、マスク材を除去して、非打込み領域のエッチングを行う事が必要になる。この手法では、イオンは、ＦＩＢに比べ収束が十分でない構成のため、マスクがないと、１００ｎｍ以下のパターニングは困難である。
この様な手法は、マスクと被エッチング材とのエッチング選択比を高くとるのが困難であるので、２μｍ以上（特に１０μｍ以上）の深さを有する構造体を形状制御性よく形成することが困難である。
すなわち、高アスペクトな構造体、つまり深さまたは高さに対して幅が狭い構造体の形成が困難である。特に、幅がサブミクロン（特に５００ｎｍ以下）で、深さが２μｍ以上の深堀を必要とする微細パターンには適さないものである。
本発明は、上記課題に鑑み、Ｓｉを含む基板の表面に形成された、深さが２μｍ以上のパターンを有するナノ構造体を提供することを目的とするものである。また、本発明は、Ｓｉを含む基板の表面に、高アスペクトでナノオーダーのパターンを有するナノ構造体の製造が可能となる製造方法を提供することを目的とするものである。
本発明のナノ構造体とは、ＭＥＭＳ（ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）やＮＥＭＳ（ｎａｎｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）、光学デバイス等、２μｍ以上（特に１０μｍ以上）の深さを有する構造体を示す。
本発明は、つぎのように構成したナノ構造体およびナノ構造体の製造方法を提供するものである。
本発明のナノ構造体は、Ｓｉを含む基板の表面に形成された、深さが２μｍ以上のパターンを有するナノ構造体であって、
前記パターンの表面にＧａ又はＩｎを含み、該Ｇａ又はＩｎは前記基板の深さ方向に所定の濃度分布を有し、該濃度の最大値が前記パターンの最表層に位置していることを特徴とする。
また、本発明のナノ構造体は、前記Ｇａ又はＩｎの濃度の最大値が、前記パターンの表面より５０ｎｍ以内に位置していることを特徴とする。
本発明において、最表層とは、深さが０〜５０ｎｍの領域を示すものとする。
また、本発明のナノ構造体は、前記パターンの表面において、Ｘ線光電子分光分析法によって検出されるＧａ又はＩｎとＳｉの元素組成比Ｇａ／Ｓｉ又はＩｎ／Ｓｉが、０．４原子％以上であることを特徴とする。
また、本発明のナノ構造体は、前記パターンの表面において、Ｘ線光電子分光分析法によって検出されるＧａのピークが、１１１０から１１２０ｅＶの範囲内であることを特徴とする。
また、本発明のナノ構造体は、少なくとも５００ｎｍ以下の線幅のパターンを有することを特徴とする。
また、本発明のナノ構造体の製造方法は、Ｓｉを含む基板を用い、エッチングによってナノ構造体を製造するナノ構造体の製造方法であって、
前記Ｓｉを含む基板の表面に集束したＧａイオン又はＩｎイオンを照射して、該基板の表面を削りながら該Ｇａイオン又はＩｎイオンを注入し、該基板の表面にＧａ又はＩｎを含む層を形成する工程と、
前記基板の表面に形成されたＧａ又はＩｎを含む層をエッチングマスクとして、フッ素（Ｆ）を含むガスでドライエッチングし、所定の線幅による深さが２μｍ以上のパターンを有するナノ構造体を形成する工程（深堀エッチング工程ともいう）と、を含むことを特徴とする。
ここでいう深堀エッチング工程とは、特にアスペクト比（深さと幅の比）が５以上の構造体のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）工程を意味する。その一例は、公知のＢｏｓｈ式ＲＩＥ工程がある。
また、本発明のナノ構造体の製造方法は、前記Ｇａイオン又はＩｎイオンの注入に際し、Ｘ線光電子分光分析法によって検出されるＧａイオン又はＩｎイオンの注入量を、Ｓｉに対して０．４原子％以上とすることを特徴とする。
また、本発明のナノ構造体の製造方法は、Ｓｉを含む基板を用い、エッチングによって該基板表面に所定ピッチによる凹凸形状のパターンを有するナノ構造体を製造するナノ構造体の製造方法であって、
前記Ｓｉを含む基板の表面に集束したＧａイオン又はＩｎイオンを照射するに際し、Ｇａイオン又はＩｎイオンをスキャンし、前記基板の表面にＧａ又はＩｎを含む層を所定のピッチで形成する工程と、
前記基板の表面に所定のピッチで形成されたＧａ又はＩｎを含む層をエッチングマスクとして、フッ素（Ｆ）を含むガスでドライエッチングし、所定ピッチと線幅による凹凸形状のパターンを有するナノ構造体を形成する工程と、を含むことを特徴とする。
また、本発明のナノ構造体の製造方法は、前記基板の表面に形成されるＧａ又はＩｎを含む層のピッチが、少なくとも１μｍ以下であることを特徴とする。
また、本発明のナノ構造体の製造方法は、Ｓｉを含む基板を用い、エッチングによって該基板表面に複数段の段差パターンを有するナノ構造体を製造するナノ構造体の製造方法であって、
前記基板の表面に段差パターンを形成する工程と、
前記基板表面に形成された段差パターン上に、集束したＧａイオン又はＩｎイオンを照射して該基板の表面にＧａ又はＩｎを含む層を形成する工程と、
前記基板の表面に形成されたＧａ又はＩｎを含む層をエッチングマスクとして、前記基板表面をフッ素（Ｆ）を含むガスでドライエッチングして深堀加工し、複数段の段差パターンを形成する工程と、を含むことを特徴とする。
また、本発明のナノ構造体の製造方法は、上記したナノ構造体の製造方法を、少なくとも１回以上繰り返すことにより、更に段差の増加した段差パターンを有するナノ構造体を製造することを特徴とする。
本発明によれば、Ｓｉを含む基板の表面に形成された、深さが２μｍ以上のパターンを有するナノ構造体を実現することができる。
また、本発明は、線幅が５００ｎｍ以下、特に１００ｎｍ以下で、深さが２μｍ以上のパターンを有するナノ構造体を実現することができる。
また、本発明の製造方法によれば、Ｓｉを含む基板の表面に、高アスペクトでナノオーダーのパターンを有するナノ構造体の製造が可能となる。
以上のように、本発明によれば、Ｓｉを含む構造体の表面に直接、２μｍ以上の深さを有するナノ構造体を得ることができるが、それは本発明者らが鋭意検討を行った結果に基づくものである。
すなわち、本発明者らは、２μｍ以上の深さのエッチングに耐える十分なマスク性能が必要である点に着目し、マスク材料について鋭意検討を行った。
その結果、Ｓｉを含む構造体表面にＧａを注入する際、濃度や注入条件を制御することで良好なマスク性能を得ることができることを見出し、本発明の完成に至ったものである。具体的には、Ｓｉを含む構造体の最表面に集束したＧａイオンを照射する。これにより、構造体の表面をわずかに削りながらＧａイオンが注入される。
このため、通常のイオン注入とは異なり、最表面近傍にＧａの濃度がピークをもつ領域が形成される。
ここで、上記最表面近傍とは、上記構造体の表面から深さ方向に所定の濃度分布を有するＧａの該濃度の最大値が、上記構造体の最表層（表面より５０ｎｍ以内）に位置するように分布されている領域をいう。
本発明では、深さ０〜５０ｎｍの領域を最表層（最表面も含む）と定義した。
そして、当該Ｇａの分布は、理想的にはＧａの上記深さ方向における濃度最大値を有する領域が、最表層に位置することである。
本発明において、上記最表層は、好ましくは０〜５０ｎｍ、より好ましくは０〜２０ｎｍであって、実質的に最表面（０ｎｍ）も含む。本発明において、実質的に最表面とは、厳密に深さ０ｎｍだけでなく、１０ｎｍ以内の範囲の分布も含む。
このように、Ｓｉを含む構造体の最表層にＧａイオンを、上記したように特定の分布状態を保って注入させることにより、深さ２μｍ以上（特に１０μｍ以上）のエッチングに対しても、十分なマスク性能を有するパターンを形成することが可能となる。
さらに、Ｇａイオンの注入領域がＳｉを含む構造体の最表面に特定することにより、Ｇａイオン打ち込み工程に際し加速電圧を小さくすることができ、Ｓｉを含む構造体に不要なダメージを与えることを抑制することができる。
以上のように、極微量のＧａイオンをＳｉを含む構造体の最表層に選択的に注入することで、従来において達成することができなかったエッチングに対する極めて高いマスク性能を付与することが可能となる。
なお、以上ではエッチング深さを２μｍ以上の深さにすることが可能であることについて説明したが、エッチング深さはエッチング条件により制御可能であり、本発明は１μｍ以下にする場合にも適用できることは勿論のことである。
また、本発明では、Ｓｉを含む構造体表面にＧａイオンを注入する例を示したが、Ｇａの代りにＩｎイオンを用いた場合でも同様の結果が期待できる。
また、本発明のナノ構造体は、ＭＥＭＳやＮＥＭＳあるいは光学デバイスなどの２μｍ以上の深さを有する構造に適用される。
［第１の実施形態］
つぎに、本発明のパターン形成方法を適用した本発明の第１の実施形態におけるナノ構造体およびナノ構造体の製造方法について説明する。
図１に、本実施の形態におけるＳｉを含む基板の表面に、所望のＧａを含むパターンを有するナノ構造体の構成例について説明する。図１（ａ）は平面図、図１（ｂ）は断面図である。
図１において、１１は基板、１２はパターン、１２ａはパターン表面、１３はエッチング底面である。
本実施の形態におけるナノ構造体において、基板１１として、Ｓｉを含む基板が用いられる。
例えば、シリコン、ＳｉＯ２、ＳｉＮ、等の単体基板は勿論のこと、ＳｉＯ２上のシリコン膜、ＳｉＯ２上のＳｉＮ膜、シリコン上のＳｉＯ２膜、シリコン上のＳｉＮ膜、ＳｉＮ上のシリコン膜、ＳｉＮ上のＳｉＯ２膜を用いることができる。また任意の基板（例えば金属、ガラス、樹脂、セラミックス等）上のＳｉを含む膜、等を用いることができる。パターン表面１２ａは、表面にＧａを含む層である。パターン１２は、パターン表面１２ａを含み基板１１上に構成された凸部で構成されている。
パターン幅Ｗは、１００ｎｍ以下が可能であるが、Ｇａ／Ｓｉが０．４原子％以上であれば、数１００μｍ程度も可能である。
パターン表面１２ａとエッチング底面１３の距離ｄ、すなわち、エッチング深さは、２μｍ以上とされる。
なお、以上の説明では、Ｇａによる場合について説明したが、Ｉｎによる場合においても、Ｉｎ／Ｓｉが０．４原子％以上であれば、上記Ｇａの場合と同様の結果が期待できる。
ここで、パターン表面１２ａにおけるＧａ濃度を、透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｙ）と、
二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ−ｍｉｃｒｏｐｒｏｂｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）と、
Ｘ線光電子分光分析法（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）と、によって確認した。
また、表面分析精度向上のため、基板端部にパターン１２ａと同等のＧａ注入領域を２００μｍ□程度の大きさで形成した。
特に、線幅Ｗが１００ｎｍで作製されたパターン１２上の、パターン表面１２ａと同等のＧａ注入領域におけるＧａの深さ方向の濃度を分析したところ、つぎのような結果が得られた。
まず、Ｘ線光電子分光分析法（ＸＰＳ）により分析し、Ｇａ元素とＳｉ元素の元素組成比Ｇａ／Ｓｉを算出した。その結果、Ｇａ／Ｓｉが０．４原子％以上であった。
次に、二次イオン質量分析法（ＳＩＭＳ）により分析して確認した。その結果、図２に示すような最表面近傍に濃度最大値を持つ結果が得られた。
この結果は、図１のパターン表面１２ａを断面ＴＥＭ元素分析した値とよく一致している。
次に、図１のナノ構造を製造するための製造方法について説明する。
図４に、本実施の形態におけるナノ構造の製造方法の一例を説明する図を示す。なお、図４には図１の第１の実施形態と同じ構成に同一の符号が付されているので、共通する部分の説明は省略する。
図４において、１４は集束イオンビーム（ＦＩＢ）、１５は集束イオンビーム（ＦＩＢ）の照射領域、１６は反応性イオンエッチングを示している。
まず、十分洗浄した基板１１を集束イオンビーム（ＦＩＢ）装置に導入し（図４（ａ））、所望の位置にＧａイオンによる集束イオンビーム１４を照射し、集束イオンビーム（ＦＩＢ）の照射領域１５を形成する（図４（ｂ））。
Ｇａイオンによる集束イオンビーム（ＦＩＢ）装置では、加速電圧３０ｋＶ程度で分解能７ｎｍ以下に集束させることが可能である。また、加速電圧が高いほど分解能は高くなるが、通常は３０乃至４０ｋＶ程度の条件で用いられる。本発明においては、注入したイオンの濃度最大値を有する領域の深さが最表層（パターン表面から０〜５０ｎｍ）に位置するように制御することが重要である。
このようなよく集束されたイオン源は、通常のイオン注入と異なり、主として表面加工に用いられている。
例えば、半導体ウエハー等のデバイスに欠陥が生じた場合にその断面形態を確認するため、このようなＧａイオンによる集束イオンビーム（ＦＩＢ）装置により、所望の位置を微小にエッチング加工し、取り除く際などに用いられる。
従って、Ｓｉ基板や石英基板等のデバイスでよく用いられる材料に関しては、照射条件によるエッチング深さの関係が既に得られている。
装置使用者は、装置モニター上でビームを指定し、加工領域、加工深さを設定すると、その条件によって自動的に加工時間を算出し、指定した加工深さにエッチング可能である。また、加工領域は、モニター上で指定した領域のみをＦＩＢスキャンすることで容易に制御可能である。
従って、このようなＧａイオンによる集束イオンビーム（ＦＩＢ）装置を用いれば、Ｇａイオン注入量も指定位置に指定条件で容易に調整可能である。
イオン注入したパターン表面１２ａは、注入量を同等位置の表面分析で確認することが可能である。ここで同等位置とは、イオン注入を行った位置だけでなく、同一条件でイオン注入を行った他の位置又は同一材料からなる他の基板も含む。Ｘ線光電子分光分析法（ＸＰＳ）による分析では、非破壊で表面分析が可能であり、通常、表面から１０ｎｍ程度までの情報の評価がされる。
本実施の形態においては、前述したように、エッチング前のＧａ量をＸ線光電子分光分析法（ＸＰＳ）による分析で確認した。
これにより、本発明者らによって、Ｓｉ量に対し、０．４原子％以上の注入量でエッチングに対するマスク効果を発揮するという知見が得られた。マスク効果を発揮するＧａ量は０．４原子％以上であり、上限は無いが、必要以上に注入すると時間もかかる上、コスト増大の１つの要因となる。従って、５０原子％以下とすることが望ましい。
次に、エッチング前の深さ方向のＧａ注入濃度を確認するため、二次イオン質量分析法（ＳＩＭＳ）により分析を行った。
これにより、前述したように、図２に示すような結果が得られた。ＳＩＭＳ分析では、試料の最表面２ｎｍ程度は、プロファイルが乱れることが知られている。図２は、その影響を取り除いた結果を示している。
十分なマスク性能を得るＧａイオン注入量は、５×１０１４／ｃｍ２程度以上の注入量が必要である。
例えば、Ｓｉ基板に３０ｋＶで十分に集束したＧａイオンを３．３×１０１５／ｃｍ２程度注入したところ、表面をわずかに削りながら注入される。
このため、ｔ０＝６ｎｍの深さで、Ｇａ濃度Ｎ０＝６．５×１０２０／ｃｍ３程度（約１．３原子％）の濃度を有する。
このような濃度勾配を持つ分布になるのは、５×１０１４／ｃｍ２程度以上注入した場合であり、少ない場合は、表面が削られないので、最表面のＧａ濃度は低くなる。
例えば、注入量２×１０１４／ｃｍ２では、深さ約２０ｎｍ程度に極大値を持つ濃度勾配を示す。
このようにＧａを注入する際の加速電圧とイオン注入量とを制御することで、最表層に選択的にイオンを注入することができる。
本発明においては好ましくは０〜５０ｎｍ、より好ましくは０〜３０ｎｍ、最適には０〜２０ｎｍである。
イオン濃度の極大値がこの範囲を超える深い位置に分布するように注入すると、母材である基板にダメージを与える場合があるため好ましくない。
次に、十分にＧａイオンを注入した基板を、反応性イオンエッチング装置にセットし、フッ素（Ｆ）雰囲気中で反応性イオンエッチング（加工深さが一定以上深いものを深堀ＲＩＥともいう）１６を行った（図４（ｃ））。
導入ガスは、例えばＳＦ６とＣ４Ｆ８を交互に導入し、所望の時間エッチングを行う。
１００ｎｍ以下の構造体は、走査型電子顕微鏡（ＳＥＭ）でその形態を確認することが可能である。
エッチング途中の状態を確認するため、表面分析用に基板端部に形成した２００μｍ□程度の注入領域を、光学顕微鏡で観察することが可能である。
その位置をモニターすることで１００ｎｍ以下の構造体位置を予想することもできる。
光学顕微鏡で十分な段差が得られた基板を、走査型電子顕微鏡（ＳＥＭ）評価したところ、図１０に示すように、十分な段差を得ることができていることが確認できた。
すなわち、Ｇａイオン注入量５×１０１５／ｃｍ２程度以上では、表面が滑らかで、２μｍ以上の十分な段差を得ることができていることが確認できた。
一方、十分に照射しなかった位置、例えば、注入量２×１０１４／ｃｍ２の照射位置は、光学顕微鏡で黒い領域が点状に発生する。
この位置を走査型電子顕微鏡（ＳＥＭ）観察したところ、細い針状のピラーが多数観察され、照射位置の凹凸が激しく、エッチングに対するマスク効果も認められない。
この結果から、原因を予想すると、十分に集束したＧａイオンビームでは、ある一定以上のイオンビーム注入によって、表面がわずかに削れながら、イオンビームが照射され続ける。
この結果、最表面近傍（最表面層）のＧａ濃度が最大値を持つ領域が形作られ、当該領域がエッチング耐性向上の機能を有するものと推定される。
本実施の形態では、十分に集束したＧａイオンビームを構造体表面にスキャンすることによって、表面をわずかに削りながら同時にイオン注入を行うことができる。
従って、一定濃度以上のＧａイオンを注入することで、構造体の最表面近傍すなわち表面から０〜５０ｎｍの深さ領域である最表層にＧａ濃度の最大値を持つようにイオンを注入することが可能である。
このような濃度勾配を有する領域を形成することで、表面が平滑で、２μｍ以上のエッチング耐性を持つ良好なパターンが形成可能になる。
［第２の実施形態］
次に、本発明の第２の実施形態におけるＳｉを含む基板を用い、エッチングによって該基板表面に所定ピッチによる凹凸形状のパターンを有するナノ構造体を製造するナノ構造体の製造方法について説明する。
図５に、本実施形態におけるパターン形成方法を説明する図を示す。
図５において、２１はＳｉを含む基板、２２はパターン、２２ａはパターン表面、２３はエッチング底面、２４は集束イオンビーム（ＦＩＢ）、２５はＦＩＢ照射領域、２６は反応性イオンエッチングである。
また、図６に本実施の形態のパターン形成方法における集束イオンビーム（ＦＩＢ）の照射条件の一例を示す。
図６には、図５に示した部位と同じ部位に図５に示した符号と同一の符号が付されており、ＦＩＢ照射領域２５にピッチ（ｄ）でＦＩＢ照射した場合のドーズ量と位置の一例が示されている。
基板２１としては、図１で説明したものと同様に、シリコン、ＳｉＯ２、ＳｉＮ、等の単体基板は勿論のこと、つぎのような基板を用いることができる。
例えば、ＳｉＯ２上のシリコン膜、ＳｉＯ２上のＳｉＮ膜、シリコン上のＳｉＯ２膜、シリコン上のＳｉＮ膜、ＳｉＮ上のシリコン膜、ＳｉＮ上のＳｉＯ２膜、等を用いることができる。
また、任意の基板（例えば金属、ガラス、樹脂、セラミックス等）上にＳｉを含む膜、等を用いることができる。
パターン表面２２ａは、表面にＧａを含む層である。パターン２２は、パターン表面２２ａを含み基板２１上に構成された表面に凹凸面を有する凸部である。
パターン幅Ｗは、５００ｎｍ以下が可能であるが、Ｇａ／Ｓｉが０．４原子％以上であれば、数１００μｍ程度も可能である。
パターン表面２２ａとエッチング底面２３の距離Ｄ、即ち、エッチング深さは、エッチング条件で制御可能であり、１μｍ以下にすることもでき、また１０μｍ以上も可能である。
次に、図５および図６を参照しながら本実施の形態におけるパターン形成方法について説明する。
まず、十分洗浄した基板２１をＦＩＢ装置に導入し（図５（ａ））、所望の位置にＧａイオン２４を照射し、Ｇａイオン照射領域２５を形成する（図５（ｂ））。
ＧａイオンＦＩＢ装置では、加速電圧３０ｋＶ程度で例えば分解能５〜７ｎｍ以下に集束させることが可能である。
このようなよく集束されたイオン源は、通常のイオン注入と異なり、主として表面加工に用いられている。
例えば、半導体ウエハー等のデバイスに欠陥が生じた場合にその断面形態を確認するため、このようなＧａイオンＦＩＢ装置により、所望の位置を微小にエッチング加工し、取り除く際などに用いられる。
従って、Ｓｉ基板や石英基板等のデバイスでよく用いられる材料に関しては、照射条件によるエッチング深さの関係が既に得られている。
従って、装置使用者は、このような集束イオンビーム（ＦＩＢ）装置を用いることにより、装置モニター上でビームを指定し、加工領域、加工深さを設定するとその条件によって、自動的に加工時間を算出し、指定した加工深さにエッチング可能である。
また、加工領域は、モニター上で指定した領域のみを集束イオンビーム（ＦＩＢ）装置でスキャンすることで、簡単に制御可能である。従って、Ｇａイオン注入量も指定位置に指定条件で容易に調整可能である。
同様に、Ｇａイオン照射時のピッチをｄとし、ドーズ量が基板面内方向にあるエネルギー分布を持つよう照射を行う。
ピッチｄは、１μｍ以下で制御することが可能である。さらに必要に応じて、１μｍ以上のピッチも形成可能である。
図６で、ピッチｄ＝１μｍとすると、１点あたり、５×１０１４／ｃｍ２程度以上となるようＧａイオン注入を行う。
次に、十分にＧａイオンを注入した基板２１を、反応性イオンエッチング装置にセットし、フッ素（Ｆ）雰囲気中で反応性イオンエッチング２６を行う（図５（ｃ））。
導入ガスは、例えばＳＦ６とＣ４Ｆ８を交互に導入し、所望の時間エッチングを行う。
上記のようなガスを用いることで、エッチングとパターンの側壁保護を交互に行うことができるので、このエッチングで垂直性の良い深堀のパターンを得ることが可能になる。
更に、上記Ｇａマスクを用いた深堀ＲＩＥにおいて、加工条件を調整することによって、側壁の傾斜角度、平坦度、または形状を制御することが可能である。
加工条件を調整することは、エッチングとパターンの側壁保護の２つの作用を交互に行う際、それぞれの時間、装置内圧力、加工パワー、及びＳＦ６とＣ４Ｆ８の流量等を目的に合わせて最適に調整することを意味する。
エッチング時間を変えることでエッチング底面２３の深さを変えることができる。数分程度のエッチングで凹凸部を持ったパターンの形成が可能となる。
以上の製造方法によれば、Ｓｉを含む基板の表面に、高アスペクトでナノオーダーのパターンを有するナノ構造体の製造が可能となる。
以下に、本発明の実施例について説明するが、本発明はこれらによって何ら限定されるものではない。
［実施例１］
実施例１においては、図１に示したナノ構造体を作製する一例について説明する。
基板１１として、Ｓｉ基板を用いた。パターン幅Ｗは、１００ｎｍ、エッチング深さは２０μｍとした。
本実施例におけるナノ構造体作製方法は、上記本発明の実施の形態で説明した図４に示すナノ構造の製造方法と、基本的に同じ工程によるものであるから、ここでも図４を用いて説明する。
まず、Ｓｉ基板１１を集束イオンビーム（ＦＩＢ）装置にセットする（図４（ａ））。
その際、Ｓｉ基板１１は、集束イオンビーム（ＦＩＢ）１４に対し、垂直になるようセットする。
予め、集束イオンビーム（ＦＩＢ）１４はよく調整を行ってあるが、照射前には、基板エッジ近傍で確認した。
中央に長さ１０μｍ、幅Ｗ＝１００ｎｍの照射領域を５箇所、基板の端に評価用として２００μｍ□の照射領域を２箇所セットし、集束イオンビーム（ＦＩＢ）による照射を行い、基板１１の表面に７箇所のイオンビーム照射領域１５を作製する。
照射時の条件は、加速電圧３０ｋＶ、ビーム電流５ｎＡとし、通常のＳｉ基板加工では、５０ｎｍ程度エッチングすることになるよう照射時間を調整する（図４（ｂ））。
照射後に、再度基板エッジ近傍でビームを確認したところ、精度良く加工されていた。
次に、集束イオンビーム（ＦＩＢ）でイオンビーム照射領域１５を行った基板１１を取り出し、ＸＰＳ表面分析を行った。
イオンビーム照射領域１５は、Ｇａが検出され、Ｓｉに対するＧａ量は、約７原子％である。Ｇａ以外にＯ、Ｃ等も検出された。
次に、この基板１１を反応性イオンエッチング装置にセットし、フッ素（Ｆ）雰囲気中で反応性イオンエッチング１６を行った。
導入ガスは、ＳＦ６とＣ４Ｆ８を交互に導入し、約５分のエッチングを行う（図４（ｃ））。
上記のようなガスを用いることで、エッチングとパターンの側壁保護を交互に行うことができるので、このエッチングで垂直性の良い深堀のパターンを得ることが可能になる。
装置から取り出し、光学顕微鏡でエッチング深さを確認したところ、約２０μｍであった。
また、基板中央部の微小パターンを走査型電子顕微鏡（ＳＥＭ）で確認したところ、パターン表面１２ａは、平坦であり、幅Ｗ＝１００ｎｍ程度、深さｄ＝２０μｍ程度であることがわかった。基板の端に形成した評価用の２００μｍ□照射領域と同等にエッチングされていることを確認した。
次に、ＳＩＭＳで２００μｍ□領域の深さ方向分析を行った。Ｇａ濃度に関し、図２に示すプロファイルが得られた。Ｇａ濃度は、最表面が最も高かった。
（比較例１）
比較例１では、実施例１と同等の基板を用い、同等の加工領域を設定してＧａイオンビーム照射を行った。
加速電圧３０ｋＶ、ビーム電流５ｎＡとし、照射時間のみ実施例１の１／１０程度になるよう時間を調整した。
イオンビーム照射後に、１００μｍ□領域のＸＰＳ表面分析を行ったところ、イオンビーム照射領域の最表面では、Ｇａが検出され、Ｓｉに対するＧａ量は、約０．３原子％であった。Ｇａ以外にＯ、Ｃ等も検出された。
次に、この基板を実施例１と同等条件で反応性イオンエッチングを行った。
光学顕微鏡と走査型電子顕微鏡（ＳＥＭ）で確認したところ、パターン表面の凹凸が激しく、照射位置のエッチング耐性が不十分であることがわかった。深さｄは、ほとんど測定できない１μｍ以下のレベルであった。
［実施例２］
実施例２では、実施例１と同等の基板表面をフッ酸処理し、表面酸化層を取り除いた基板を用いた。実施例１と同等条件でＧａイオン照射を行った。
実施例１と同様に、ＸＰＳ分析を行ったところ、イオンビーム照射領域１５は、Ｇａが検出され、Ｓｉに対するＧａ量は、約６原子％であった。
Ｇａ以外にＣ等も検出された。Ｇａを示すピーク近傍を拡大表示したところ、図３に示すＸＰＳ表面分析の結果が得られていた。
Ｇａ金属を示すピークが、１１１０から１１２０ｅＶの範囲内（１１１６〜１１１７ｅＶ近傍）に確認された。
次に、この基板を実施例１と同等条件で反応性イオンエッチングを行った。
光学顕微鏡と走査型電子顕微鏡（ＳＥＭ）で確認したところ、パターン表面２ａは、平坦であり、幅Ｗ＝１００ｎｍ程度、深さｄ＝２２μｍ程度であることがわかった。
基板の端に形成した評価用の１００μｍ□照射領域と同等にエッチングされていることを確認した。
実施例１に比べエッチング深さがやや深いのは、イオン照射していない位置の自然酸化膜が取り除かれたためと考えられる。
イオン照射領域１５は、エッチング後も平坦であり、Ｇａイオン照射によってマスク効果を持つことを確認した。
［実施例３］
実施例３においては、図５に示したナノ構造体を作製する一例について説明する。
基板２１としてＳｉを用いた。パターン幅Ｗは、２μｍ、ドーズピッチｄ＝５００ｎｍ、オーバーラップ０％、エッチング深さは２μｍとした。
本実施例におけるナノ構造体作製方法は、上記本発明の実施の形態で説明した図５に示すナノ構造の製造方法と、基本的に同じ工程によるものであるから、ここでも図５を用いて説明する。
まず、Ｓｉ基板２１を集束イオンビーム（ＦＩＢ）装置にセットした（図５（ａ））。その際、基板２１は、集束イオンビーム（ＦＩＢ）２４に対し、垂直になるようセットした。
予め、集束イオンビーム（ＦＩＢ）２４はよく調整を行ってあるが、照射前には、基板エッジ近傍で精度を確認した。中央に長さ１０μｍ、幅Ｗ＝２μｍ、ピッチｄ＝５００ｎｍの照射領域を５箇所、基板の端に評価用として１００μｍ□の照射領域を２箇所セットし、集束イオンビーム（ＦＩＢ）による照射を行い、基板２１の表面に７箇所のイオンビーム照射領域２５を作製した。
照射時の条件は、加速電圧３０ｋＶ、ビーム電流５ｎＡとし、通常のＳｉ基板加工では、５０ｎｍ程度エッチングすることになるよう照射時間を調整した（図５（ｂ））。
照射後に、再度基板エッジ近傍でビームを確認したところ、精度良く加工されていた。
次に、集束イオンビーム（ＦＩＢ）でイオンビーム照射領域２５を行った基板２１を取り出し、ＸＰＳ表面分析を行った。
イオンビーム照射領域２５は、Ｇａが検出され、Ｓｉに対するＧａ量は、約７原子％であった。
Ｇａ以外にＯ、Ｃ等も検出された。
次に、この基板２１を反応性イオンエッチング装置にセットし、フッ素（Ｆ）雰囲気中で反応性イオンエッチング２６を行った。
導入ガスは、ＳＦ６とＣ４Ｆ８を交互に導入し、約２分のエッチングを行った（図５（ｃ））。
上記のようなガスを用いることで、エッチングとパターンの側壁保護を交互に行うことができるので、このエッチングで垂直性の良い深堀パターンを得ることが可能になる。
装置から取り出し、光学顕微鏡でエッチング深さを確認したところ、約２μｍであった。また、基板中央部の微小パターンを走査型電子顕微鏡（ＳＥＭ）で確認したところ、パターン表面２２ａは、５００ｎｍのピッチで凹凸を有しており、幅Ｗ＝２μｍ、深さＤ＝２μｍ程度であることがわかった。
基板の端に形成した評価用の２００μｍ□照射領域と同等にエッチングされていることを確認した。
（比較例２）
比較例２では、実施例３と同等の基板を用い、同等の加工領域を設定してＧａイオンビーム照射を行った。
加速電圧３０ｋＶ、ビーム電流５ｎＡとし、ドーズピッチを５０ｎｍ、オーバーラップを５０％になるよう加工条件を調整した。
次に、この基板を実施例１と同等条件で反応性イオンエッチングを行った。
光学顕微鏡と走査型電子顕微鏡（ＳＥＭ）で確認したところ、パターン表面が平坦な、パターンが得られた。
エッチング深さは、実施例３と同様２μｍであることがわかった。
［実施例４］
実施例４では、実施例３と同等の基板を用い、図７に示すような条件でイオンビーム照射を行った。
すなわち、ドーズピッチｄ１＝１００ｎｍ、照射無し領域ｄ２＝６００ｎｍ、繰り返しドーズ周期ｄ３＝２．６μｍ、エッチング深さＤ＝２０μｍとした。
他の条件は、実施例１と同等条件でＧａイオン照射を行った。
次に、この基板を実施例３と同等条件で約２０分、反応性イオンエッチングを行った。光学顕微鏡と走査型電子顕微鏡（ＳＥＭ）で確認したところ、パターン表面２２ａは、図８に示すような、幅Ｗ＝１００ｎｍ程度、深さＤ＝２０μｍ程度であることがわかった。図８において、３１は基板、３２はパターン、３２ａはパターン表面、３３はエッチング底面である。基板の端に形成した評価用の２００μｍ□照射領域と同等にエッチングされていることを確認した。
［実施例５］
実施例５では、実施例３と同等の基板を用い、図９に示すようなパターンを形成した。図９において、４１は基板、４２ａ、４２ｂは集束イオンビーム（ＦＩＢ）の照射領域、４３はエッチング底面である。
集束イオンビーム（ＦＩＢ）の照射領域４２ａは、実施例１と同等条件で、集束イオンビーム（ＦＩＢ）の照射領域４２ｂは、ドーズピッチを５０ｎｍ、オーバーラップを５０％になるよう加工条件を調整した。
次に、この基板を、実施例３と同等条件で約２０分、反応性イオンエッチングを行った。
光学顕微鏡と走査型電子顕微鏡（ＳＥＭ）で確認したところ、表面に凹凸を持つパターンと平坦な表面を確認した。
両パターンのエッチング深さＤは、約２０μｍであった。
［実施例６］
実施例６においては、上記実施例とは異なる形態によるナノ構造体（３次元構造体）の製造方法について説明する。
図１１に、本実施例におけるナノ構造体（３次元構造体）の製造方法について説明する断面図を示す。
図１１において、１０１はシリコン基板、１０２はアルミ薄膜、１０３はレジストパターン、１０４は溝パターン、１０５はエッチングマスク、１０６はナノ構造体である。
まず、シリコンからなる基板１０１を準備する（図１１（ａ））。
次に、シリコン基板１０１上に、例えば、アルミ薄膜１０２をＥＢ蒸着法により２００ｎｍ厚さに成膜する（図１１（ｂ））。
次に、シリコン基板１０１上に、フォトレジスト膜を塗布形成し、露光及び現像を行うことで、レジストパターン１０３を形成する（図１１（ｃ））。
このときに、露光に用いる位置合わせマーク（不図示）のパターンも形成しておく。
次に、このレジストパターンをエッチングマスクとして、アルミ薄膜１０２を塩素ガス系の反応性ドライエッチングを用いてパターニングする。
その後、レジストパターン１０３を、例えばレジスト剥離液を用いて除去すると、アルミ薄膜１０２からなるパターンが形成される（図１１（ｄ））。
次に、アルミ薄膜１０３からなるパターンをエッチングマスクとして、シリコン基板１０１に溝パターン１０４を形成する。
例えば、ＳＦ６ガスとＣ４Ｆ８ガスを交互に用いるプロセス適用の深堀ＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いて、シリコン基板１０１に幅２００ｎｍ、２００ｎｍピッチ、深さ４μｍの溝パターン１０４を形成する。
そして、アルミ薄膜１０２からなるパターンをウェットエッチングで除去し、シリコン基板１０１上に２段の段差パターンを形成する（図１１（ｅ））。
次に、上記の位置合わせマーク（不図示）を用いて、位置合わせを行いながら、シリコン基板の段差パターン上の所望の位置に、Ｇａの集束イオンビーム（ＦＩＢ）を基板面内走査で照射しながらＧａ含有部分からなるエッチングマスク１０５を形成する。
このエッチングマスク１０５の形成条件は、例えば、Ｇａの集束イオンビーム（ＦＩＢ）を加速電圧３０ｋＶ、ビーム電流５００ｎＡとする。
このとき、基板内のＧａイオンの深さ分布ピークは、シリコン基板１０１の表面（パターン表面）から、数１０ｎｍ程度となる。
次に、Ｇａイオン含有部分をエッチングマスク１０５として、シリコン基板１０１を深堀加工するため、深堀ＲＩＥを行う（図１１（ｆ））。
この深堀ＲＩＥによって、シリコン基板１０１に、１段が幅１００ｎｍ、２００ｎｍピッチ、深さ４μｍ幅１００ｎｍで、構造深さが１０μｍで、３段のナノ構造体１０６を形成することができる（図１１（ｇ））。
この深堀ＲＩＥには、例えば、ＳＦ６ガスとＣ４Ｆ８ガスを交互に用いるＢｏｓｃｈプロセスを適用することで、エッチングマスクを薄くすることができる。
すなわち、シリコン基板１０１と、エッチングマスク１０５のエッチング選択比を高くすることができるため、エッチングマスクは、数１０ｎｍ程度でも充分である。
本発明においては、Ｇａイオンの深さ分布ピークは、基板の最表層、すなわち０〜５０ｎｍが好ましく、より好ましくは０〜３０ｎｍ、最適には０〜２０ｎｍの深さにピークがある。
上記のようなガスを用いることで、エッチングとパターンの側壁保護を交互に行うことができるので、このエッチングで垂直性の良い深堀のパターンを得ることが可能になる。
なお、必要に応じてシリコン基板１０１上のＧａイオン含有部分１０５に含まれるＧａは、例えば、オーブンで６００℃程度に加熱した後、塩酸溶液でエッチングすることで除去しても良い。
以上のように、本実施例によるナノ構造体の形成方法では、３次元加工に用いるエッチングマスクをＧａ収束イオンビームにより、段差上の任意の場所にエッチングマスクを形成可能である。
このため、高アスペクトな段差パターンを有するナノ構造体を製造可能である。
［実施例７］
実施例７においては、上記実施例とは更に異なる形態による複数段の段差パターンを有するナノ構造体（３次元構造体）の製造方法について説明する。
図１２に、本実施例におけるナノ構造体（３次元構造体）の製造方法について説明する断面図を示す。
図１２において、２０１はシリコン基板、２０２はアルミ薄膜、２０３はレジストパターン、２０４は開孔パターン、２０５はエッチングマスク、２０６は開孔、２０７はナノ構造体である。
まず、シリコン基板２０１を準備する（ 図１２（ａ））。
次に、シリコン基板２０１上に、例えば、アルミ薄膜２０２をＥＢ蒸着法により例えば、２００ｎｍ厚さに成膜する（図１２（ｂ））。
次に、シリコン基板２０１上に、フォトレジスト膜を塗布形成し、露光及び現像を行うことで、レジストパターン２０３を形成する（図１２（ｃ））。
このときに、露光に用いる位置合わせマーク（不図示）のパターンも形成しておく。
次に、このレジストパターンをエッチングマスクとして、アルミ薄膜２０２を塩素ガス系の反応性ドライエッチングを用いてパターニングする。
その後、レジストパターン２０３を例えばレジスト剥離液を用いて除去し、アルミ薄膜２０２からなるパターンを形成する（図１２（ｄ））。
次に、アルミ薄膜２０３からなるパターンをエッチングマスクとして、例えば、ＳＦ６ガスとＣ４Ｆ８ガスを交互に用いるＢｏｓｃｈプロセス適用の深掘ＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いて深堀加工する。
これにより、シリコン基板２００に直径３００ｎｍ、５００ｎｍピッチ、深さ４μｍの開孔パターン２０４を形成する。
そして、アルミ薄膜２０２からなるパターンをウェットエッチングで除去し、シリコン基板上に２段の段差パターンを形成する（図１２（ｅ））。
次に、上記の位置合わせマーク（不図示）を用いて、位置合わせを行う。
そして、シリコン基板の段差パターン上の所望位置に、Ｇａの集束イオンビーム（ＦＩＢ）を基板面内走査で照射しながらＧａ含有部分からなるエッチングマスク２０５を形成する図１２（ｆ）。
このエッチングマスク２０５の形成条件は、例えば、Ｇａの集束イオンビーム（ＦＩＢ）を加速電圧３０ｋＶ、ビーム電流５００ｎＡとする。
このとき、基板内のＧａイオンの深さ分布ピークは、シリコン基板２０１の表面から、数１０ｎｍ程度となる。
次に、Ｇａイオン含有部分をエッチングマスク２０５として、シリコン基板２０１をＤｅｅｐ ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を行うことにより、開孔パターン２０４の中央に６μｍ深さの開孔２０６が形成される（図１２（ｇ））。
このＤｅｅｐ ＲＩＥには、例えば、ＳＦ６ガスとＣ４Ｆ８ガスを交互に用いるＢｏｓｃｈプロセスを適用することで、エッチングマスクを薄くすることができる。
すなわち、シリコン基板２０１と、エッチングマスク２０５のエッチング選択比を高くすることができるため、エッチングマスクは、数１０ｎｍ程度でも充分である。
本発明においては、Ｇａイオンの深さ分布ピークは、基板の最表層、すなわち０〜５０ｎｍが好ましく、より好ましくは０〜３０ｎｍ、最適には０〜２０ｎｍの深さにピークがある。
上記のようなガスを用いることで、エッチングとパターンの側壁保護を交互に行うことができるので、このエッチングで垂直性の良い深堀のパターンを得ることが可能になる。
次に、シリコン基板２０１上のＧａイオン含有部分に含まれるＧａを、例えば、オーブンで６００℃程度に加熱した後、塩酸溶液でエッチングすることで除去する。
以上により、シリコン基板２０１に、開孔中央が１００ｎｍΦで、４００ｎｍピッチ、深さが８μｍの、２段のナノ構造体２０７を形成することができる（図１２（ｈ））。
なお、以上のナノ構造体の製造方法を、少なくとも１回以上繰り返すことにより、更に段差の増加した段差パターンを有するナノ構造体を製造するようにしてもよい。
以上のように、本実施例による３次元構造体の形成方法では、３次元加工に用いるエッチングマスクをＧａ収束イオンビームにより、段差上の任意の場所にエッチングマスクを形成可能である。
この結果、高アスペクトな段差パターンを有するナノ構造体を形成可能になる。
次に、このシリコン基板によるナノ構造体を成形型として、この型を反転させたナノ構造体を別基板上にインプリント法で形成する例について説明する。
図１３に、インプリント法で形成する例を説明する図を示す。
図１３において、３０１は合成石英基板、３０２は樹脂、３０３は成形型となるシリコン基板によるナノ構造体、３０４は圧力を示している。
また、３０５は成形型により転写された樹脂からなる３次元構造体である。
まず、成形型を反転された形状のナノ構造体を形成する基板として、例えば、合成石英基板３０１を準備する（図１３（ａ））。
次に、合成石英基板３０１上に、インプリントする樹脂３０２として、例えば、ＰＭＭＡ（Ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）を塗布した後、例えば、１１０℃以上に加熱する（図１３（ｂ））。
次に、加熱により軟化した樹脂３０２に、成形型であるナノ構造体３０３を、数メガパスカル程度の圧力３０４で押付ける（図１３（ｃ））。
次に、成形型であるナノ構造体３０３が貼りついた基板を、二フッ化キセノン（ＸｅＦ２）ガスによるドライエッチングを行うことで、この成形型３０３を除去する。これにより、基板３０１上に、上記成形型３０３が反転された形状の、樹脂からなる３次元構造体３０５が転写される（図１３（ｄ））。
なお、上記樹脂からなる３次元構造体３０５の底部に、若干の残膜が存在することがあるが、必要に応じて、酸素アッシングによるディスカム処理を行うことで残膜を除去してもよい。
なお、ナノ構造体３０３の型の除去には、上述の剥離以外にも、基板押付け前の、型への離型剤の成膜と、型押付け後の型の剥離によって行っても良い。
［実施例８］
実施例８においては、上記実施例とは異なる形態によるナノ構造体（３次元構造体）の製造方法について説明する。
図１１に、本実施例におけるナノ構造体（３次元構造体）の製造方法について説明する断面図を示す。
図１１において、１０１はシリコン基板、１０２はアルミ薄膜、１０３はレジストパターン、１０４は溝パターン、１０５はエッチングマスク、１０６はナノ構造体である。
まず、シリコンからなる基板１０１を準備する（図１１（ａ））。
次に、シリコン基板１０１上に、例えば、アルミ薄膜１０２をＥＢ蒸着法により２００ｎｍ厚さに成膜する（図１１（ｂ））。
次に、シリコン基板１０１上に、フォトレジスト膜を塗布形成し、露光及び現像を行うことで、レジストパターン１０３を形成する（図１１（ｃ））。
このときに、露光に用いる位置合わせマーク（不図示）のパターンも形成しておく。
次に、このレジストパターンをエッチングマスクとして、アルミ薄膜１０２を塩素ガス系の反応性ドライエッチングを用いてパターニングする。
その後、レジストパターン１０３を、例えばレジスト剥離液を用いて除去すると、アルミ薄膜１０２からなるパターンが形成される（図１１（ｄ））。
次に、アルミ薄膜１０３からなるパターンをエッチングマスクとして、シリコン基板１０１に溝パターン１０４を形成する。
例えば、ＳＦ６ガスとＣ４Ｆ８ガスを交互に用いるプロセス適用の深堀ＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いて、シリコン基板１０１に幅８００ｎｍ、１６００ｎｍピッチ、深さ８μｍの溝パターン１０４を形成する。
そして、アルミ薄膜１０２からなるパターンをウェットエッチングで除去し、シリコン基板１０１上に１段の段差パターンを形成する（図１１（ｅ））。
次に、上記の位置合わせマーク（不図示）を用いて、位置合わせを行いながら、シリコン基板の段差パターン上の所望の位置に、Ｇａの集束イオンビーム（ＦＩＢ）を基板面内走査で照射しながらＧａ含有部分からなるエッチングマスク１０５を形成する。
このエッチングマスク１０５の形成条件は、例えば、Ｇａの集束イオンビーム（ＦＩＢ）を加速電圧３０ｋＶ、ビーム電流５ｎＡとする。
このとき、基板内のＧａイオンの深さ分布ピークは、シリコン基板１０１の表面（パターン表面）から、数１０ｎｍ程度となる。
次に、Ｇａイオン含有部分をエッチングマスク１０５として、シリコン基板１０１を深堀加工するため、深堀ＲＩＥを行う（図１１（ｆ））。このときのエッチング深さは４μｍである。
この深堀ＲＩＥによって、シリコン基板１０１に、１段が幅４００ｎｍ、深さ４μｍで、構造深さが１２μｍで、ピッチが１６００ｎｍの３段のナノ構造体１０６を形成することができる（図１１（ｇ））。
この深堀ＲＩＥには、例えば、ＳＦ６ガスとＣ４Ｆ８ガスを交互に用いるプロセスを適用することで、エッチングマスクを薄くすることができる。
すなわち、シリコン基板１０１と、エッチングマスク１０５のエッチング選択比を高くすることができるため、エッチングマスクは、数１０ｎｍ程度でも充分である。
本発明においては、Ｇａイオンの深さ分布ピークは、基板の最表層、すなわち０〜５０ｎｍが好ましく、より好ましくは０〜３０ｎｍ、最適には０〜２０ｎｍの深さにピークがある。
上記のようなガスを用いることで、エッチングとパターンの側壁保護を交互に行うことができるので、このエッチングで垂直性の良い深堀のパターンを得ることが可能になる。
なお、必要に応じてシリコン基板１０１上のＧａイオン含有部分１０５に含まれるＧａは、例えば、オーブンで６００℃程度に加熱した後、塩酸溶液でエッチングすることで除去しても良い。
以上のように、本実施例によるナノ構造体の形成方法では、３次元加工に用いるエッチングマスクをＧａ収束イオンビームにより、段差上の任意の場所にエッチングマスクを形成可能である。
このため、高アスペクトな段差パターンを有するナノ構造体を製造可能である。
［実施例９］
実施例９においては、上記実施例とは更に異なる形態による複数段の段差パターンを有するナノ構造体（３次元構造体）の製造方法について説明する。
図１２に、本実施例におけるナノ構造体（３次元構造体）の製造方法について説明する断面図を示す。
図１２において、２０１はシリコン基板、２０２はアルミ薄膜、２０３はレジストパターン、２０４は開孔パターン、２０５はエッチングマスク、２０６は開孔、２０７はナノ構造体である。
まず、シリコン基板２０１を準備する（ 図１２（ａ））。
次に、シリコン基板２０１上に、例えば、アルミ薄膜２０２をＥＢ蒸着法により例えば、２００ｎｍ厚さに成膜する（図１２（ｂ））。
次に、シリコン基板２０１上に、フォトレジスト膜を塗布形成し、露光及び現像を行うことで、レジストパターン２０３を形成する（図１２（ｃ））。
このときに、露光に用いる位置合わせマーク（不図示）のパターンも形成しておく。
次に、このレジストパターンをエッチングマスクとして、アルミ薄膜２０２を塩素ガス系の反応性ドライエッチングを用いてパターニングする。
その後、レジストパターン２０３を例えばレジスト剥離液を用いて除去し、アルミ薄膜２０２からなるパターンを形成する（図１２（ｄ））。
次に、アルミ薄膜２０３からなるパターンをエッチングマスクとして、例えば、ＳＦ６ガスとＣ４Ｆ８ガスを交互に用いるＢｏｓｃｈプロセス適用の深掘ＲＩＥ（Ｄｅｅｐ ＲｅａｃｔｉｖｅＩｏｎ Ｅｔｃｈｉｎｇ）を用いて深堀加工する。
これにより、シリコン基板２００に直径３００ｎｍ、４００ｎｍピッチ、深さ５μｍの開孔パターン２０４を形成する。
そして、アルミ薄膜２０２からなるパターンをウェットエッチングで除去し、シリコン基板上に１段の段差パターンを形成する（図１２（ｅ））。
次に、上記の位置合わせマーク（不図示）を用いて、位置合わせを行う。
そして、シリコン基板の段差パターン上の所望位置に、Ｇａの集束イオンビーム（ＦＩＢ）を基板面内走査で照射しながらＧａ含有部分からなるエッチングマスク２０５を形成する図１２（ｆ）。
このエッチングマスク２０５の形成条件は、例えば、Ｇａの集束イオンビーム（ＦＩＢ）を加速電圧３０ｋＶ、ビーム電流５ｎＡとする。
このとき、基板内のＧａイオンの深さ分布ピークは、シリコン基板２０１の表面から、数１０ｎｍ程度となる。
次に、Ｇａイオン含有部分をエッチングマスク２０５として、シリコン基板２０１を深掘ＲＩＥ（Ｄｅｅｐ ＲｅａｃｔｉｖｅＩｏｎ Ｅｔｃｈｉｎｇ）を行うことにより、開孔パターン２０４の中央に５μｍ深さの開孔２０６が形成される（図１２（ｇ））。
このＤｅｅｐ ＲＩＥには、例えば、ＳＦ６ガスとＣ４Ｆ８ガスを交互に用いるＢｏｓｃｈプロセスを適用することで、エッチングマスクを薄くすることができる。
すなわち、シリコン基板２０１と、エッチングマスク２０５のエッチング選択比を高くすることができるため、エッチングマスクは、数１０ｎｍ程度でも充分である。
本発明においては、Ｇａイオンの深さ分布ピークは、基板の最表層、すなわち０〜５０ｎｍが好ましく、より好ましくは０〜３０ｎｍ、最適には０〜２０ｎｍの深さにピークがある。
上記のようなガスを用いることで、エッチングとパターンの側壁保護を交互に行うことができるので、このエッチングで垂直性の良い深堀のパターンを得ることが可能になる。
次に、シリコン基板２０１上のＧａイオン含有部分に含まれるＧａを、例えば、オーブンで６００℃程度に加熱した後、塩酸溶液でエッチングすることで除去する。
以上により、シリコン基板２０１に、開孔中央が１００ｎｍΦで、１段の幅が１００ｎｍ、１段の深さが５μｍで、構造深さが１０μｍでピッチが４００ｎｍの２段のナノ構造体２０７を形成することができる（図１２（ｈ））。
なお、以上のナノ構造体の製造方法を、少なくとも１回以上繰り返すことにより、更に段差の増加した段差パターンを有するナノ構造体を製造するようにしてもよい。
以上のように、本実施例による３次元構造体の形成方法では、３次元加工に用いるエッチングマスクをＧａ収束イオンビームにより、段差上の任意の場所にエッチングマスクを形成可能である。
この結果、高アスペクトな段差パターンを有するナノ構造体を形成可能になる。
次に、このシリコン基板によるナノ構造体を成形型として、この型を反転させたナノ構造体を別基板上にインプリント法で形成する例について説明する。
図１３に、インプリント法で形成する例を説明する図を示す。
図１３において、３０１は合成石英基板、３０２は樹脂、３０３は成形型となるシリコン基板によるナノ構造体、３０４は圧力を示している。
また、３０５は成形型により転写された樹脂からなる３次元構造体である。
まず、成形型を反転された形状のナノ構造体を形成する基板として、例えば、合成石英基板３０１を準備する（図１３（ａ））。
次に、合成石英基板３０１上に、インプリントする樹脂３０２として、例えば、ＰＭＭＡ（Ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）を塗布した後、例えば、１１０℃以上に加熱する（図１３（ｂ））。
次に、加熱により軟化した樹脂３０２に、成形型であるナノ構造体３０３を、数メガパスカル程度の圧力３０４で押付ける（図１３（ｃ））。
次に、成形型であるナノ構造体３０３が貼りついた基板を、二フッ化キセノン（ＸｅＦ２）ガスによるドライエッチングを行うことで、この成形型３０３を除去する。これにより、基板３０１上に、上記成形型３０３が反転された形状の、樹脂からなる３次元構造体３０５が転写される（図１３（ｄ））。
なお、上記樹脂からなる３次元構造体３０５の底部に、若干の残膜が存在することがあるが、必要に応じて、酸素アッシングによるディスカム処理を行うことで残膜を除去してもよい。
なお、ナノ構造体３０３の型の除去には、上述の剥離以外にも、基板押付け前の、型への離型剤の成膜と、型押付け後の型の剥離によって行っても良い。
以上のように、本実施例による３次元構造体の形成方法では、３次元加工に用いるエッチングマスクをＧａ収束イオンビームにより、段差上の任意の場所にエッチングマスクを形成可能である。
なお、上記実施例では、収束イオンビームにＧａ金属を液体金属イオン源に用いた場合を示したが、これ以外にもＩｎを液体金属イオン源として用いた場合にも、同様の結果が期待できる。
この結果、高アスペクトな段差パターンを有するナノ構造体を製造可能になる。また、これを型として用いることで、基板上に高アスペクトな段差を有するナノ構造体の反転構造を製造することが可能となる。
本発明の第１の実施形態及び実施例１におけるＳｉを含む基板の表面に、所望のＧａを含むパターンを有するナノ構造体の構成例について説明する図であり、（ａ）は平面図、（ｂ）は断面図。 本発明の第１の実施形態のナノ構造体におけるＧａの深さ方向の濃度分布を示す図。 本発明の実施例２におけるＸＰＳ表面分析の結果を示す図。 本発明の第１の実施形態及び実施例１におけるナノ構造体の製造方法を説明する図。 本発明の第２の実施形態及び実施例３におけるナノ構造体の製造方法を説明する図。 本発明の第２の実施形態におけるＦＩＢ照射条件の一例を示す模式図。 本発明の実施例４におけるＦＩＢ照射条件の一例を示す模式図。 本発明の実施例４におけるナノ構造体の一例を説明する図。 本発明の実施例５におけるナノ構造体の一例を説明する図。 本発明の第１の実施形態におけるパターン表面の走査型電子顕微鏡（ＳＥＭ）像を示す図。 本発明の実施例６および実施例８におけるナノ構造体（３次元構造体）の製造方法の一例を説明する図。 本発明の実施例７および実施例９における３次元構造体の製造方法を説明する図。 本発明の実施例７および実施例９におけるナノ構造体を型としてナノ構造体を別基板上にインプリント法で形成する例を説明する図。 従来例である特許文献１における加速電圧の違いによるイオン濃度の深さプロファイルの相違を示す線図。 従来例である特許文献１における段差パターン形成工程を示す断面図。 従来例である特許文献２におけるドーズ量とパターン形状を示す図。 従来例である特許文献３における従来例の集束イオンビームによる軸と歯車との組合せの作製を模式的に示す説明図。 従来例である特許文献４における磁気抵抗効果膜の製造方法を説明するための断面図。 従来例である特許文献５におけるマスクパターン形成工程を示す断面図。 従来例である特許文献６におけるエッチング方法を説明するための工程図。 従来例である特許文献６におけるイオン打込みとプラズマエッチングを併行して行うことのできる装置図。
符号の説明
１１、２１、３１、４１：基板
１２、２２、３２：パターン
１２ａ、２２ａ、３２ａ：パターン表面
１３、２３、３３、４３：エッチング底面
１４、２４：集束イオンビーム（ＦＩＢ）
１５、２５：集束イオンビーム（ＦＩＢ）の照射領域
１６、２６：反応性イオンエッチング
４２ａ、４２ｂ：集束イオンビーム（ＦＩＢ）の照射領域
１０１、２０１：シリコン基板
１０２、２０２：アルミ薄膜
１０３、２０３：レジストパターン
１０４：溝パターン
１０５、２０５：エッチングマスク
１０６：ナノ構造体
２０４：開孔パターン
２０６：開孔
２０７：ナノ構造体
３０１：合成石英基板
３０２：樹脂
３０３：成形型となるシリコン基板によるナノ構造体
３０４：圧力
３０５：成形型により転写された樹脂からなる３次元構造体

Claims (11)

  1. Ｓｉを含む基板の表面に形成された、深さが２μｍ以上のパターンを有するナノ構造体であって、
    前記パターンの表面にＧａ又はＩｎを含み、該Ｇａ又はＩｎは前記基板の深さ方向に所定の濃度分布を有し、該濃度の最大値が前記パターンの最表層に位置していることを特徴とするナノ構造体。
  2. 前記Ｇａ又はＩｎの濃度の最大値が、前記パターンの表面より５０ｎｍ以内に位置していることを特徴とする請求項１に記載のナノ構造体。
  3. 前記パターンの表面において、Ｘ線光電子分光分析法によって検出されるＧａ又はＩｎとＳｉの元素組成比Ｇａ／Ｓｉ又はＩｎ／Ｓｉが、０．４原子％以上であることを特徴とする請求項１または請求項２に記載のナノ構造体。
  4. 前記パターンの表面において、Ｘ線光電子分光分析法によって検出されるＧａのピークが、１１１０から１１２０ｅＶの範囲内であることを特徴とする請求項１から３のいずれか１項に記載のナノ構造体。
  5. 少なくとも５００ｎｍ以下の線幅のパターンを有することを特徴とする請求項１から４のいずれか１項に記載のナノ構造体。
  6. Ｓｉを含む基板を用い、エッチングによってナノ構造体を製造するナノ構造体の製造方法であって、
    前記Ｓｉを含む基板の表面に集束したＧａイオン又はＩｎイオンを照射して、該基板の表面を削りながら該Ｇａイオン又はＩｎイオンを注入し、該基板の表面にＧａ又はＩｎを含む層を形成する工程と、
    前記基板の表面に形成されたＧａ又はＩｎを含む層をエッチングマスクとして、フッ素（Ｆ）を含むガスでドライエッチングし、所定の線幅による深さが２μｍ以上のパターンを有するナノ構造体を形成する工程と、
    を含むことを特徴とするナノ構造体の製造方法。
  7. 前記Ｇａイオン又はＩｎイオンの注入に際し、Ｘ線光電子分光分析法によって検出されるＧａイオン又はＩｎイオンの注入量を、Ｓｉに対して０．４原子％以上とすることを特徴とする請求項６に記載のナノ構造体の製造方法。
  8. Ｓｉを含む基板を用い、エッチングによって該基板表面に所定ピッチによる凹凸形状のパターンを有するナノ構造体を製造するナノ構造体の製造方法であって、
    前記Ｓｉを含む基板の表面に集束したＧａイオン又はＩｎイオンを照射するに際し、Ｇａイオン又はＩｎイオンをスキャンし、前記基板の表面にＧａ又はＩｎを含む層を所定のピッチで形成する工程と、
    前記基板の表面に所定のピッチで形成されたＧａ又はＩｎを含む層をエッチングマスクとして、フッ素（Ｆ）を含むガスでドライエッチングし、所定ピッチと線幅による凹凸形状のパターンを有するナノ構造体を形成する工程と、
    を含むことを特徴とするナノ構造体の製造方法。
  9. 前記基板の表面に形成されるＧａ又はＩｎを含む層のピッチが、少なくとも１μｍ以下であることを特徴とする請求項８に記載のナノ構造体の製造方法。
  10. Ｓｉを含む基板を用い、エッチングによって該基板表面に複数段の段差パターンを有するナノ構造体を製造するナノ構造体の製造方法であって、
    前記基板の表面に段差パターンを形成する工程と、
    前記基板表面に形成された段差パターン上に、集束したＧａイオン又はＩｎイオンを照射して該基板の表面にＧａ又はＩｎを含む層を形成する工程と、
    前記基板の表面に形成されたＧａ又はＩｎを含む層をエッチングマスクとして、前記基板表面をフッ素（Ｆ）を含むガスでドライエッチングして深堀加工し、複数段の段差パターンを形成する工程と、
    を含むことを特徴とするナノ構造体の製造方法。
  11. 請求項１０に記載のナノ構造体の製造方法を、少なくとも１回以上繰り返すことにより、更に段差の増加した段差パターンを有するナノ構造体を製造することを特徴とするナノ構造体の製造方法。
JP2008077106A 2007-05-15 2008-03-25 ナノ構造体およびナノ構造体の製造方法 Expired - Fee Related JP5264237B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008077106A JP5264237B2 (ja) 2007-05-15 2008-03-25 ナノ構造体およびナノ構造体の製造方法
US12/109,701 US7902637B2 (en) 2007-05-15 2008-04-25 Nano structure and method of manufacturing nano structure
CN2008100992482A CN101308777B (zh) 2007-05-15 2008-05-15 纳米结构和纳米结构的制造方法
US12/880,188 US8084365B2 (en) 2007-05-15 2010-09-13 Method of manufacturing a nano structure by etching, using a substrate containing silicon

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007128789 2007-05-15
JP2007128789 2007-05-15
JP2008077106A JP5264237B2 (ja) 2007-05-15 2008-03-25 ナノ構造体およびナノ構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2008311617A true JP2008311617A (ja) 2008-12-25
JP5264237B2 JP5264237B2 (ja) 2013-08-14

Family

ID=40125141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008077106A Expired - Fee Related JP5264237B2 (ja) 2007-05-15 2008-03-25 ナノ構造体およびナノ構造体の製造方法

Country Status (3)

Country Link
US (2) US7902637B2 (ja)
JP (1) JP5264237B2 (ja)
CN (1) CN101308777B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010187664A (ja) * 2009-01-23 2010-09-02 Shibaura Institute Of Technology 三次元誘電泳動デバイス
CN102157371A (zh) * 2011-03-23 2011-08-17 北京大学 一种制作单晶硅纳米结构的方法
CN103021806A (zh) * 2012-09-18 2013-04-03 上海集成电路研发中心有限公司 一种单晶硅衬底上制备硅纳米线的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8337712B2 (en) * 2007-05-15 2012-12-25 Canon Kabushiki Kaisha Method for forming etching mask, method for fabricating three-dimensional structure and method for fabricating three-dimensional photonic crystalline laser device
JP5615311B2 (ja) * 2012-03-16 2014-10-29 株式会社東芝 テンプレートの製造方法
US20140093688A1 (en) * 2012-09-28 2014-04-03 Yindar Chuo Method for fabrication of nano-structures
US20170174981A1 (en) * 2014-03-31 2017-06-22 Schlumberger Technology Corporation Degradable components
TWI799938B (zh) * 2016-03-15 2023-04-21 瑞典商阿力克斯實驗室公司 選擇性蝕刻奈米結構之方法
CN106226994A (zh) * 2016-08-31 2016-12-14 北京埃德万斯离子束技术研究所股份有限公司 一种基于离子束刻蚀的打标方法及应用
CN111806060B (zh) * 2020-07-09 2022-01-11 昆山乐邦精密科技有限公司 一种网版蚀刻去除网丝的方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58151027A (ja) * 1982-03-03 1983-09-08 Hitachi Ltd エツチング方法
JPS61161717A (ja) * 1985-01-10 1986-07-22 Mitsubishi Electric Corp ゲ−ト電極パタ−ンの形成方法
JPS61256632A (ja) * 1985-05-08 1986-11-14 Mitsubishi Electric Corp 微細パタ−ン形成方法
JPH01315937A (ja) * 1988-03-18 1989-12-20 Hitachi Ltd イオンビーム加工方法及び集束イオンビーム装置
JPH0371632A (ja) * 1989-08-11 1991-03-27 Sanyo Electric Co Ltd エッチング方法
JPH04133325A (ja) * 1990-09-25 1992-05-07 Toshiba Corp パターン形成方法
JPH04190984A (ja) * 1990-11-27 1992-07-09 Kawasaki Steel Corp マイクロマシンの作製方法
JPH04355909A (ja) * 1991-01-08 1992-12-09 Toshiba Corp パターン形成方法および半導体素子の製造方法
JP2001174421A (ja) * 1999-12-16 2001-06-29 Univ Tokyo 収束イオンビームによる精密断面加工を用いた深さ方向元素分布分析方法及びその装置
JP2002368307A (ja) * 2001-06-11 2002-12-20 Toshiba Corp 磁気抵抗効果膜の製造方法
JP2003051488A (ja) * 2001-08-07 2003-02-21 New Industry Research Organization イオンビーム微細加工方法
JP2008311620A (ja) * 2007-05-15 2008-12-25 Canon Inc エッチングマスクの形成方法、３次元構造体の製造方法及び３次元フォトニック結晶レーザー素子の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236547A (en) 1990-09-25 1993-08-17 Kabushiki Kaisha Toshiba Method of forming a pattern in semiconductor device manufacturing process
JP4578785B2 (ja) * 2003-05-21 2010-11-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP1975998A3 (en) * 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
US8318604B2 (en) * 2009-11-23 2012-11-27 The Board Of Trustees Of The Leland Stanford Junior University Substrate comprising a nanometer-scale projection array

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58151027A (ja) * 1982-03-03 1983-09-08 Hitachi Ltd エツチング方法
JPS61161717A (ja) * 1985-01-10 1986-07-22 Mitsubishi Electric Corp ゲ−ト電極パタ−ンの形成方法
JPS61256632A (ja) * 1985-05-08 1986-11-14 Mitsubishi Electric Corp 微細パタ−ン形成方法
JPH01315937A (ja) * 1988-03-18 1989-12-20 Hitachi Ltd イオンビーム加工方法及び集束イオンビーム装置
JPH0371632A (ja) * 1989-08-11 1991-03-27 Sanyo Electric Co Ltd エッチング方法
JPH04133325A (ja) * 1990-09-25 1992-05-07 Toshiba Corp パターン形成方法
JPH04190984A (ja) * 1990-11-27 1992-07-09 Kawasaki Steel Corp マイクロマシンの作製方法
JPH04355909A (ja) * 1991-01-08 1992-12-09 Toshiba Corp パターン形成方法および半導体素子の製造方法
JP2001174421A (ja) * 1999-12-16 2001-06-29 Univ Tokyo 収束イオンビームによる精密断面加工を用いた深さ方向元素分布分析方法及びその装置
JP2002368307A (ja) * 2001-06-11 2002-12-20 Toshiba Corp 磁気抵抗効果膜の製造方法
JP2003051488A (ja) * 2001-08-07 2003-02-21 New Industry Research Organization イオンビーム微細加工方法
JP2008311620A (ja) * 2007-05-15 2008-12-25 Canon Inc エッチングマスクの形成方法、３次元構造体の製造方法及び３次元フォトニック結晶レーザー素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010187664A (ja) * 2009-01-23 2010-09-02 Shibaura Institute Of Technology 三次元誘電泳動デバイス
CN102157371A (zh) * 2011-03-23 2011-08-17 北京大学 一种制作单晶硅纳米结构的方法
CN102157371B (zh) * 2011-03-23 2012-08-22 北京大学 一种制作单晶硅纳米结构的方法
CN103021806A (zh) * 2012-09-18 2013-04-03 上海集成电路研发中心有限公司 一种单晶硅衬底上制备硅纳米线的方法

Also Published As

Publication number Publication date
JP5264237B2 (ja) 2013-08-14
US20090315153A1 (en) 2009-12-24
US20110027998A1 (en) 2011-02-03
CN101308777B (zh) 2010-06-23
US8084365B2 (en) 2011-12-27
CN101308777A (zh) 2008-11-19
US7902637B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
JP5264237B2 (ja) ナノ構造体およびナノ構造体の製造方法
TWI532073B (zh) 使用離子植入修改基底地貌的方法及系統
US10336023B2 (en) Method for creating patterns
EP2144117A1 (en) Process and system for fabrication of patterns on a surface
US20100086877A1 (en) Pattern forming method and pattern form
JP2010287625A (ja) テンプレート及びパターン形成方法
KR100590575B1 (ko) 새로운 물질을 이용한 전자빔 리소그래피 방법
JP5050532B2 (ja) インプリントモールド、インプリントモールド製造方法および表面改質装置
TWI246714B (en) Resistless lithography method for fabricating fine structures
WO2018222915A1 (en) Two-dimensional patterning of integrated circuit layer by tilted ion implantation
JP5011774B2 (ja) 転写マスクブランク及び転写マスク並びにパターン露光方法
US20100081065A1 (en) Photomask and method of fabricating a photomask
US9809887B2 (en) Method of patterning a stack
JP2009194170A (ja) 微細パターン形成方法
JP2007273665A (ja) モールド及びモールドの作製方法
JP2008006638A (ja) インプリント用モールド及びインプリント用モールド製造方法
JP2001015407A (ja) 半導体装置の製造方法
JP2006239787A (ja) 微細構造作製方法及び装置
JP6206632B2 (ja) ナノインプリント用ブランクスおよびナノインプリント用テンプレートの製造方法
KR100869546B1 (ko) 원자 힘 현미경 리소그래피 기술을 이용한 박막 패턴 제작방법
JP4052430B2 (ja) 無機多層レジストのイオンビーム微細加工方法及びこの方法による半導体デバイス、量子デバイス、マイクロマシーンコンポーネント及び微細構造体
JP5915027B2 (ja) パターン成形用構造体および微細パターン形成方法
WO2003015145A1 (fr) Procede de micro-usinage utilisant un faisceau ionique
JP2004268206A (ja) 被加工基板の湿式エッチング方法
KR101304991B1 (ko) 실리콘 나노팁 어레이의 제조방법 및 그 제조방법에 의해 제조된 실리콘 나노팁 어레이

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130430

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

LAPS Cancellation because of no payment of annual fees