TWI532073B - 使用離子植入修改基底地貌的方法及系統 - Google Patents

使用離子植入修改基底地貌的方法及系統 Download PDF

Info

Publication number
TWI532073B
TWI532073B TW100108759A TW100108759A TWI532073B TW I532073 B TWI532073 B TW I532073B TW 100108759 A TW100108759 A TW 100108759A TW 100108759 A TW100108759 A TW 100108759A TW I532073 B TWI532073 B TW I532073B
Authority
TW
Taiwan
Prior art keywords
substrate
plasma
photoresist
features
ions
Prior art date
Application number
TW100108759A
Other languages
English (en)
Other versions
TW201145354A (en
Inventor
盧多維克 葛特
派崔克Ｍ 馬汀
提摩太Ｊ 米勒
維克拉姆 辛
Original Assignee
瓦里安半導體設備公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瓦里安半導體設備公司 filed Critical 瓦里安半導體設備公司
Publication of TW201145354A publication Critical patent/TW201145354A/zh
Application granted granted Critical
Publication of TWI532073B publication Critical patent/TWI532073B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

使用離子植入修改基底地貌的方法及系統 【相關申請案】
本申請案主張2010年3月15日申請的美國暫時專利申請案第61/340,268號的優先權，其揭露內容在此併入本文參考。
本發明的實施例是有關於一種元件的製造方法的領域。特別是，本發明是有關於用於圖案化基底和用於植入基底以製造元件的一種方法、系統和結構。
製造電子元件經常使用光學微影。光學微影為圖案化基底的製程，藉由線路可根據圖案而形成於基底上。參照圖1a至圖1e，顯示光學微影製程的簡圖。一般而言，於基底112上塗佈光硬化聚合光阻114(圖1a)。之後，具有所需的孔隙圖案(aperture pattern)的光罩142配置於基底112和光源(未繪示)之間。來自光源的光10通過光罩142的孔隙照射到基底112，且傳輸穿過光罩的孔隙(或者圖案的影像)的光投影到光阻114。光阻部分114a曝露於光10且硬化，而其餘的光阻部分114b保持未硬化(圖1b)。因此，光罩的孔隙的影像可以藉由硬化的光阻部分114a而形成。
如圖1c所示，剝離未硬化的光阻部分114b，而對應於光罩的孔隙圖案的三維(3D)光阻特徵(feature)或地貌(已硬化的光阻部份114a)可以保留在基底112上。此後，對 基底進行蝕刻，且可形成對應於光罩的孔隙圖案的負影像的溝渠116(圖1d)。除去殘留的光阻部分114b後，可形成圖案化的基底112(圖1e)。假如金屬層沈積在溝渠上，具有所需的圖案的線路可以形成在基底112上。
參照圖2，顯示一個用以投影光罩的孔隙圖案的影像到基底上的傳統光學微影系統200。光學微影系統200包括光源222、光學積分器232和聚光透鏡234。此外，光學微影系統200可以包括具有所需孔隙圖案的光罩142和投影透鏡252。如圖所示，具有所需波長的光線從光源222發射到光學積分器232和聚光透鏡234，這些統稱為照明器230。在照明器230中，光10可以被擴展、均一化、聚集或其他條件。接著，光10照射到具有所要的孔隙圖案的光罩142上，此孔隙圖案將被投影到基底112上。透過光罩142的孔隙傳輸的光10可以包含光罩的孔隙圖案上的資訊。然後，藉由投影透鏡252補捉光10，投影透鏡252投影光10或者投影光罩的孔隙圖案的影像到沈積在基底112上的光阻上。在投影的影像中，投影透鏡252可以將影像縮小四或五倍。
為了產生具有較小特徵尺寸(例如是溝渠的寬度)的線路圖案，幾種修改已經實施於製程中。如於所述技術領域中所週知，投影小的特徵的清晰影像的能力，除了其他因素，可能取決於在製程中使用的光的波長。目前，使用波長為365奈米(nm)和248奈米和193奈米的紫外光。特別是，提出以具有波長為193奈米的氟化氬(argon fluoride， ArF)準分子雷射(excimer laser)產生寬度為13.5奈米的線路。
雖然光學微影是一個具有高產能的高效率製程，但此製程也不是沒有缺點。其中一個缺點可能包括線寬粗糙度(Line Width Roughness，LWR)或線邊緣粗糙度(Line Edge Roughness，LER)。如於所述技術領域中所週知，在從基底剝離未硬化的光阻部分114b後形成的光阻特徵的寬度上，線寬粗糙度會過度變異。如果變異發生在光阻地貌或特徵的側表面上，此變異稱為線邊緣粗糙度。由於在蝕刻時變異可能轉移到溝渠且最終轉移至線路，歸因於線寬粗糙度或線邊緣粗糙度的粗糙度或變異可能是不利的。變異隨著在光阻形貌或溝渠的特徵尺寸減少而變得更加顯著。 舉例而言，於製造13.5奈米的特徵尺寸的基於193奈米的微影製程觀察到4奈米或更大的變異。由於圖案化的光阻特徵的幾何形狀(包含線粗糙度效應，例如是線寬粗糙度和線邊緣粗糙度)於底層圖案化時會從光阻層轉移到元件的底層永久層(underlying permanent layer)，因此線寬粗糙度和線邊緣粗糙度會限制形成尺寸約低於100奈米的元件能夠接受的品質的能力。這樣的變異可能會導致非均勻線路以及最終元件退化或失效。此外，根據設計標準，元件的性能可能會受到任一短、中、或長範圍的粗糙度的影響。
已試著用幾種方法解決線寬粗糙度和線邊緣粗糙度的影響。在一個實例中，利用具有移除光阻能力的乾式化學蝕刻製程，但是一般而言會遭遇圖案相依負荷效應(pattern dependent loading effects)，其中在密集圖案化區域的移除不同於疏離特徵(isolated features)處的移除。此乾式化學蝕刻製程可能也會把不必要的缺陷傳至光阻圖案中，其可能導致良率(yield)損失。此外，任何用以解決在光阻中的線寬粗糙度/線邊緣粗糙度的影響的製程留下原先光阻屬性(例如是光阻的高度、寬度和形貌和完整度)以緊密地維持待圖案化的底層特徵的關鍵尺寸(critical dimension，CD)控制是重要的。
另一種方法用於解決線寬粗糙度/線邊緣粗糙度的影響是利用深紫外線(deep ultraviolet，DUV)固化，藉由曝露粗糙的圖案於紫外燈，其中透過輻射曝露的加熱用以平滑粗糙的線。此方法具有在線段轉角導致圖案阻礙的不必要邊界效應，其導致線變形，在此情況下如同使元件失效。
為了解決光阻的紫外光微影製程的繞射極限(其中在照明放射(illuminating radiation)的繞涉極限下，線或其他圖案可以具有關鍵尺寸特徵尺寸)，發展出雙圖案化微影(double patterning lithography，PDL)。已利用許多方法試圖確保雙圖案化微影的成功，包括自我對準雙圖案化微影和化學凍結微影(chemical freeze lithography)。然而，各個這些製程可能都有關於成本和/或產率的優點和缺點。
除關於光阻圖案化的控制的上述挑戰之外，在圖案化基底特徵形成後，圖案化基底特徵的尺寸與形狀的控制仍然是一挑戰。眾所皆知，在定義基底特徵在蝕刻後的最終形態和尺寸中，控制用於形成元件(例如是多晶矽或金屬閘 極或矽鰭(silicon fins))的圖案化基底特徵的蝕刻條件是關鍵的。此外，製程步驟(例如是離子植入)可能影響此基底特徵的形態和尺寸，特別是具有100奈米或更小的級數的尺寸的基底特徵。舉例而言，用以提供具有矽鰭的元件的摻雜的基底的離子佈植可能會無意中導致鰭的蝕刻/濺鍍。在一些個案中，矽鰭可能發展出明顯的表面皺化(surface faceting)，其可能改變待形成的鰭基元件的元件性質。
鑑於以上，體會到有需要去改善影響元件特徵圖案化的製程(例如是光阻微影製程和元件摻雜製程)，特別是對於需要非常小特徵尺寸的技術，例如次100奈米關鍵尺寸的元件。
本發明的實施例是有關於一種用以改善圖案化基底的方法和系統，特別是藉由處理例如是圖案化光阻特徵或永久圖案化基底特徵的地貌特徵。在一實例中，處理光阻特徵的方法包括在製程腔室中定位具有一組圖案化光阻特徵的基底，此圖案化光阻特徵在基底的第一側面上，且在具有鄰近於基底的第一側面的電漿鞘的製程腔室中產生電漿。此方法可以更包含利用電漿鞘修改器(modifier)修改介於電漿和電漿鞘之間的邊界的形狀，使得部分邊界的形狀不平行於由面對電漿的基底的前表面所定義的平面，其中來自於電漿的離子於第一曝露時以廣角度範圍撞擊到圖案化光阻特徵上。
在另一個實施例中，圖案化基底的方法包括提供第一組的圖案化光阻特徵在基底上。此方法更包括曝露第一組的圖案化光阻特徵於自電漿鞘修改器提取的離子的第一曝露，此電漿鞘修改器可操作用以提供在基底上大角度範圍的離子入射；以及於基底上實施微影圖案化製程，以形成第二組的圖案化光阻特徵。
現在將參照以下附圖更加充分地描述本發明，其中所示為本發明較佳實施例。然而，本發明可以具體實施於許多不同的形式，且本發明應不解釋為只限於此處所提出的實施例。然而，提出這些實施例使得本揭露將更徹底與完整，以及對熟知此技術領域者充分傳達本發明的範疇。在圖示中，所有相同構件是參照相同標號。
為了解決關於上述提及的方法的缺點，提出用於圖案化基底的新穎性和創造性的技術和系統。在一些實施例中，這些方法可以包括處理最終將移除的暫時基底特徵，例如是圖案化的光阻特徵。在其他的實施例中，這些方法可以包括處理永久元件特徵，例如是半導體結構。特別是，本揭露聚焦於包括用以改善光阻特徵的品質的離子植入製程的技術，例如是改善在光阻特徵中的線寬粗糙度和線邊緣粗糙度。於此揭露的本製程可與用以形成狹窄特徵(包括併入具有非常小的間距(例如是小於約250奈米的間距)的陣列的特徵)的製程結合使用。這樣的製程包括傳統的深紫外線微影、雙圖案化微影、自我對準雙圖案化微影以及其 他的微影製程。然而，所屬技術領域中具有通常知識者將認知揭露於此的本技術不限於與任何特定微影製程或任何光阻特徵尺寸範圍結合使用。
本發明的一些實施例使用電漿浸沒離子植入製程來處理具有極小尺寸的光阻特徵。揭露了包含用以處理三維(three dimensional，3D)結構的新技術的一些實施例。為了清晰與簡潔的目的，這些實施例中描述為用於處理具有在多重角度定向的表面的光阻的技術。然而，所屬技術領域中具有通常知識者將認知本揭露不以此為限。此結構可以是任何類型的具有在不同角度定向的表面的結構。
本實施例亦描述如使用基於電漿的基底處理系統的技術。而然，所屬技術領域中具有通常知識者將認知基於其他種類的次原子、原子或分子粒子的基底處理系統(包含電漿濺鍍)以及束線離子植入系統都在本揭露的範圍。
參照圖3a，顯示根據本發明的一個實施例的用以處理三維結構的基底處理系統300。圖3b說明處理光阻的粒子的角度分布。圖示不必要按比例繪製。
如在圖3a中所繪示，此系統300可以包括製程腔室302，其中基底112和支撐基底112的平台304配置在製程腔室302中。在本揭露中，此基底112可以是基於金屬、半導體或絕緣體材料的基底。在本揭露中，圖案化光阻可以配置在基底上。在剝離未硬化的部分之後，圖案化的光阻可以是留在基底上的光阻的硬化部分。
此系統300亦可以包括包含在製程腔室302中用以產 生電漿306的電漿源(未繪示)。此電漿源可以是臨場(in-situ)或遠端的電感耦合電漿源、電容耦合電漿源、螺旋電漿源、微波電漿源或任何其他種類的電漿源。
一個或多個電漿鞘修改器312可以配置於電漿306和基底112之間。在本實施例中，電漿鞘修改器312可以包含一對彼此間格開一個間距「y」的修改構件312a和312b。 在另一個實施例中，電漿鞘修改器312可以包含一個單一修改構件。然而在其他的實施例中，電漿鞘修改器312可以包含三個或更多個彼此隔開用以定義間距的修改構件。
電漿鞘修改器312能夠調整電漿鞘的電場。在一些實施例中，電漿鞘修改器312可以是帶正電荷或負電荷。電漿鞘修改器312可以由電性絕緣材料(例如是玻璃)或導體材料(例如是金屬)或其組合所構成。如果系統300包含超過一個的修改構件，這些構件可以是由相同或不同材料所構成。舉例而言，系統300可以包含電漿鞘修改器312，而且電漿鞘修改器312可以包含兩個修改構件312a、312b。修改構件312a和修改構件312b可以是由相同或不同材料所構成。
如果電漿鞘修改器312包含兩個或更多個構件，這些構件可以配置於相同的平面或不同的平面上。舉例而言，在處理系統300中所包含的電漿鞘修改器312可以包括兩個修改構件312a、312b。修改構件312a和312b可以配置於相同平面中，使得介於基底112和各修改構件間的垂直間距「z」相同。在另一個實施例中，電漿鞘修改器312 可以包括兩個修改構件312a、312b，且各個修改構件312a、修改構件312b可以從基底112以不同垂直間距「z」隔開。額外的具有電漿鞘修改器的處理系統的描述可以在審查中的美國專利申請案第12/418,120號、第12/417929號(2009年4月3日申請)、已公告的美國專利第7,767,977號和第12/644103號中的任一個找到，其揭露內容在此併入本文參考。
在操作中，在製程腔室302中可以包含臨場或遠端產生的電漿。電漿306可以包含包括所需物種的電子、質子和原子或分子離子、中性粒子和的自由基的碎體(fragment)。在本揭露中，可以使用電漿306於基底112上摻雜、蝕刻或沈積材料。在電漿306中包含的物種不限定於一種或多種的特定物種。這些物種可以包括一個或多個選自第1族和第3A至8A族的元素。包含在電漿306中的這些物種的例子可以包括氫(H)、氦(He)或其他稀有氣體、碳(C)、氧(O)、氮(N)、砷(As)、硼(B)、磷(P)、銻、鎵(Ga)、銦(In)、碳硼烷(C2B10H12)或其他分子化合物。如在圖3a中所繪示，電漿306亦可以包括靠近周緣的電漿鞘308。在本實施例中，電漿鞘308可以包含帶正電荷的離子310。
如在圖中所繪示，電漿鞘308是代表電漿306的鞘的邊界。然而，可以瞭解的是電漿鞘308可以從電漿306的邊緣到電漿306周圍的物件的表面(例如腔室302的壁面和基底112的表面)延伸一個有限的距離。
當藉由直流偏壓或射頻偏壓對基底112施加偏壓時， 可以引導在電漿鞘308或在電漿306內的離子310朝向基底112(未繪示)。施加到基底112的偏壓訊號(無論是直流或射頻)可以是連續的或是脈衝的。
電漿鞘修改器312可以修改電漿鞘308的形狀，從而控制離子310的入射角度分布。舉例而言，電漿鞘修改器312可以修改在電漿鞘308中的電場以及修改電漿鞘308的形狀。在本實施例中，電漿鞘修改器312可以將至少部分的電漿鞘308修改成為相對於主電漿(bulk plasma)306為凹面狀的電漿鞘(修改鞘308b)，或者相對於主電漿為圓頂狀(凸面狀)的電漿。當提供偏壓於基底112時，朝向基底112吸引的離子310可以以大的入射角範圍穿過修改構件312a和修改構件312b的間距「y」。在傳統的基於電漿的處理系統中，最靠近基底的電漿鞘平行基底。當提供偏壓於基底時，離子在實質上垂直於電漿鞘的路徑行進，因此實質上垂直於基底。所以，在傳統的電漿處理系統中的離子具有的入射角範圍為負3度到正3度。然而，在本實施例中，修改鞘308b可以修改離子310的入射角。如圖3a所繪示，修改鞘308b相對於基底為多重角度。因此，垂直穿越修改鞘308b的離子310可以多重角度行進。從修改鞘308b的不同部分朝向基底112行進的離子310可以具有不同入射角，而且離子310將因此具有大的入射角範圍。如圖3b所繪示，離子310的入射角可以介於大約正60度到大約負60度之間的範圍，其中心大約0度。在一些實施例中，可以藉由電漿鞘修改器312產生的電場而額 外地修改離子310的入射角。
取決於一些因素(包括但不限於電漿鞘修改器312的配置和特性)，離子的入射角度可以被額外修改。這些因素的例子可以包含介於修改構件312a和修改構件312b之間的水平距離「Y」、介於電漿鞘修改器312和基底112之間的垂直距離「Z」、介於基底112和各個修改構件312a、312b之間的垂直距離「z」的差異(未繪示)以及電漿鞘修改器312的電性。亦可以調整其他的電漿製程參數而調整離子的入射角和/或入射角分佈。額外的描述可以在審查中的美國專利申請案第12/418,120號、第12/417929號、第12/644103號找到，如上所述，其揭露內容在此併入本文參考。
藉由修改電漿鞘312可以共形(conformally)或等向性地處理具有在不同角度定向的表面的三維結構。如下文所述，修改電漿鞘312可以用於同時等向地處理三維結構(例如三維光阻地貌)的複數個表面。
參照圖4，依據本發明的一個實施例繪示用於處理三維結構的技術。在本實施例中，此技術可用於降低包含在三維光阻地貌(已硬化的光阻部份114a)中的線邊緣粗糙度和線寬粗糙度。如上所述，在去除光阻的未硬化部分後，在光學微影時得到的三維光阻地貌(已硬化的光阻部份114a)中可能產生線邊緣粗糙度和線寬粗糙度。在本實施例中，藉由於地貌(已硬化的光阻部份114a)的不同表面實施電漿輔助摻雜(plasma assisted doping，PLAD)或電漿沈浸離子植入(plasma immersion ion implantation，PIII)製程並 利用電漿鞘修改器312，可以降低包含在光阻地貌(已硬化的光阻部份114a)中的線邊緣粗糙度和線寬粗糙度。所屬技術領域中具有通常知識者應了解此圖不必要依比例繪製。
如圖4所繪製，可以配置具有側表面114a-1和上表面114a-2的三維光阻地貌(已硬化的光阻部份114a)於基底112上。基底112和光阻地貌(已硬化的光阻部份114a)配置在包含電漿鞘修改器312的電漿處理系統中，而且電漿配置在基底112附近。因此，可以引導在電漿中的離子310穿過電漿鞘修改構件312a和312b之間的間距而朝向光阻地貌(已硬化的光阻部份114a)的表面。如圖所繪示，可以在多重入射角下引導離子310。
在本實施例中，光阻地貌(已硬化的光阻部份114a)的側表面114a-1和上表面114a-2可以植入離子310。雖然可以植入各式各樣的離子種類，然而在本發明中可以植入氦(He)或氬(Ar)離子。雖然光阻曝露於離子的時間可以涵蓋廣範圍，然而在本發明的實施例中，可以調整曝露時間大約從一秒鐘到幾分鐘。
進行實驗來研究依照本發明而配置的電漿處理系統(PSM system)的線邊緣粗糙度影響。如底下所使用，“PSM系統”或“PSM電漿系統”是指電漿處理系統(plasma processing system)，此電漿處理系統利用電漿鞘修改器來提供離子的廣範圍的角度分佈，所述離子是朝向定位在部分電漿附近的基底。廣(wide)、廣範圍(wide range)或廣角度範圍(wide angular range)這些用語是配合離子入射角度 而使用，這些用語是指一組角度，其延伸的總範圍大約5度或更大的角度。如圖3b所繪示，電漿鞘修改器用以提供包含廣角度範圍分佈的離子的劑量的曝露。在一些例子中，提取板(extraction plate)這個用語可以用來指電漿鞘修改器，其可以包含具有孔隙的平板，此平板誘發經修改的電漿鞘(參見元件308b)的形成並且亦從電漿中提取離子，使得離子以廣角度範圍撞擊到基底上。
再度參照圖4，使用例示性提取板，將具有大約40奈米的標稱(nominal)關鍵尺寸的一組光阻線曝露於3千伏特的氦電漿。藉由在3到4千伏特下植入氦離子310到光阻地貌(已硬化的光阻部份114a)的上表面114a-2和側表面114a-1，可以改善線邊緣粗糙度從5.6奈米到3.2奈米，而且觀察到在線邊緣粗糙度和線寬粗糙度有大約40%的改善。藉由使用電漿鞘修改器312植入氦離子同時於光阻地貌(已硬化的光阻部份114a)的多重表面(側表面114a-1和上表面114a-2，等向性地產生了改善。
此外，觀察到僅光阻地貌(已硬化的光阻部份114a)的最小關鍵尺寸收縮。特別是，處理前量測到的關鍵尺寸為39.1奈米在處理後僅減少至37.6奈米，其表示當以多重入射角將氦離子植入光阻地貌(已硬化的光阻部份114a)時僅有4%的收縮。亦觀察到極小的表面皺化或濺鍍。由於電漿輔助摻雜或電漿沈浸離子植入製程是低能量製程，所以離子310植入的深度相當淺。因此，藉由離子植入引起的任何光阻地貌(已硬化的光阻部份114a)的改變(例如光阻 收縮和/或濺鍍)可以達最小。
在不同的實施例當中，對於圖案化光阻特徵的最佳線粗糙度可以取決於在底層基底中待使用圖案化光阻製造的元件的本質。因此，在本發明的實施例中，可以使用一組參數進行調節，以在所需的粗糙度特徵中產生最佳減損。 這些參數可以包括離子種類、離子能量、光阻種類、光阻特徵尺寸以及和電漿鞘修改器有關的幾何特徵或其他。再度參照圖3a，另外的特徵包含水平間距「Y」、垂直間距「Z」和其他更多的細節揭露在審查中的美國專利申請號第12/418,120號、第12/417929號和第12/644103號的因子。
一般而言，上述的例示性系統、方法和組合物可以任意組合使用，以提供改善粗糙度結果，例如線寬粗糙度/線邊緣粗糙度的減少、在高、低和中頻率的粗糙度變異的減少以及類似的圖案化光阻屬性。
除了降低線寬粗糙度之外，依據一些實施例，同時可以使光阻特徵的多個表面等向性硬化。再度參照圖4，在曝露於廣角度範圍的離子流後，在一般描述為光阻地貌(已硬化的光阻部份114a)的圖案化光阻特徵中觀察到等向性硬化。同時，若實施額外的光學微影製程以達到雙圖案化微影(double patterning lithographic，DPL)製程或自我對準雙圖案化微影(self-aligned double patterning lithographic，SADPL)製程，對於光阻地貌(已硬化的光阻部份114a)的等向性硬化可能是有利的。在雙圖案化微影或自我對準雙圖案化微影中，進行第二次微影製程，以於第一次微影製程 時形成的兩初始光阻地貌之間產生額外的光阻地貌。形成額外的光阻地貌可以降低其間的距離，且可以使得基底112的溝渠具有更小寬度。於第二次微影製程時，可實施化學處理。在化學處理實施時，可能對第一次微影製程時形成的光阻地貌結構有不利的影響。在本實施例中，等向性地硬化的光阻地貌(已硬化的光阻部份114a)可能能夠抵擋和第二次微影製程有關的化學處理。因此，利用額外的微影製程實現雙圖案化微影或自我對準雙圖案化微影是有可能的。
圖5a至圖5b描述處理三維光阻圖案的實施例的例示性結果。在此實例中，幾種不同種類的光阻特徵受到使用示例性的提取板(電漿鞘修改器)的離子曝露(提供廣角度範圍的離子)，以闡明示例性光阻硬化製程的操作。參見圖5a，基底500包含部分502，部分502受到利用示例性電漿鞘修改器(例如是電漿鞘修改器312)的廣角度分佈的離子的示例性曝露。在圖5a的實例中，具有孔洞314的電漿鞘修改器312可以配置於基底500上方而使得離子可以穿過孔洞314撞擊基底500，其可以沿著y方向相對於基底500被掃掠。亦參照圖4，在圖4中所繪示的電漿鞘修改器312沿著y方向繪示在圖5a中。圖5b繪示部分502的近距離觀察示圖，其中包含圖案化垂直光阻線條504(長軸平行於y方向)、水平設置光阻線條506(長軸平行於x方向)和空白部分(blanket portion)508。基底的部分502在光阻特徵曝露於例示性廣角度離子流530後，接著為了仿效光 阻顯影製程之目的，將基底的部分502曝露於液態蝕刻劑。儘管在離子撞擊停止且接著曝露於液態蝕刻劑之後圖中繪示的光阻特徵的結構與其產生的結構一致，圖中繪示出離子流530。
如在圖中所繪示，在此實例中，一般而言離子流530撞擊於一般而言平行y方向(如圖4和圖5所定義)的基底的部分502且以離一個入射角範圍撞擊，如進一步在圖5d中所繪示。在圖5d中，離子流530撞擊各個光阻線條506的光阻線頂端部分和沿側壁518處。蝕刻不同的光阻特徵的結果分別繪示於圖5b的上視圖、圖5c中沿著A-A’線的剖面圖和圖5d中沿著B-B’的剖面圖。可以明顯看出，優先蝕刻部分光阻特徵，其說明例示性的廣角度離子撞擊於抗蝕刻性的圖案化光阻特徵的效應。
特別是，未受到離子撞擊的部分光阻特徵極易受到蝕刻。舉例而言，空白部分508具有曝露於離子310的水平邊緣516和被配置於平行離子310的垂直邊緣514，因此不會遭受離子流530直接撞擊。在圖5b中所示，在從未被保護(即未受撞擊)的垂直邊緣514向內部延伸的一段長度L處發生大量的光阻蝕刻。同樣地，各自具有一對未受保護的垂直邊緣510的垂直光阻線條504實質上橫跨過其個自的寬度W被蝕刻，其中寬度W的距離小於蝕刻的長度L。因此，垂直光阻線條504的整個寬度實質上被蝕刻侵蝕。另一方面，沿著整個側壁518受到離子撞擊的水平光阻線條506實質上受到保護而不被蝕刻，保留不受到離子 撞擊的緊鄰小的垂直凹槽520的區域540。
因此，本發明的實施例可以利用例示性電漿鞘修改器以廣角度離子流撞擊圖案化光阻線，以硬化圖案化光阻特徵至後續的處理。這個後續處理可以包括，舉例而言，蝕刻液快速地侵蝕未硬化的光阻。在一些實施例中，可以配置圖案化光阻特徵，使得其側壁和頂端定向來接受來自例示性提取板的廣角度離子撞擊。
在雙圖案化微影製程的一個實施例中，在第一道步驟中，利用第一道微影製程形成第一組的圖案化光阻特徵(地貌)。在接下來的步驟中，使第一組的圖案化光阻特徵接受包括廣角度離子撞擊的第一曝露。光阻特徵可以經配置以使其側壁和頂端曝露於離子流。在這個方法中，可曝露於接下來的蝕刻劑的部分或全部光阻表面可以被硬化，以抵抗蝕刻劑的侵蝕。利用經配置電漿鞘修改器以使光阻特徵的側壁和頂端同時曝露於離子中，以進行廣角度的離子撞擊。在接下來的步驟中，進行第二道的微影製程，以定義第二組的圖案化光阻特徵。在各種實施例中，第一曝露硬化第一組光阻特徵，以降低或是避免光阻特徵剝蝕(degraded)(例如是，於第二道微影製程中被化學處理侵蝕或被溶解)。
在其他各種的實施例中，額外的基底地貌圖形(例如是在最終處理後留在基底上的永久特徵)可以曝露於廣角度離子流。在一些實施例中，利用具有電漿鞘修改器的提取板，在廣角度離子流曝露中可以將離子植入半導體基底特 徵。半導體基底特徵可以是小的半導體地貌特徵，例如是基於矽的材料(包含矽、矽鍺合金(SiGe alloys)或類似的材料)。此可以有助於利用單晶半導體特徵的元件(例如是熟知的鰭式場效電晶體(Fin Field-effect Transistor，FinFET)雙閘極元件的形成。舉例而言，在一些製程工序中，矽結構(例如是鰭式場效電晶體的通道區域)可以接受離子植入製程。在傳統的離子植入步驟中，藉由離子植入可能實質上改變此矽鰭的外部形狀，其對於以鰭式場效電晶體製程形成的最終電晶體的元件性能可能會有不利的影響。
圖6繪示曝露於傳統的1.4千伏特的氬離子植入製程後的矽地貌特徵602的輪廓。在此實例中，此特徵的寬度級數為100奈米。如圖示，頂端部分604顯示劇烈的表面皺化，且側壁大致上是傾斜的。此外，可以部分蝕刻此特徵的頂部，以降低此特徵的整體高度。
相對而言，如圖7中所繪示，類似的矽地貌特徵702(其曝露於4千伏特的例示性的廣角度氬離子植入製程)顯示在頂端區域704極小的表面皺化和顯示大致上筆直的側壁。因此，例示性的廣角度氬離子植入可以使得由矽地貌特徵702製造的元件為較理想的結構。也就是說，可以促進元件有較佳的性能。
雖然上述本發明實施例示一般而言是關於利用離子撞擊以降低在表面特徵中的粗糙度以及降低可能發生在平坦化製程(smoothening process)中關鍵尺寸的損失的系統和製程，其他的實施例提供利用離子撞擊以添加材料於表面 圖案化特徵的機制。參照圖8a和圖8b，依據本揭露的另一個實施例，顯示用以處理三維結構的技術的簡圖。在這個實施例中，顯示用以降低孔洞的面積的技術。在這個實施例中，基底800可以是金屬基底、半導體基底或是介電基底。基底800可以包括孔洞812。雖然在本文中描述本實施例用以處理具有第一直徑R1的孔洞的基底，然而本揭露不以此為限。類似於先前的實施例中的光阻，在本實施例中的基底800可以僅僅是具有一個或是多個垂直延伸表面的結構。
在本實施例中，離子310以多重入射角被引導朝向孔洞812的側壁表面814。如所述，側壁表面814相對於基底800的頂端表面816形成一個角度，其在一些實施例中可以大約是90度。雖然離子是較適合的，然而本發明不排除其他包括自由基或其他中性的粒子。引導朝向孔洞812的表面的離子310接著可以沈積於孔洞812的表面上，藉此形成具有第二直徑R2的邊界層822。藉由利用電漿鞘修改器312，離子310可以多重入射角度被引導朝向孔洞812的表面。因此，可以生成共形和等向性的沈積，以及可以形成具有均勻厚度的邊界層822。更進一步，在基底800中的原先的孔洞的半徑可以由R1共形且均勻地降低到R2。
在此描述的方法可以是自動化的，舉例而言，具體實施指令程式於電腦可讀式儲存媒體，其可藉由可執行指令的機器讀取。一般用途的電腦是此機器的例子。如熟悉此技術者所熟知，適當的儲存媒體不限於例式性的例子，這 樣的元件包含可讀或是可寫的CD、快閃記憶體晶片(例如是隨身碟)、各種磁性儲存媒體等等。
綜上所述，本發明提供新穎性和創新性的用以處理圖案化特徵(例如是光阻或是永久基底地貌結構)的方法和系統。本發明能部署在應用相對低離子能量的系統(例如是電漿浸入系統)中，其具有提供僅有小的至圖案化特徵中的穿透深度的離子和其他物種的能力。此有助於提供表面平坦化而實質上不影響光阻圖案的屬性(例如是形貌和關鍵尺寸)的能力。藉由提供充足的在遠離法線的角度下的離子流，本發明的PSM架構特別地有效地處理被表面粗糙度直接影響的區域中的光阻特徵，即光阻側壁。本發明的實施例，例如是利用惰性氣體電漿的實施例，不易受到圖案依存效應(pattern dependent effect)(普遍是使用乾式化學製程(例如是RIE))。此外，藉由結合電漿鞘調節器和電漿處理系統(例如是浸入式植入系統)，本發明對於調適光阻處理製程提供大的彈性。這是由於可以適切地和獨立地調整的電漿參數(例如是氣體組成、離子能量、離子劑量、和離子入射角度的範圍)的變化，。
本發明不限定於描述於此的特定實施例的範疇。當然，對本揭露的其他各種實施例和潤飾(除了本揭露所描述以外)，對於所屬技術領域中具有通常知識者將由上述的描述和附圖顯而易見。雖然本發明可佈署於利用低能量離子的電漿浸入離子植入系統中，但除了離子植入之外，離子撞擊效應可以助於光阻平坦化，而且本發明可以佈署在其 他能夠提供低能量離子的電漿系統中。
此外，除了植入或是沈積以外，在本揭露中所揭露的技術可以用於實施蝕刻光阻結構或光阻結構之外的結構。 舉例而言，在本揭露中所揭露的技術可以用於實施光阻削減製程(photoresist trim process)，以降低在電晶體上的閘極的關鍵尺寸。不同於傳統削減製程(其中削減製程是利用氧加上溴化氫的電漿每一次處理一個表面)，本揭露的技術可以用於在多重角度下導引蝕刻劑(例如是離子)，以及同時等向性地實施削減製程於多個表面上。因此，可以較有效地和更均勻地實施削減製程。因此，像這樣的其他的實施例和潤飾是屬於本揭露的範疇。再者，雖然為了特定目的，在特定環境中的特定具體實施例中已描述本揭露，但所屬技術領域中具有通常知識者將認知其效益不限於此，以及為了任意數量的目的本揭露可以有效益地具體實施在任意數量的環境中。因此，本揭露的標的應參照此處所述的本揭露的廣泛性和精神來解讀。
10‧‧‧光
112‧‧‧基底
114‧‧‧光阻
114a‧‧‧光阻部份
114a-1‧‧‧側表面
114a-2‧‧‧上表面
114b‧‧‧光阻部分
116‧‧‧溝渠
142‧‧‧光罩
200‧‧‧光學微影系統
222‧‧‧光源
230‧‧‧照明器
232‧‧‧光學積分器
234‧‧‧聚光透鏡
252‧‧‧投影透鏡
300‧‧‧系統
302‧‧‧製程腔室
304‧‧‧平台
306‧‧‧電漿
308‧‧‧電漿鞘
308b‧‧‧修改鞘
310‧‧‧離子
312‧‧‧電漿鞘修改器
312a‧‧‧修改構件
312b‧‧‧修改構件
314‧‧‧孔洞
500‧‧‧基底
502‧‧‧部分
504‧‧‧光阻線條
506‧‧‧光阻線條
508‧‧‧空白部分
510‧‧‧垂直邊緣
514‧‧‧垂直邊緣
516‧‧‧水平邊緣
518‧‧‧側壁
520‧‧‧凹槽
530‧‧‧離子通量
540‧‧‧區域
602‧‧‧矽地貌特徵
604‧‧‧頂端部分
702‧‧‧矽地貌特徵
704‧‧‧頂端區域
800‧‧‧基底
812‧‧‧孔洞
814‧‧‧側壁表面
816‧‧‧頂端表面
822‧‧‧邊界層
R1‧‧‧第一直徑
R2‧‧‧第二直徑
W‧‧‧寬度
L‧‧‧長度
圖1a至圖1e是圖示說明傳統光學微影製程的步驟的基底剖面示意圖。
圖2是繪示用以投影光罩孔隙圖案的影像至基底上的傳統光學微影系統的示意圖。
圖3a是依照本發明之一實施例所繪示之基底處理系統的示意圖。
圖3b是依據本發明所提供的實施例圖示說明入射粒 子在基底上的例示性角度分布。
圖4繪示說明本發明的例示性特徵的電漿鞘修改器和光阻特徵的剖面圖。
圖5a至圖5d繪示處理三維光阻圖案的一個實施例的例示性的結果。
圖6繪示在曝露於習知的離子植入後的圖案化矽特徵。
圖7繪示在曝露於離子流的例示性廣角度範圍後的圖案化矽特徵。
圖8a依據一實施例繪示三維處理的剖面圖。
圖8b依據一實施例繪示三維處理的剖面圖。
112‧‧‧基底
114a‧‧‧光阻部份
114a-1‧‧‧側表面
114a-2‧‧‧上表面
308b‧‧‧修改鞘
310‧‧‧離子
312‧‧‧電漿鞘修改器
312a‧‧‧修改構件
312b‧‧‧修改構件

Claims (16)

  1. 一種處理光阻特徵的方法，包括：在製程腔室中產生電漿，所述製程腔室具有電漿鞘，所述電漿鞘鄰近於基底的第一表面，所述基底的所述第一表面面對所述電漿鞘；以及以電漿鞘修改器修改所述電漿和所述電漿鞘之間定義的邊界的形狀，其中部分的所述邊界的形狀不平行於由所述基底的所述第一表面定義的平面，其中來自所述電漿的離子相對於所述平面以一個角度範圍撞擊所述基底的表面，其中所述修改的操作包括產生由一對構件定義的間距，所述構件包括絕緣體、半導體和金屬其中之一，且其中所述間距附近的所述邊界的形狀相對於所述平面是凸狀。
  2. 如申請專利範圍第1項所述之處理光阻特徵的方法，其中入射角度的所述範圍以0度為中心介於正60度和負60度之間。
  3. 如申請專利範圍第1項所述之處理光阻特徵的方法，其中所述離子的能量和種類經配置以實質上降低在所述基底上的圖案化光阻特徵的線寬粗糙度。
  4. 如申請專利範圍第1項所述之處理光阻特徵的方法，其中光阻特徵配置於所述基底上，以及其中來自所述電漿的所述離子的撞擊足以產生低頻率線寬粗糙度的實質上的降低。
  5. 如申請專利範圍第1項所述之處理光阻特徵的方法，其中來自所述電漿的所述離子是惰性氣體離子。
  6. 一種圖案化基底的方法，包括：提供第一組圖案化光阻特徵在基底上；曝露所述第一組圖案化光阻特徵於自電漿鞘修改器提取的離子的第一曝露，所述電漿鞘修改器可操作地相對於所述基底提供多重角度範圍的離子入射到所述基底上；以及於所述基底上實施微影圖案化製程，以形成第二組圖案化光阻特徵，其中所述電漿鞘修改器包括第一絕緣體部分和第二絕緣體部分，所述第一絕緣體部分和所述第二絕緣體部分之間定義出一個間距，使得鄰近所述間距的電漿的邊界的形狀相對於所述基底的平面是凸狀。
  7. 如申請專利範圍第6項所述之圖案化基底的方法，其中利用雙圖案化微影製程以形成所述第一組圖案化光阻特徵和所述第二組圖案化光阻特徵。
  8. 如申請專利範圍第6項所述之圖案化基底的方法，其中操作所述第一曝露以硬化所述第一組圖案化光阻特徵，所述第一組圖案化光阻特徵於所述微影圖案化製程時保留完整以形成所述第二組圖案化光阻特徵。
  9. 如申請專利範圍第6項所述之圖案化基底的方法，其中所述第一曝露包括對於惰性氣體離子的曝露。
  10. 如申請專利範圍第6項所述之圖案化基底的方 法，其中所述第一曝露的所述離子的離子能量小於20千電子伏特。
  11. 如申請專利範圍第6項所述之圖案化基底的方法，其中於所述第一曝露後實質上降低所述第一組圖案化光阻特徵的線寬粗糙度。
  12. 如申請專利範圍第6項所述之圖案化基底的方法，更包括曝露所述第一組圖案化光阻特徵和所述第二組圖案化光阻特徵於自電漿鞘修改器提取的離子的第二曝露，所述電漿鞘修改器可操作地以廣角度範圍提供離子入射到所述基底上，其中在所述第二曝露後降低所述第二組圖案化光阻特徵的線寬粗糙度。
  13. 一種植入基底上的圖案化結晶特徵的方法，包括：在具有電漿鞘的電漿腔室中產生電漿，所述電漿鞘鄰近於定位在所述製程腔室中的所述基底的第一面；以電漿鞘修改器修改所述電漿和所述電漿鞘之間的邊界的形狀，使得部分所述邊界的形狀不平行於由面對所述電漿的所述基底的前表面定義的平面；以及提供偏壓介於所述基底和所述電漿之間，其中離子以廣角度範圍植入圖案化結晶特徵而不引起表面皺化於所述圖案化結晶特徵中，其中所述修改的操作包括產生由一對構件定義的間距。
  14. 如申請專利範圍第13項所述之植入基底上的圖案化結晶特徵的方法，其中所述圖案化結晶特徵是基於矽的特徵。
  15. 一種處理基底中的孔洞的方法，包括：在具有電漿鞘的製程腔室中產生電漿，所述電漿鞘鄰近於面對所述電漿鞘的基底的第一表面，其中所述基底包含相對於所述第一表面形成一角度的孔洞側壁表面；以及以電漿鞘修改器修改定義於所述電漿和所述電漿鞘之間的邊界的形狀，其中部分所述邊界的形狀不平行於由所述基底的所述第一表面定義的平面，其中來自所述電漿的離子以一角度範圍撞擊所述孔洞側壁表面，其中所述修改的操作包括在板材中產生間距，所述板材包括絕緣體、金屬和半導體其中之一，且其中所述間距附近的所述邊界的形狀相對於由所述基底的所述第一表面定義的平面是凸狀。
  16. 如申請專利範圍第15項所述之處理基底中的孔洞的方法，其中所述離子包括配置在聚集於所述孔洞側壁表面上的物種。
TW100108759A 2010-03-15 2011-03-15 使用離子植入修改基底地貌的方法及系統 TWI532073B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US34026810P 2010-03-15 2010-03-15
US13/046,136 US8778603B2 (en) 2010-03-15 2011-03-11 Method and system for modifying substrate relief features using ion implantation

Publications (2)

Publication Number Publication Date
TW201145354A TW201145354A (en) 2011-12-16
TWI532073B true TWI532073B (zh) 2016-05-01

Family

ID=44560329

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100108759A TWI532073B (zh) 2010-03-15 2011-03-15 使用離子植入修改基底地貌的方法及系統

Country Status (5)

Country Link
US (2) US8778603B2 (zh)
JP (1) JP5728566B2 (zh)
CN (1) CN103003914A (zh)
TW (1) TWI532073B (zh)
WO (1) WO2011116039A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8778603B2 (en) * 2010-03-15 2014-07-15 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying substrate relief features using ion implantation
US8435727B2 (en) 2010-10-01 2013-05-07 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying photoresist using electromagnetic radiation and ion implantation
US8460569B2 (en) 2011-04-07 2013-06-11 Varian Semiconductor Equipment Associates, Inc. Method and system for post-etch treatment of patterned substrate features
US8354655B2 (en) * 2011-05-03 2013-01-15 Varian Semiconductor Equipment Associates, Inc. Method and system for controlling critical dimension and roughness in resist features
US8974683B2 (en) * 2011-09-09 2015-03-10 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying resist openings using multiple angled ions
US8906576B2 (en) * 2012-01-25 2014-12-09 Varian Semiconductor Equipment Associates, Inc. Material engineering for high performance Li-ion battery electrodes
US8937019B2 (en) * 2012-04-03 2015-01-20 Varian Semiconductor Equipment Associates, Inc. Techniques for generating three dimensional structures
US9297063B2 (en) 2012-04-26 2016-03-29 Varian Semiconductor Equipment Associates, Inc. Plasma potential modulated ion implantation system
CN103632936B (zh) * 2012-08-20 2016-02-17 中芯国际集成电路制造(上海)有限公司 离子注入的方法
US9232628B2 (en) 2013-02-20 2016-01-05 Varian Semiconductor Equipment Associates, Inc. Method and system for plasma-assisted ion beam processing
US8952344B2 (en) 2013-03-14 2015-02-10 Varian Semiconductor Equipment Associates Techniques for processing photoresist features using ions
US20160064239A1 (en) 2014-08-28 2016-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Integrated Circuit Patterning
CN106033728B (zh) * 2015-03-11 2019-07-09 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN106033715B (zh) * 2015-03-11 2019-03-22 上海临港凯世通半导体有限公司 FinFET的掺杂方法
CN106033729B (zh) * 2015-03-11 2019-04-02 上海凯世通半导体股份有限公司 FinFET的掺杂方法
CN106571291B (zh) * 2015-10-09 2019-10-29 北京北方华创微电子装备有限公司 一种图形转移方法
US9852924B1 (en) * 2016-08-24 2017-12-26 Lam Research Corporation Line edge roughness improvement with sidewall sputtering
US10229832B2 (en) * 2016-09-22 2019-03-12 Varian Semiconductor Equipment Associates, Inc. Techniques for forming patterned features using directional ions
US20180122670A1 (en) * 2016-11-01 2018-05-03 Varian Semiconductor Equipment Associates, Inc. Removable substrate plane structure ring
US10658184B2 (en) 2016-12-15 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern fidelity enhancement with directional patterning technology
US9865433B1 (en) * 2016-12-19 2018-01-09 Varian Semiconductor Equipment Associats, Inc. Gas injection system for ion beam device
US10431462B2 (en) * 2017-02-15 2019-10-01 Lam Research Corporation Plasma assisted doping on germanium
US10312089B1 (en) 2017-11-29 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for controlling an end-to-end distance in semiconductor device
US10522349B2 (en) 2017-11-30 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-reflective coating by ion implantation for lithography patterning
US11854818B2 (en) * 2021-05-04 2023-12-26 Applied Materials, Inc. Angled etch for surface smoothing

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358061A (ja) * 2000-04-12 2001-12-26 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003347734A (ja) * 2002-05-23 2003-12-05 Konica Minolta Holdings Inc ビアホール形成方法
US6875659B2 (en) * 2002-08-12 2005-04-05 Macronix International Co., Ltd. Methods of code programming a mask ROM
JP2006278006A (ja) 2005-03-28 2006-10-12 Japan Atomic Energy Agency イオン源引き出し領域におけるプラズマ境界面制御方法及びそのイオン源
US20060236931A1 (en) 2005-04-25 2006-10-26 Varian Semiconductor Equipment Associates, Inc. Tilted Plasma Doping
JP5108489B2 (ja) * 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
US8063437B2 (en) * 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same
JP5329865B2 (ja) * 2008-07-31 2013-10-30 パナソニック株式会社 半導体装置及びその製造方法
JP5578782B2 (ja) * 2008-03-31 2014-08-27 東京エレクトロン株式会社 プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
US20090263751A1 (en) 2008-04-22 2009-10-22 Swaminathan Sivakumar Methods for double patterning photoresist
JP2010010417A (ja) * 2008-06-27 2010-01-14 Panasonic Corp プラズマドーピング方法及びプラズマドーピング装置
US8101510B2 (en) * 2009-04-03 2012-01-24 Varian Semiconductor Equipment Associates, Inc. Plasma processing apparatus
US8603591B2 (en) * 2009-04-03 2013-12-10 Varian Semiconductor Ewuipment Associates, Inc. Enhanced etch and deposition profile control using plasma sheath engineering
US8188445B2 (en) * 2009-04-03 2012-05-29 Varian Semiconductor Equipment Associates, Inc. Ion source
US8623171B2 (en) 2009-04-03 2014-01-07 Varian Semiconductor Equipment Associates, Inc. Plasma processing apparatus
US7767977B1 (en) * 2009-04-03 2010-08-03 Varian Semiconductor Equipment Associates, Inc. Ion source
US8912097B2 (en) * 2009-08-20 2014-12-16 Varian Semiconductor Equipment Associates, Inc. Method and system for patterning a substrate
US8778603B2 (en) * 2010-03-15 2014-07-15 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying substrate relief features using ion implantation
US8435727B2 (en) * 2010-10-01 2013-05-07 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying photoresist using electromagnetic radiation and ion implantation
US8907307B2 (en) * 2011-03-11 2014-12-09 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for maskless patterned implantation
US8716682B2 (en) * 2011-04-04 2014-05-06 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for multiple slot ion implantation
US8460569B2 (en) * 2011-04-07 2013-06-11 Varian Semiconductor Equipment Associates, Inc. Method and system for post-etch treatment of patterned substrate features
US20120263887A1 (en) * 2011-04-13 2012-10-18 Varian Semiconductor Equipment Associates, Inc. Technique and apparatus for ion-assisted atomic layer deposition
US8778465B2 (en) * 2011-05-15 2014-07-15 Varian Semiconductor Equipment Associates, Inc. Ion-assisted direct growth of porous materials
US8974683B2 (en) * 2011-09-09 2015-03-10 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying resist openings using multiple angled ions
US9118001B2 (en) * 2012-07-11 2015-08-25 Varian Semiconductor Equipment Associates, Inc. Techniques for treating sidewalls of patterned structures using angled ion treatment
US9236257B2 (en) * 2013-03-13 2016-01-12 Varian Semiconductor Equipment Associates, Inc. Techniques to mitigate straggle damage to sensitive structures
US9520267B2 (en) * 2014-06-20 2016-12-13 Applied Mateirals, Inc. Bias voltage frequency controlled angular ion distribution in plasma processing
US9460961B2 (en) * 2014-08-05 2016-10-04 Varian Semiconductor Equipment Associates, Inc. Techniques and apparatus for anisotropic metal etching
US9396965B2 (en) * 2014-08-05 2016-07-19 Varian Semiconductor Equipment Associates, Inc. Techniques and apparatus for anisotropic metal etching

Also Published As

Publication number Publication date
JP5728566B2 (ja) 2015-06-03
US20140306127A1 (en) 2014-10-16
CN103003914A (zh) 2013-03-27
US20110223546A1 (en) 2011-09-15
TW201145354A (en) 2011-12-16
JP2013527595A (ja) 2013-06-27
US9767987B2 (en) 2017-09-19
US8778603B2 (en) 2014-07-15
WO2011116039A1 (en) 2011-09-22

Similar Documents

Publication Publication Date Title
TWI532073B (zh) 使用離子植入修改基底地貌的方法及系統
US8460569B2 (en) Method and system for post-etch treatment of patterned substrate features
US9340877B2 (en) Method and system for modifying photoresist using electromagnetic radiation and ion implantation
KR101911330B1 (ko) 레지스트 특징부들의 임계 치수 및 러프니스를 제어하기 위한 방법 및 시스템
JP2013527595A5 (zh)
KR101872708B1 (ko) 다단계 이온 주입을 이용하여 패턴화된 포토레지스트를 변경하기 하기 위한 방법 및 시스템
US9760008B2 (en) Direct current superposition freeze
JP5264237B2 (ja) ナノ構造体およびナノ構造体の製造方法
KR20200130518A (ko) 원하는 치수들로 재료 층을 패터닝하기 위한 방법
US7501348B2 (en) Method for forming a semiconductor structure having nanometer line-width
KR20130124149A (ko) 이온 주입을 사용하는 기판 패턴화된 특징부들의 수정 방법 및 시스템
US9268228B2 (en) Techniques for patterning a substrate
US8974683B2 (en) Method and system for modifying resist openings using multiple angled ions
KR20090068589A (ko) 반도체 소자의 패턴 형성 방법