KR101872708B1 - 다단계 이온 주입을 이용하여 패턴화된 포토레지스트를 변경하기 하기 위한 방법 및 시스템 - Google Patents
다단계 이온 주입을 이용하여 패턴화된 포토레지스트를 변경하기 하기 위한 방법 및 시스템 Download PDFInfo
- Publication number
- KR101872708B1 KR101872708B1 KR1020137010472A KR20137010472A KR101872708B1 KR 101872708 B1 KR101872708 B1 KR 101872708B1 KR 1020137010472 A KR1020137010472 A KR 1020137010472A KR 20137010472 A KR20137010472 A KR 20137010472A KR 101872708 B1 KR101872708 B1 KR 101872708B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion
- tilt angle
- substrate
- dose
- exposure
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 229920002120 photoresistant polymer Polymers 0.000 title description 10
- 150000002500 ions Chemical class 0.000 claims abstract description 145
- 239000000758 substrate Substances 0.000 claims description 63
- 238000010884 ion-beam technique Methods 0.000 claims description 30
- 230000033001 locomotion Effects 0.000 claims description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 238000010849 ion bombardment Methods 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims 1
- 239000001307 helium Substances 0.000 claims 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims 1
- 229910052743 krypton Inorganic materials 0.000 claims 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052754 neon Inorganic materials 0.000 claims 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims 1
- 229910052704 radon Inorganic materials 0.000 claims 1
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 claims 1
- 229910052724 xenon Inorganic materials 0.000 claims 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims 1
- 230000008569 process Effects 0.000 description 28
- 238000005468 ion implantation Methods 0.000 description 13
- 235000012431 wafers Nutrition 0.000 description 8
- 230000004907 flux Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 230000002902 bimodal effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 241000894007 species Species 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000001151 other effect Effects 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000008707 rearrangement Effects 0.000 description 3
- 241000668842 Lepidosaphes gloverii Species 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000013068 control sample Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
- H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
- H01J37/3056—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching for microworking, e.g. etching of gratings, trimming of electrical components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31793—Problems associated with lithography
- H01J2237/31796—Problems associated with lithography affecting resists
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Crystallography & Structural Chemistry (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Micromachines (AREA)
Abstract
복수개의 패턴화된 레지스트 피처들내의 거칠기 프로파일을 감소시키는 방법. 각 패턴화된 레지스트 피처는 제 1 측벽 및 상기 제 1 측벽에 반대인 제 2 측벽을 포함하고, 각 패턴화된 레지스트 피처는 중간 주파수 선폭 거칠기 및 저 주파수 선폭 거칠기를 포함한다. 복수개의 이온 노광 사이클들이 수행되며 각 이온 노광 사이클은 제 1 측벽에 대하여 약 5 도 또는 더 큰 틸트 각도에서 이온들을 제공하는 단계, 그리고 제 2 측벽에 대하여 약 5도 또는 더 큰 틸트 각도에서 이온들을 제공하는 단계를 포함한다. 상기 복수개의 이온 노광 사이클들을 수행하며, 중간 주파수 및 저 주파수 선폭 거칠기가 감소된다.
Description
본 발명의 실시예들은 반도체 디바이스 제조의 분야에 관한 것이다. 보다 상세하게는, 본 발명은 반도체 디바이스 제조를 위해 기판에 주입 및 기판을 패터닝(patterning) 하기 위한 방법, 시스템 및 구조에 관한 것이다.
전자 디바이스들의 지속되는 소형화와 함께, 미세한 해상도(resolution)를 달성하는 것이 가능한 패터닝 프로세스(patterning process)에 대한 증가되는 요구가 있다. 스케일(scaling), 점점 더 작은 피처(feature)들을 프린트하는 능력,은 웨이퍼마다 희망하는 보다 작은 더 복잡한 칩들의 디자인 속성들을 가능하게 한다. 불행하게도, 리소그래피 프로세스 장비에서의 제한들이 더 이상 디바이스 스케일 조건들에 보조를 맞출 수 없다. 미세한 피처 이미징에서 두개의 중요한 면들: 첫번째는 라인 엣지 또는 폭 거칠기(LER 또는 LWR 각각)로서 지칭되는 음성 속성 이고 두번째는 회절 한도들에 기인하여 빈틈이 없는(tight) 기하학적 구조를 프린트하는 능력의 부족이 두드러진다. 에칭 스텝(패턴 전사)동안에, PR로부터의 LER 거칠기(roughness)는 에칭되는 재료에 전사된다. LER은 보통 테스트 동안에 파라미터 안정성(parametric stability) 또는 트랜지스터에서의 디바이스 성능저하로 귀결된다. 평탄한 잘 정의된 포토레지스트 이미지 대신에, 패터닝 프로세스는 매우 거친 라인 엣지로 귀결된다. 디자인에 의존하는 짧은(short), 중간 또는 긴 범위의 거칠기는 디바이스 성능에 많은 영향을 가질 것이다. 포토리소그래피 단독으로는 평탄한 라인들을 생산하지 못하기 때문에, 후속 스텝들이 라인들의 엣지 거칠기를 배제하거나 또는 감소시키기 위해서 개발될 필요가 있다. 이 문제를 다루기 위해서, 몇몇 추가적인 프로세스들이 단지 미미한 결과들을 낳는데 시도되었다. 예를 들어, 건식 화학 에칭 프로세스들은 레지스트 이미지로부터 물질을 제거하는 능력을 가지지만 그러나 그것들은 밀도가 높은 바이어스들에서 격리된 다른 노광 면적들에서 패턴 의존 로딩 효과들(pattern dependent loading effects)을 겪는다.
추가하여, 레지스트 임계 치수(CD : critical dimension)는 전형적으로 엄격한 허용 오차(tolerance)내에 있을 것을 필요로 하여서, 임의의 보조 기술은 프로파일, 높이 및 CD에 대한 원래의 레지스트 속성들을 유지하여야 한다. 건식 화학 에칭 시스템들은 수율 손실(yield loss)로 귀결될 수 있는 패턴에 원치 않는 결함(defect)들을 또한 첨가할 수 있다. 다른 대안 접근법은 거친 레지스트 패턴이 라인들을 평탄하게 할 수 있는 복사 노광(radiation exposure)을 통하여 레지스트를 가열하기 위해서 램프 기반 플랫폼(lamp based platform)에 노출되는 심 자외선(DUV:Deep Ultraviolet)의 사용이다. 이 기술에 대한 단점은 노광 후에, 라인 세그먼트들의 코너가 패턴 장애(pattern pull back)를 나타내고 그리고 레지스트 라인들은 이런 방식에서 변형될 수 있어서 나중에 생산된 디바이스들을 쓸모 없게 한다. 게다가, 전술한 접근법들의 어떤 것도 특별히 예를 들어 100nm 이하의 CD와 같은 작은 CD를 갖는 디바이스들의 성능저하에 큰 역할을 할 수 있는 저 주파수 거칠기(low frequency roughness)를 감소시키는 것이 관측되지 않았다. 따라서, 서브 100nm CD 디바이스들과 같은 매우 작은 피처(feature) 사이즈들을 필요로 하는 기술들을 위한 레지스터 패터닝 프로세스들(resist patterning processes) 개선에 대한 요구가 있는 것이 인식될 것이다.
본 발명의 실시예들은 기판 패터닝을 위한 방법들 및 시스템들을 알려준다. 일 실시예는 복수개의 패턴화된 레지스트 피처들(resist features)내의 거칠기 프로파일(roughness profile)을 감소시키기 위한 방법을 포함하고, 각 패턴화된 레지스트 피처는 제 1 측벽(sidewall) 및 상기 제 1 측벽에 반대인 제 2 측벽을 포함한다. 상기 방법은 레지스트 피처의 상기 거칠기 프로파일을 감소시키기 위해 복수개의 이온 노광 사이클들을 수행하는 단계를 포함한다. 각 이온 노광 사이클은 상기 제 1 측벽에 대하여 약 5 도 또는 더 큰 틸트 각도에서 이온들을 제공하는 단계, 그리고 상기 제 2 측벽에 대하여 약 5도 또는 더 큰 틸트 각도에서 이온들을 제공하는 단계를 포함한다.
다른 실시예는 기판상의 제 1 표면에 제공된 복수개의 패턴화된 레지스트 피처들(resist features)내의 거칠기 프로파일(roughness profile)을 감소시키기 위한 방법을 포함하고, 각 패턴화된 레지스트 피처는 제 1 측벽(sidewall) 및 상기 제 1 측벽에 반대인 제 2 측벽을 포함한다. 상기 방법은 총 이온 도우즈(total ion dose)를 상기 복수개의 패턴화된 레지스트 피처들에 제공하는 단계를 포함하되, 제 1 노광에서, 상기 기판의 상기 제 1 표면을 기판 법선(substrate normal)으로부터 약 5 도보다 더 큰 제 1 틸트 각도에서 제 1 이온 도우즈로 노출시킴으로써 상기 제 1 이온 도우즈는 상기 복수개의 레지스트 피처들의 상기 제 1 측벽들에 충돌한다. 상기 기판의 상기 제 1 표면은 제 2 노광에서, 기판 법선(substrate normal)으로부터 약 5 도보다 더 큰 제 2 틸트 각도에서 제 2 이온 도우즈로 노출시키고, 상기 제 2 이온 도우즈는 상기 복수개의 레지스트 피처들의 상기 제 2 측벽들에 충돌한다. 상기 기판의 상기 제 1 표면은 제 3 노광에서, 기판 법선(substrate normal)으로부터 약 5 도보다 더 큰 제 3 틸트 각도에서 제 3 이온 도우즈로 노출시키고, 상기 제 3 이온 도우즈는 상기 복수개의 레지스트 피처들의 상기 제 1 측벽들에 충돌한다. 상기 기판의 상기 제 1 표면은 제 4 노광에서, 기판 법선(substrate normal)으로부터 약 5 도보다 더 큰 제 4 틸트 각도에서 제 4 이온 도우즈로 노출시키고, 상기 제 4 이온 도우즈는 상기 복수개의 레지스트 피처들의 상기 제 2 측벽들을 충돌하고, 총 노광 도우즈는 상기 제 1, 제 2, 제 3 및 제 4의 이온 도우즈들의 합과 동일하다.
다른 실시예는 기판에 배치된 패턴화된 레지스트 피처들 내의 거칠기를 감소시키기 위한 시스템을 포함하고, 각 레지스트 피처는 제 1 측벽 및 상기 제 1 측벽에 반대인 제 2 측벽을 가진다. 상기 시스템은 상기 기판을 향하여 이온들을 제공하도록 동작 가능한 이온 소스를 포함한다. 상기 시스템은 트위스트 운동(twist motion) 및 틸트 운동(tilt motion)을 포함하여 상기 이온 빔에 대하여 일련의 상대적인 운동들을 제공하도록 구성된 기판 스테이지(substrate stage)를 또한 포함한다. 상기 시스템은 프로세서 및 일련의 틸트 각도들, 일련의 트위스트 각도들, 일련의 이온 에너지들 및 일련의 이온 도우즈들: 중 하나 또는 그 이상을 포함하는 이온 노광 파라미터들을 저장하도록 동작 가능한 메모리를 더 포함한다. 상기 시스템은 복수개의 이온 노광 사이클을 수행하기 위해서 상기 이온 소스 및 상기 기판 스테이지에 제어 신호들을 발송하도록 상기 메모리 및 상기 프로세서와 함께 동작 가능한 컴퓨터 판독 가능한 프로그램을 또한 포함한다. 각 이온 노광 사이클 내에서 상기 기판 스테이지는 상기 패턴화된 레지스트 피처들과 관련된 선폭(linewidth) 거칠기 프로파일을 감소시키기 위해서 약 5 도 또는 더 큰 틸트 각도에서 교변하는 방식으로 상기 제 1 측벽 및 제 2 측벽을 노출시키도록 상기 이온 빔에 대하여 지향(orient)된다.
도 1 은 이온 주입 시스템의 개략도이다.
도 2a 는 본 발명의 일반적인 피처들을 예시하는 패턴화된 레지스트의 개략적인 평면도를 포함한다.
도 2b 는 본 발명의 일반적인 피처들을 예시하는 패턴화된 레지스트의 개략적인 단면도를 포함한다.
도 2c 는 레지스트 선폭 거칠기 성분들의 개략적인 묘사이다.
도 3a-3e 는 대표적인 다단계 이온 주입 프로세스에 수반된 단계들을 예시하는 레지스트 구조들의 개략적인 단면 도식들이다.
도 4a - 4e 는 다른 대표적인 다단계 이온 주입 프로세스를 예시한다.
도 5a - 5e 는 추가의 대표적인 다단계 이온 주입 프로세스를 예시한다.
도 6 은 다단계 이온 주입 프로세스들의 세부사항들을 도시하는 그래프이다.
도 7 은 도 6의 다단계 이온 주입 프로세스들에 지배되는 레지스트 샘플들에 대한 LWR 및 LER 측정치들의 결과들을 도시한 그래프이다.
도 8 은 도 6의 다단계 이온 주입 프로세스들에 대한 이온들의 노광(exposure) 전 및 후에 LWR의 파워 스펙트럼 분포(power spectrum distribution)를 보여주는 그래프이다.
도 2a 는 본 발명의 일반적인 피처들을 예시하는 패턴화된 레지스트의 개략적인 평면도를 포함한다.
도 2b 는 본 발명의 일반적인 피처들을 예시하는 패턴화된 레지스트의 개략적인 단면도를 포함한다.
도 2c 는 레지스트 선폭 거칠기 성분들의 개략적인 묘사이다.
도 3a-3e 는 대표적인 다단계 이온 주입 프로세스에 수반된 단계들을 예시하는 레지스트 구조들의 개략적인 단면 도식들이다.
도 4a - 4e 는 다른 대표적인 다단계 이온 주입 프로세스를 예시한다.
도 5a - 5e 는 추가의 대표적인 다단계 이온 주입 프로세스를 예시한다.
도 6 은 다단계 이온 주입 프로세스들의 세부사항들을 도시하는 그래프이다.
도 7 은 도 6의 다단계 이온 주입 프로세스들에 지배되는 레지스트 샘플들에 대한 LWR 및 LER 측정치들의 결과들을 도시한 그래프이다.
도 8 은 도 6의 다단계 이온 주입 프로세스들에 대한 이온들의 노광(exposure) 전 및 후에 LWR의 파워 스펙트럼 분포(power spectrum distribution)를 보여주는 그래프이다.
본 발명은 이제 본 발명의 선호된 실시예들이 도시된 첨부 도면들을 참고로 하여 이하에서 더 완벽하게 설명될 것이다. 그러나, 본 발명은 본 출원에서 개시된 실시예들에 한정되는 것으로 해석되지 않아야 하고 많은 다른 형태들로 구체화될 수 있다. 오히려, 이런 실시예들은 본 발명이 상세하고 완벽하게 될 것이고 기술 분야의 통상의 기술자들에 본 발명의 범위를 충분히 전달하도록 제공된다. 도면들에서, 같은 번호들은 전체에 걸쳐 같은 엘리먼트(element)들에 관련된다.
상기에서 언급된 방법들과 관련된 불완전함을 해결하기 위해서, 패턴화된 포토레지스트 피처들에서의 거칠기(roughness)를 개선하기 위한 새롭고 창조적인 기술들이 본 출원에서 개시된다. 본 발명의 실시예들은 이온들을 복수개의 포토레지스트 피처들을 갖는 패턴화된 레지스트에 제공하는 것에 관한 것이다. 포토레지스트 피처들은 포토레지스트 피처의 각 측벽이 기판에 대하여 비수직(non-normal) 각도에서 입사하는 이온 빔들로부터의 복수개의 이온 빔 노광들(도우즈들)에 지배되는 연속의 이온들의 도우즈(노광(exposure)들)에 지배된다. 이 방식에서는, LER, LWR 및 중간 및 긴 스케일의 거칠기가 이하에서 상세하게 개시되는 바와 같이 패턴화된 포토레지스트 피처들에 대하여 개선된다.
본 발명의 선호되는 구성에는, 이온들은 이온 주입시스템에서 기판에 제공된다. 도면들에 관련하여, 도 1 은 본 발명의 실시예들에서 사용될 수 있는 이온 주입기들의 일반적인 피처들을 예시하는 이온 주입기의 블럭 다이어그램이다. 시스템 (100)은 이온 소스 챔버 (102)를 포함한다. 파워 서플라이(101)는 특정 종의 이온들을 생성하도록 구성된 소스 (102)에 필요로 하는 에너지를 공급한다. 생성된 이온들은 소스로부터 연속의 전극들(104)(추출 전극(extraction electrode)들)을 통과하여 추출되고, 질량 분석기 자석(106)을 통과하여 지나가는 빔(95)로 형성된다. 질량 분석기(mass analyzer)는 특정 자기장으로 구성되어서 희망하는 질량 대 전하(mass-to-charge) 비율을 가진 이온들만이 분석기를 통과하여 이동가능 하다. 희망하는 종의 이온들은 보정기 자석(corrector magnet)(110)으로 감속 스테이지 (108)를 통과하여 지나간다. 보정기 자석(110)은 지지부(예, 플래튼)(114) 상에 위치된 작업물(work piece) 또는 기판을 향하여 표적된 빔을 제공하기 위해서 인가된 자기장의 세기 및 방향에 따라 이온 빔렛(ion beamlet)들을 편향시키기 위해서 에너지를 가한다. 몇몇 경우들에서는, 제 2 감속 스테이지(112)가 보정기 자석(110)과 지지부(114) 사이에 배치될 수 있다. 이온들은 그것들이 기판에서의 핵 및 전자들과 충돌할 때 에너지를 잃고 그리고 가속도 에너지(acceleration energy)에 기반하여 기판내의 희망하는 깊이에서 휴지상태(rest)가 된다.
본 발명의 실시예들에 따라, 기판은 빔(95)와 같은 빔에 대하여 일련의 상대적인 움직임을 제공하도록 구성된 이동 가능한 스테이지에 부착될 수 있다. 이것은 병진이동 운동(translational motion), 트위스트 운동(twist motion), 및 틸트 운동(tilt motion)을 포함할 수 있다. 주입 시스템(100)은 입사 빔에 대하여 기판 틸트, 예를 들어 기판에 수직에 대하여 약 -75에서부터 +75까지,를 제공하는 틸트 스테이지를 포함한다.
도 2a 및 2b는 본 발명의 방법에서의 일반적인 피처들을 예시한다. 기판(200)상에 배치된 통상의 패턴화된 레지스트 (202)의 개략적인 도식들이, 평면도(plan view) 및 단면도(cross-section) 각각, 도 2a 및 2b에 포함된다. 패턴화된 레지스트는 리소그래피 프로세스(lithography process)가 포토레지스트의 레이어(layer)에 적용된 후에 형성된 복수개의 라인들(204)을 포함한다. 도시된 바와 같이, 방향 'x' 에서 측정된 선폭(linewidth)은 각 라인(204)의 길이 L을 따라서 변한다. 알려진 리소그래피 프로세스들을 이용할 때, 임계 치수가 약 100nm 보다 작을 때 특별히 레지스트 패턴들에서 선폭 거칠기(LWR)는 공칭 선폭(nominal linewidth)의 상당 부분일 수 있다. 레지스트 라인들(204)은 보여진 라인들에 대하여 동일한 것으로 도시된 공칭 CD(W)를 가질 수 있다. 관련 기술 분야의 통상의 기술자들에게 용이하게 이해될 것 처럼, 만약 레지스트 라인들이 상당한 선폭 거칠기(LWR)를 가지면, 인접한 레지스트 라인들은 이 선폭 거칠기 때문에 상당히 다른 실제 폭들을 가질 수 있다. 그러나, 인접한 라인들(204)는 설명 및 명확성의 목적들을 위하여 치수에서 비슷한 것으로 도시된다.
LWR에 추가하여, 레지스트에 대한 "거칠기 프로파일(roughness profile)"은 라인 엣지 거칠기(LER) 뿐만 아니라 짧은, 중간, 긴 범위의 LWR 변화, 선폭 변화들이 일어나는 방향 L을 따라서 파라미터들이 상이한 길이 스케일(scale)들에 해당하는,를 포함할 수 있다. LWR 또는 LER의 절대값에 추가하여, 이런 변화들이 일어나는 길이 스케일(length scale)은 디바이스 제조 동안에 중요 관심사(key concern)일 수 있다. 예를 들어, 포토레지스트 라인들로부터 패턴화된 디바이스들에 대한 디바이스 성능에서 포토레지스트 라인들에서의 긴 범위 거칠기(long range roughness)는 짧은 범위 거칠기(short range roughness)와 다른 영향을 가질 수 있는 것을 알고 있다.
도 2c는 어떻게 저 주파수(204a), 중간 주파수(204b), 및 고 주파수(204c) 거칠기 성분(component)들이 라인(204)에서 획득되는지를 예시한다. 이들 성분들은 긴 범위(long range), 중간 범위(mid range), 및 짧은 범위(short range) 거칠기 변화들에 해당한다.
본 발명의 실시예들에서, 레지스트 (202)와 같은 패턴화된 레지스트는 연속의 이온 도우즈들(노광들)에 지배되고 연속된 노광들 후에 레지스트 거칠기 프로파일(resist roughness profile)의 개선으로 귀결된다. 거칠기 프로파일에서의 개선(또는 감소)은 다음의 : LWR, LER 및 짧은, 중간 또는 긴 범위 거칠기 변화 중 하나이상에서의 감소를 나타낸다. 본 발명자들은 LWR에서의 개선들은 이온들 노광과 관련된 파라미터들을 제어함으로써 최적화될 수 있다는 것을 발견했다. 이들 파라미터들은 이하에서 상세하게 설명될 다른 것들 중에서, 이온들의 입사 각도(들), 이온 에너지, 이온 타입, 총 이온 도우즈, 및 연속의 이온 노광들의 특정 시퀀스를 포함할 수 있다.
본 발명에 따라서, 기판(200)에 제공되는 이온들은 이온 빔들(218,220,222 및 224)에 대하여 도 2b에 예시된 바와 같이, 기판 평면에 수직 N에 대하여 논제로(non-zero) 틸트 각도에서 입사될 수 있다. 이하에서 상세하게 설명될 본 발명의 실시예들에서, 기판(200)과 같은 기판은 연속의 노광 사이클들 내의 이온 빔들에 지배될 수 있다. 각 노광 사이클은 이온 빔이 양의 틸트 각도를 형성할 때의 노광 및 이온 빔이 음의 틸트 각도를 형성할 때의 노광을 포함한다. 각 노광 사이클에서 사용되는 교번하는 틸트 각도들이 약 +/- 5 도들에서부터 약 +/- 85 도들까지의 범위일 수 있다. 이온 빔은 수직에 대하여 논제로 틸트 각도에서 입사되기 때문에, 이온들은 레지스트 피처들의 측벽들에 충돌할 수 있고, 그럼으로써 레지스트 피처들에서의 거칠기를 더 효과적으로 타격할 수 있다.
도 2a에 예시된 바와 같이, 트위스트 각도 φ는 또한 이온 빔들(212,214 및 216)에 대하여 도시된 바와 같이, 바람직하게는 약 제로(0)와 약 +/- 15도 사이에서 변할 수 있다. 결정질 실리콘 웨이퍼들의 이온 주입에 대하여, 트위스트 각도는 일반적으로 이온 빔 그리고 웨이퍼 법선(wafer normal)을 수용하는 평면과 <100>실리콘에서의 [011]방향을 따라서 정렬된 주 플랫(primary flat)에 직교하는 평면 사이에서 형성되는 각도로서 정의된다. 그러나,본 출원에서 사용되는,용어 "트위스트 각도(twist angle)"는 도 2a에 도시된 바와 같이 이온 빔 그리고 웨이퍼 법선을 수용하는 평면과 패턴화된 레지스트 피처의 장축(long axis) L에 직교하는 평면 사이에서 형성되는 각도를 지칭한다. 따라서, 제로(0) 트위스트 각도는 이온 빔이 밑에 놓인 웨이퍼의 방위(orientation)에 관계없이, 레지스트 라인들의 장축에 직교하는 평면내에 있는 것을 나타낸다.
도 3a-3e는 본 발명에 따른 프로세스에 수반되는 대표적인 스텝들을 예시하는 레지스트 패턴의 개략적인 단면도 묘사들이다. 도면들은 예를 들어 도 2a, 2b의 레지스트 샘플(202)에 대응하는 단면도를 나타낼 수 있다.
도 3a 는 포토리소그래피 프로세스를 이용한 패터닝 후에 보여진 한 쌍의 레지스트 피처들(304)를 포함하는 기판(302)를 예시한다. 레지스트 라인들(304)은 보여진 양쪽 라인들에 대하여 동일한 것으로 도시된 공칭 CD(W)를 가질 수 있다. 레지스트 라인들은 또한 공칭 높이 h를 가질 수 있고 그리고 공칭 피치 D에 의해 특징지어질 수 있다. 관련 기술 분야의 통상의 기술자들에게 용이하게 이해될 것처럼, 상당한 선폭 거칠기(LWR)를 보이는 레지스트 라인들의 패턴에 대하여는, 인접한 레지스트 라인들은 선폭 변화에 기인하는 상당히 다른 실제 폭들을 가질 수 있다. 그러나, 인접한 라인들(304)는 명확성의 목적들을 위하여 비슷한 치수를 가지는 것으로 도시된다.
도 3b-3e는 레지스트 라인들(304)이 이온 빔들(312)에 노출되는 대표적인 다단계 이온 주입 프로세스를 예시한다. 이 대표적인 프로세스에서, 각 스텝 동안에, 이온 빔들(312)은 같은 이온 종(ion species) 및 같은 이온 에너지(ion energy)를 가질 수 있다. 그러나, 다른 예들에서는, 이온 종 및 에너지는 상이한 노광 스텝들 사이에서 변화할 수 있다. 이온 에너지는 약 수백 eV 또는 더 클 수 있다. 특별히, 이온 에너지는 약 1keV에서부터 20keV까지 범위에 이를 수 있다. 도 3b에서, 이온 빔(312)로부터의 이온들의 제 1 도우즈가 제 1 논제로 틸트 각도에서 기판(302)을 향하여 제공되어서 레지스트 라인 상부 표면들(304c) 및 좌측 측벽들(304a) 가 이온 플럭스(ion flux)에 노출되지만, 우측 측벽들(304b)는 실질적으로 이온들에 노출되지 않는다. 도 3b에서의 노광 단계의 지속기간(duration)은 변화할 수 있지만, 그러나 일반적으로 약 1 초 또는 더 클 수 있다. 이온 빔(312)에 노광동안에, 이온들은 측벽들(304a)에 충돌하여 국부적인 재배열, 연화(softening), 재료 제거 또는 더 평탄한 측벽(304b)으로 이어지는 다른 효과들을 일으킬 수 있다.
이온들의 제 1 도우즈가 수취된 후에, 방법은 도 3c의 스텝으로 진행하여, 이온들의 제 2 도우즈가 제 2 논제로 틸트 각도에서 기판 (302)를 향하여 제공된다. 일 실시예에서, 이온 에너지는 도 3b의 스텝에서 사용된 것과 같고, 제 2 도우즈가 제 1 도우즈와 같고, 그리고 제 2 논제로 틸트 각도는 기판 법선에 대하여 제 1 논제로 틸트 각도와 같은 값을 갖는 각도를 형성하지만, 제 1 논제로 틸트 각도에 반대(opposite)이다. 예를 들어, 제 1 각도는 +30 도 일 수 있지만, 제 2 각도는 법선에 대하여 -30 도 일 수 있다. 이 스텝에서, 좌측 측벽들(304a)은 이온들에 실질적으로 노출되지 않지만 상부 표면들(304c) 및 측벽들(304b)은 이온들에 의해 충돌되어 국부적인 재배열, 연화, 재료 제거 또는 더 평탄한 측벽(304b)로 이어지는 다른 효과들을 일으킬 수 있다.
제 2 이온 도우즈 수취 후에, 기판은 도 3d에 예시된 스텝에서 도시된 것처럼 제 3 이온 도우즈에 노출될 수 있다. 제 3 도우즈는 제 1 도우즈와 같을 수 있거나 또는 그것은 더 크거나 또는 더 작은 도우즈 일 수 있다. 일 예에서, 이온 빔(312)로부터의 이온들의 제 3 도우즈가 제 1 논제로 틸트 각도에서 기판(302)을 향하여 제공되어서 레지스트 라인 상부 표면들(304c) 및 좌측 측벽들(304a)가 도 3c에서의 스텝에서와 같은 각도에서 충돌된다. 이 스텝 동안에, 측벽(304a)는 추가의 국부적인 재배열, 연화, 재료 제거 또는 측벽(304b)의 거칠기를 계속하여 감소시키는 다른 효과들을 경험할 수 있다.
제 3 이온 도우즈 수취 후에, 기판은 도 3e에 예시된 스텝에서 도시된 것처럼 제 4 이온 도우즈에 노출될 수 있다. 제 4 도우즈는 제 2 도우즈와 같을 수 있거나 또는 그것은 더 크거나 또는 더 작은 도우즈 일 수 있다. 일 예에서, 이온 빔(312)로부터의 이온들의 제 4 도우즈가 제 2 논제로 틸트 각도에서 기판(302)을 향하여 제공되어서 레지스트 라인 상부 표면들(304c) 및 우측 측벽들(304b)가 도 3c에서의 스텝에서와 같은 각도에서 충돌된다. 이 스텝 동안에, 측벽(304b)은 추가의 국부적인 재배열, 연화, 재료 제거 또는 측벽(304b)의 거칠기를 계속하여 감소시키는 다른 효과들을 경험할 수 있다.
본 발명에 따라서, 도 3b-3e에 예시된 스텝들의 전부 또는 일부는 하나 또는 그 이상의 횟수로 반복될 수 있다.
바람직하게, 도 3b-3e에서 예시된 방법은 실질적인 원치않는 부작용들을 일으키지 않고서 효율적인 방식으로 라인들 (304)에서의 거칠기를 감소시킬 수 있다. 예를 들어 각 측벽(304a, 304b)에 대하여 단일 도우즈, 이온들의 단일 도우즈를 제공하는 대신에, 방법은 각 측벽에 다수의 이온 도우즈들을 제공한다. 특별히, 본 발명의 방법은 측벽에 제공될 이온들의 전체 도우즈를 각 노광이 전체 도우즈의 일부를 구성하는 연속의 노광들(도우즈들)로 분할한다. 이 방식에서, 주어진 전체 이온 도우즈에 대하여 본 발명의 방법은 레지스트 라인이 단일 노광에서 전체 이온 도우즈에 노출되면 발생할 수 있는 과도한 변형, 가열(heating), 분해(decomposition) 및/또는 용융(melting)을 최소화 한다.
도 3b-3e에서 전반적으로 도시된 본 발명의 실시예에서, 이온 빔(312)에 연속의 노광들은 레지스트 라인의 반대 측벽들(즉, 좌측 및 우측 측벽들(304a, 304b)사이에서 교번한다. 이 방식에서는 각 측벽(304a, 304b)은 이온 빔(312)에 연속적인 노광들 사이에서 "유휴상태(idle)"를 가지지만, 이온 노광 프로세스는 반대 측벽상에서 계속된다. 따라서, 주어진 노광 사이클은 제 1 측벽이 이온들로 충돌되는 반면 제 2 (반대) 측벽은 유휴상태인 제 1 노광이 제 2 측벽이 충격을 받는 반면 제 1 측벽이 유휴상태인 제 2 노광으로 이어지는 것으로 특징지어 질 수 있다. 제 1 노광과 제 2 노광 사이 에서의 시간 경과(time lapse)는 변화할 수 있지만 노광의 지속기간보다 실질적으로 작을 수 있다. 따라서, 이온들의 전체 도우즈는 각 측벽에 단일 스텝으로 각 측벽에 전체 도우즈를 인가하는데 필요로 한 시간 스팬(time span)을 상당히 초과하지 않을 수 있는 시간 스팬 안에 각 측벽에 다수 스텝들로 인가할 수 있다.
노광 사이클 내에서의 양의 틸트 각도로부터 음의 틸트 각도로의 전환은 많은 방식으로 수행될 수 있다는 것에 유의하여야 한다. 예를 들어, 이것은 틸트 축을 따라서 기판을 회전시킴으로써 성취될 수 있거나, 또는 틸트 각도 변화 없이 기판을 180도 트위스트 각도(twist angle)를 통하여 회전시킴으로써 성취될 수 있다. 다시 도 2b, 3b 및 3c에 관련하여, 틸트 각도 θ 에 대하여 양의 값 또는 음의 값을 할당하기 위한 약속(convention)은 이온 플럭스가 인터셉트(intercept)되는 측벽에 기반될 수 있다. 도 3c 예에서, 양의 값은 이온 플럭스가 측벽(304b)에 해당될 수 있는 우측 측벽상에 부딪칠 때 할당될 수 있으나, 음의 틸트는 이온 플럭스(312)가 측벽(304a)에 인터셉트되는 때에 해당한다.
도 3f에 예시된 바와 같이, 음의 각도(도 3b) 및 양의 각도(도 3c)는 기판 평면에 대하여 빔의 상대적인 방위를 변화시키지 않고 나타낼 수 있다. 다시 말해서, 도 3b 및 3c에 도시된 도면들은 빔 위치가 변하지 않고 그리고 거시적인 웨이퍼 틸트가 변하지 않는 도 3f에 도시된 일반적인 기하학적 구조에 해당할 수 있다. 그러나, 상대적인 각도 틸트 각도 θ 는 웨이퍼를 180도의 트위스트 각도를 통하여 회전시킴으로써 양으로부터 음으로 변화된다. 따라서 본 발명의 일 예에서,도 3b 및 도 3c에 도시된 도면들은 제로(0) 트위스트 각도를 가진 웨이퍼의 "전단(front)" 뷰 그리고 180도 트위스트 각도를 가지고 같은 웨이퍼의 "후단(back)" 뷰(도 2a)를 나타낼 수 있다.
도 4a-4e는 레지스트 라인들(304)이 이온 빔들(412)에 노출되는 다른 대표적인 다단계 이온 주입 프로세스를 예시한다. 프로세스는 도 3b-3e의 대표적인 방법에서와 같이 진행할 수 있어서 연속의 이온 도우즈들은 좌측 및 우측 측벽들(304a, 304b)에 교번하여 인가될 수 있다. 도 3a-3e의 방법에 비교하여, 이온 빔들(412)은 도 4b-4e의 스텝들에서 더 큰 틸트 각도에서 제공될 수 있다. 더 큰 틸트 각도를 제공함으로써, 주어진 이온 도우즈의 효과가 변경될 수 있다. 예를 들어, 어레이의 내부에 있는 레지스트 라인들 (304)에 대하여는 측벽들의 상단 부분들을 향하여 더 많은 이온 플럭스를 수취할 수 있다. 이 상황은 개별 측벽들의 상단 부분들(도 4a에 영역 U로 도시)에서는 빔들(412)로부터 이온 수취하지만, 다소 낮은 부분들(도4a에 영역 L로 도시)에서는 수취하지 않는 측벽들(304a1)에 의해 도 4b에 예시된다. 추가로, 빔들(412)의 더 큰 틸트 각도는 도 3b-e의 빔들(312)에 의해 창설된 것에 대비되는 측벽들(304a,b)상에서 다른 영향(impact)을 창설할 수 있다.
도 5a-5e는 레지스트 라인들(304)이 이온 빔들(512)에 노출되는 다른 대표적인 다단계 이온 주입 프로세스를 예시한다. 도 5b, 5c에서 예시된 단계들에서, 프로세스는 도 3b, 3c에 예시된 스텝들에 유사하게 진행한다. 다시 말해서, 이온 빔들(512)는 제 1 이온 도우즈 및 제 1 논제로 틸트 각도를 이용하여 측벽들(304a)을 향하여 먼저 제공되고 측벽들(304b)에 대하여 제 2 논제로 틸트 각도에서 제 2 도우즈를 이용하는 비슷한 절차로 이어질 수 있다. 예를 들어, 제 1 틸트 각도는 +30 도 일 수 있지만, 제 2 틸트 각도는 법선에 대하여 -30 도 일 수 있다.
도 5d, 5e에서 예시된 스텝들에서, 프로세스 도 4b,4c에서 예시된 스텝들과 유사하게 진행하여 즉, 측벽들(304a 및 304b)는 도 3b, 3c에서 도시된 것 보다 더 높은 틸트 각도에서 이온들에 노출된다.이 경우에서, 제 3 이온 도우즈 및 제 4 이온 도우즈는 각각 +45도 및 -45 도의 제 3 및 제 4 각도들에서 제공될 수 있다.
따라서, 최종 스텝의 종결 후에, 각 측벽(304a, 304b)은 30도 주입 도우즈 및 45도 주입 도우즈를 수취한다. 30 도 및 45도에서 별개의 노광들을 제공함으로써, 대표적인 방법은 추가의 또는 상승적인 방식으로 각각 서로 다른 노광 각도의 장점들을 결합할 수 있다.
대안적인 실시예에서, 도 5d 및 5e에서 도시된 스텝들은 도 5b 및 5c에서의 스텝들 앞에 수행될 수 있다. 이온 입사의 각도가 스텝들 사이에서 변화하는 다단계 이온 주입 프로세스들을 수반하는 대표적인 방법들에서, 이온 노광들의 시퀀스는 라인 거칠기에서의 최적 감소(optimal reduction)를 제공하도록 조정될 수 있다. 노광들의 정확한 시퀀스의 선택은 최초 레지스트 프로파일, 선폭(linewidth) 및 다른 요인(factor)들과 같은 요인들에 기반될 수 있다. 도 5b-5e에서 예시된 바와 같은 높은 틸트 각도에서의 노광 전에 측벽들을 낮은 틸트 각도에서 이온들에 노출시키는 것이 더 효과적일 수 있다.
도 3-5에 전반적으로 도시된 대표적인 방법들에 대하여 일부 실시예들에서, 기판은 제로(0)도 트위스트 각도(twist angle)에서 유지될 수 있다. 그러나, 다른 실시예들에서, 트위스트 각도는 논제로(non-zero)일 수 있다. 예를 들어, 본 발명의 방법에서, 이온 빔(312)으로부터의 이온들의 제 1 도우즈는 +45도 틸트, +15도 트위스트에서 제공될 수 있고 -45도 틸트, +15도 틸트에서 이온들의 제 2 도우즈로 이어질 수 있다. 방법은 +45 도 틸트 및 -15 도 트위스트에서 제 3 도우즈로 계속할 수 있고 그리고 -45도 틸트, -15도 트위스트로 이어질 수 있다. 각 레지스트 라인 측벽이 복수개의 이온 노광들을 통하여 전체 이온 도우즈에 노출되는 이온 노광 스텝들의 많은 다른 조합들이 가능하다.
다양한 프로세스 시퀀스들의 라인 거칠기 상에서의 효과가 도 6 및 7에 예시된 바와 같이, 4keV 아르곤(Ar) 이온 빔들을 이용하여 검토된다. 도 6 은 몇 개의 상이한 레서피(recipe)들에 대해 사용된 이온 도우즈 및 틸트 각도를 도시하는 그래프이며, 각각은 총 도우즈 5 E15/㎠를 제공한다. 제 1 레서피(" BL +/- 45")는 +45 도에서 2.5 E15/㎠ 이온들의 도우즈를 제공하는 제 1 스텝 및 -45도에서 2.5 E15/㎠ 이온들의 도우즈를 제공하는 제 2 스텝을 포함한다. 제 2 레서피("BL wide bimodal")에 따라, 제 1 스텝은 +45도에서 1.0 E15/㎠ 이온들의 도우즈를 제공하고, 제 2 스텝은 -45도에서 1.0 E15/㎠ 이온들의 도우즈를 제공하고, 제 3 스텝은 +35도에서 1.0 E15/㎠ 이온들의 도우즈를 제공하고, 제 4 스텝은 -35도에서 1.0 E15/㎠ 이온들의 도우즈를 제공하고, 제 5 스텝은 +25도에서 0.5 E15/㎠ 이온들의 도우즈를 제공하고 그리고 제 6 스텝은 -25도에서 0.5 E15/㎠ 이온들의 도우즈를 제공한다. 각 레서피에 대한 레지스트 패턴들의 노광동안에, 본 출원의 도 3-5에 도시된 것처럼 레지스트 라인들은 +45도 이온 빔 틸트는 레지스트 라인들의 제 1 측면을 노출시키지만, -45도 틸트는 반대 측면을 노출시키는 방식으로 지향된다.
도 7 및 8은 전술한 도 6의 이온 노광 레서피들에 지배되는 45-47nm 폭 레지스트 라인들의 거칠기 프로파일에 관한 측정 결과치들을 도시한다. 도 7 및 8은 모든 노광들이 45 도 틸트에서 수행되는 다수 스텝 노광 : 제 1 스텝은 +45도에서 1E15/㎠이온들을 제공하고, 제 2 스텝은 -45도에서 1E15/㎠이온들을 제공하고, 제 3 스텝은 +45도에서 1E15/㎠이온들을 제공하고, 제 4 스텝은 -45도에서 1E15/㎠이온들을 제공하고, 제 5 스텝은 +45도에서 0.5E15/㎠이온들을 제공하고, 제 6 스텝은 -45도에서 0.5E15/㎠이온들을 제공을 포함하는 제 3 레서피("BL multistep +/- 45")에 지배되는 레지스트 샘플들에 대한 결과들을 또한 보여준다.
제어 샘플에 비교되었을 때, 각 레서피는 레지스트 거칠기(resist roughness)를 감소시킨다. 특별히, "BL multistep" 및 " BL wide bimodal" 레서피들은 거칠기 프로파일에서 상당한 개선을 낳는다. 본 출원에서 거칠기 프로파일과 함께 사용되는 용어 "실질적인 개선(substantial improvement)"은 LER 및/또는LWR에서 약 5% 또는 그 이상의 감소 및/또는 중간 주파수 범위 또는 저 주파수 범위 또는 둘 모두에서 평균 파워 밀도 스펙트럼 신호(average power density spectrum signal)에서의 약 10% 또는 더 큰 감소를 나타낸다. LWR 및 LER은 각 측벽들이 45도 틸트에서 단일의 2.5 E15/㎠를 수취하는 제 1 레서피를 이용하여 각각13% 및 7%만큼 감소된다. 대조하여, "BL multistep"를 이용한 후에 LWR 및 LER에서 45% 감소가 일어나지만, "BL wide bimodal" 이용은 LWR 및 LER에서 각각 37% 및 35% 감소를 낳는다.
도 8 은 도 7에서 예시된 동일한 레서피들 세트(set)에 대한 이온들 노광 전(기준) 및 후에 LWR의 파워 스펙트럼 분포(power spectrum distribution)를 보여준다. 이온 플럭스에 대한 노광은 고 주파수(((100-1000)/um) 거칠기를 약간 감소시킬 수 있지만, 중간 주파수((10-100)/um) 거칠기 신호는 모든 세 개의 레서피들을 이용하여 상당히 축소된다. 그러나, 저 주파수((1-10)/um) 거칠기는 단지 "BL multistep” 및 "BL wide bimodal", 둘 모두가 각 레지스트 측벽에 다수의 이온 노광들을 제공하는, 대해서만 상당히 감소된다. 평균 저 주파수 PSD 세기는 약 50% 만큼 감소될 수 있거나 또는 "BL multistep" 및 "BL wide bimodal" 이온 처리들 둘 모두에 적용된다.
따라서, 레지스트 라인의 각 측벽에 대하여 다수의 노광들로 분할되는5 E15/㎠ 아르곤(Ar) 이온들의 도우즈는 LWR, LER 및 파워 스펙트럼 측정치들에 의해 증명되는 바와 같이 레지스트 라인 거칠기 프로파일을 감소시키는 목적들을 위해 각 측벽에 대하여 단일 도우즈를 이용하는 것보다 훨씬 더 효과적이다.
본 발명은 다른 다단계 주입 레서피들을 커버(cover)한다. 예를 들어, "플랫 분포(flat distribution)"는 같은 도우즈들이(예를 들어 5 E14/㎠) 다음의: +5 도, -5 도, +15 도, -15 도, +25 도, -25 도, +35 도, -35 도, +45 도, 및 -45 도 시퀀스에 따라 다양한 틸트 각도들에서 인가되는 연속의 스텝들을 포함할 수 있다.
도 2c에 관련하여, 본 발명은 좁은 레지스트 피처들에 대하여 개선된 레지스트 마스크 구조(resist mask structure)를 제공한다. 좁은 레지스트 피처들이 약 5 E14/㎠ 보다 더 큰 범위에서 그리고 바람직하게는 1-10E15/㎠의 범위에서 전체 이온들의 도우즈로 주입된 후에 레지스트 마스크 구조가 형성된다. 본 발명의 레지스트 마스크 구조들의 홀마크(hallmark)는 본 발명이 프로세스들에 지배됨이 없이 포토리소그래피에 의해 생산되는 레지스트 마스크 구조들에 존재하는 상당히 감소된 긴 길이 스케일 및 중간 길이 스케일 거칠기 피처들이다. 종래 기술들은 감소된 긴 스케일 거칠기를 갖는 이런 타입의 레지스트 마스크 구조를 생산하지 못한다.
요약에서, 본 발명은 이온들이 레지스트 측벽에 충돌할 수 있는 논제로 틸트 각도에서 전체 이온들의 도우즈를 제공함으로써 패턴화된 레지스트에서의 거칠기를 감소시키기 위한 방법들 및 시스템들을 제공한다. 전체 이온들의 도우즈는 많은(다단계) 노광으로 분할된다. 이 다단계 노광 방법을 이용하여, 본 발명은 라인 거칠기에서의 최적의 감소를 제공하고, 레지스트 패턴 기하학적 구조에서, 레지스트 패턴을 생산하기 위해 사용되는 리소그래피 프로세스의 품질(quality)에서, 레지스트 시스템의 타입에서, 및 다른 요인들에서의 변화들과 같은 요인들을 처리하도록 동조될 수 있는 일련의 파라미터들을 제공한다. 이들 요인들의 각각은 틸트 각도(들), 트위스트 각도, 각 레지스트 측벽에 대한 이온 빔 노광들의 수 및 다른 파라미터들과 같은 파라미터들의 상이한 조합을 필요로 할 수 있다.
본 출원에서는, 패턴화된 레지스트내 거칠기를 개선시키기 위한 새롭고 그리고 창조적인 기술이 개시된다. 본 발명은 본원에서 설명된 특정 실시예들에 의한 범위에 제한되지 않는다. 실제로, 본 출원에서 설명된 것들에 추가하여 본 발명에 대한 다른 다양한 실시예들 및 변형예들이 앞에서의 설명 및 첨부한 도면들로부터 기술 분야에서의 통상의 기술자들에게 명백할 것이다. 예를 들어, 위에서 설명된 본 발명의 실시예들은 전반적으로 아르곤(Ar) 이온 충돌을 이용하여 알려주지만, 본 발명은 다른 이온 종으로 구현될 수 있다. 따라서, 이런 다른 실시예들 및 변형예들은 본 발명의 범위 내에 있는 것으로 의도된다. 더욱이, 비록 본 발명은 특정 목적을 위한 특정 환경에서의 특정 구현의 상황하에서 설명되었지만, 기술 분야에서의 통상의 기술자들은 그것의 유용성이 거기에 한정되지 않고 그리고 본 발명은 여러 많은 목적들을 위한 여러 많은 환경들에서 이롭게 구현될 수 있다는 것을 인식할 것이다. 따라서, 이하에 기재된 청구항들은 본원에서 설명된 바의 본 발명의 충분한 효과(breadth)와 사상(spirit)을 고려해서 해석되어야 한다.
Claims (22)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 기판상의 제 1 표면에 제공된 복수개의 패턴화된 레지스트 피처들(resist features)내의 거칠기 프로파일(roughness profile)을 감소시키기 위한 방법에 있어서, 각 패턴화된 레지스트 피처는 제 1 측벽(sidewall) 및 상기 제 1 측벽에 반대인 제 2 측벽을 포함하되,
제 1 노광에서, 상기 기판의 상기 제 1 표면을 기판 법선(substrate normal)으로부터 5 도보다 더 큰 제 1 틸트 각도에서 제 1 이온 도우즈로 노출시키는 단계로서, 상기 제 1 이온 도우즈는 상기 복수개의 레지스트 피처들의 상기 제 1 측벽들을 충돌하는, 상기 제 1 이온 도우즈로 노출시키는 단계;
제 2 노광에서, 상기 기판의 상기 제 1 표면을 기판 법선(substrate normal)으로부터 5 도보다 더 큰 제 2 틸트 각도에서 제 2 이온 도우즈로 노출시키는 단계로서, 상기 제 2 이온 도우즈는 상기 복수개의 레지스트 피처들의 상기 제 2 측벽들을 충돌하는, 상기 제 2 이온 도우즈로 노출시키는 단계;
제 3 노광에서, 상기 기판의 상기 제 1 표면을 기판 법선(substrate normal)으로부터 5 도보다 더 큰 제 3 틸트 각도에서 제 3 이온 도우즈로 노출시키는 단계로서, 상기 제 3 이온 도우즈는 상기 복수개의 레지스트 피처들의 상기 제 1 측벽들을 충돌하는, 상기 제 3 이온 도우즈로 노출시키는 단계; 및
제 4 노광에서, 상기 기판의 상기 제 1 표면을 기판 법선(substrate normal)으로부터 5 도보다 더 큰 제 4 틸트 각도에서 제 4 이온 도우즈로 노출시키는 단계로서, 상기 제 4 이온 도우즈는 상기 복수개의 레지스트 피처들의 상기 제 2 측벽들을 충돌하고, 총 노광 도우즈는 상기 제 1, 제 2, 제 3 및 제 4의 이온 도우즈들의 합과 같은, 상기 제 4 이온 도우즈로 노출시키는 단계;에 의해
상기 복수개의 패턴화된 레지스트 피처들에 총 이온 도우즈(total ion dose)를 제공하는 단계;를 포함하는, 방법. - 청구항 6 에 있어서, 상기 제 1 틸트 각도는 상기 제 2 틸트 각도에 크기에서 동일한 각도를 형성하고, 제 3 틸트 각도는 상기 제 4 틸트 각도에 크기에서 동일한 각도를 형성하는, 방법.
- 청구항 6 에 있어서, 상기 제 1 이온 도우즈 및 제 2 이온 도우즈는 같고 그리고 제 3 이온 도우즈 및 제 4 이온 도우즈는 같은, 방법.
- 청구항 7 에 있어서, 상기 제 1 틸트 각도 및 제 3 틸트 각도는 같은 각도인, 방법.
- 청구항 7 에 있어서, 상기 제 1 틸트 각도 및 제 3 틸트 각도는 상기 기판 법선에 대하여 상이한 각도들을 형성하는, 방법.
- 청구항 10 에 있어서, 상기 제 1 틸트 각도는 상기 제 3 틸트 각도보다 상기 기판 법선에 대하여 더 큰 각도를 형성하는, 방법.
- 청구항 10 에 있어서, 상기 제 1 틸트 각도는 상기 제 3 틸트 각도보다 상기 기판 법선에 대하여 더 작은 각도를 형성하는, 방법.
- 청구항 8 에 있어서, 상기 제 1 이온 도우즈는 상기 제 3 이온 도우즈보다 더 큰, 방법.
- 청구항 6 에 있어서, 상기 총 이온 도우즈는 5 E14/㎠ 와 2.0 E16/㎠ 사이인, 방법.
- 청구항 6 에 있어서, 상기 총 이온 도우즈는 헬륨, 네온, 아르곤, 크립톤, 제논 및 라돈으로 구성된 그룹으로부터 선택되는 이온들의 도우즈를 포함하는, 방법.
- 청구항 6 에 있어서, 상기 총 노광 도우즈는 동일한 이온 에너지에서 상기 패턴화된 레지스트 피처들에 의해 수취되는, 방법.
- 청구항 6 에 있어서, 상기 기판의 상기 제 1 표면을 하나 또는 그 이상의 추가의 노광 사이클들에 노출시키는 단계를 더 포함하고, 각 추가의 노광 사이클은
상기 기판의 상기 제 1 표면을 기판 법선(substrate normal)으로부터 5 도보다 더 큰 추가의 틸트 각도에서 이온 충돌에 노출시키는 단계로서, 이온들은 상기 복수개의 레지스트 피처들의 상기 제 1 측벽에 충돌하는, 상기 이온 충돌에 노출시키는 단계; 및
상기 기판의 상기 제 1 표면을 기판 법선(substrate normal)으로부터 5 도보다 더 큰 다른 틸트 각도에서 이온 충돌에 노출시키는 단계로서, 이온들은 상기 복수개의 레지스트 피처들의 상기 제 2 측벽에 충돌하는, 상기 이온 충돌에 노출시키는 단계;를 포함하는 방법. - 청구항 17 에 있어서, 상기 제 1 틸트 각도는 상기 제 2 틸트 각도에 크기에서 동일한 각도를 형성하고, 제 3 틸트 각도는 상기 제 4 틸트 각도에 크기에서 동일한 각도를 형성하고, 각 추가 노광 사이클에서 상기 추가의 틸트 각도는 상기 다른 틸트 각도에 크기에서 동일한 각도를 형성하는, 방법.
- 청구항 6 에 있어서, 각 노광 사이에서, 트위스트 각도(twist angle)를 통하여 상기 기판을 회전시키는 단계를 더 포함하는, 방법.
- 청구항 6 에 있어서, 상기 총 이온 도우즈는 상기 기판을 수용하는 챔버에서의 노광들 사이에서 진공(vacuum) 단절 없이 제공되는, 방법.
- 기판에 배치된 패턴화된 레지스트 피처들내의 거칠기를 감소시키기 위한 시스템에 있어서, 각 레지스트 피처는 제 1 측벽 및 상기 제 1 측벽에 반대인 제 2 측벽을 가지되,
상기 기판을 향하여 이온들을 제공하도록 동작 가능한 이온 소스;
트위스트 운동(twist motion) 및 틸트 운동(tilt motion)을 포함하여 상기 이온들에 대하여 일련의 상대적인 운동들을 제공하도록 구성된 기판 스테이지(substrate stage);
프로세서(processor);
일련의 틸트 각도들, 일련의 트위스트 각도들, 일련의 이온 에너지들 및 일련의 이온 도우즈들: 중 하나 또는 그 이상을 포함하는 이온 노광 파라미터들을 저장하도록 동작 가능한 메모리;
복수개의 이온 노광 사이클들을 수행하기 위해서 상기 이온 소스 및 상기 기판 스테이지에 제어 신호들을 발송하도록 상기 메모리 및 상기 프로세서와 함께 동작 가능한 컴퓨터-판독 가능한 프로그램으로서, 각 이온 노광 사이클 내에서 상기 기판 스테이지는 상기 패턴화된 레지스트 피처들과 관련된 선폭(linewidth) 거칠기 프로파일을 감소시키기 위해서 5 도 또는 더 큰 틸트 각도에서 교변하는 방식으로 상기 제 1 측벽 및 제 2 측벽을 노출시키도록 이온 빔에 대하여 지향(orient)되는, 상기 컴퓨터-판독 가능한 프로그램;을 포함하는, 시스템. - 청구항 21 에 있어서, 상기 패턴화된 레지스트 피처들이 상기 복수개의 노광 사이클들에 지배된 후에 저 주파수(low frequency) 및 중간 주파수(mid frequency) 거칠기가 감소되는, 시스템.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/896,046 US8133804B1 (en) | 2010-10-01 | 2010-10-01 | Method and system for modifying patterned photoresist using multi-step ion implantation |
| US12/896,046 | 2010-10-01 | ||
| PCT/US2011/053666 WO2012044677A1 (en) | 2010-10-01 | 2011-09-28 | Method and system for modifying patterned photoresist using multi-step ion implantion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130138786A KR20130138786A (ko) | 2013-12-19 |
| KR101872708B1 true KR101872708B1 (ko) | 2018-06-29 |
Family
ID=44906363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137010472A KR101872708B1 (ko) | 2010-10-01 | 2011-09-28 | 다단계 이온 주입을 이용하여 패턴화된 포토레지스트를 변경하기 하기 위한 방법 및 시스템 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8133804B1 (ko) |
| JP (1) | JP5858496B2 (ko) |
| KR (1) | KR101872708B1 (ko) |
| CN (1) | CN103155090B (ko) |
| TW (1) | TWI520181B (ko) |
| WO (1) | WO2012044677A1 (ko) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8974683B2 (en) * | 2011-09-09 | 2015-03-10 | Varian Semiconductor Equipment Associates, Inc. | Method and system for modifying resist openings using multiple angled ions |
| CN104584196B (zh) * | 2012-06-29 | 2017-02-22 | 佳能安内华股份有限公司 | 离子束处理方法和离子束处理装置 |
| CN104345568A (zh) * | 2013-08-07 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 减小光刻胶图形线宽粗糙度的方法 |
| US20160064239A1 (en) * | 2014-08-28 | 2016-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for Integrated Circuit Patterning |
| US9512517B2 (en) * | 2015-01-23 | 2016-12-06 | Varian Semiconductor Equipment Associates, Inc. | Multiple exposure treatment for processing a patterning feature |
| CN106298929B (zh) * | 2015-06-12 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
| KR20170016107A (ko) * | 2015-08-03 | 2017-02-13 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| CN105632981A (zh) * | 2016-03-19 | 2016-06-01 | 复旦大学 | 一种利用热处理减小微电子器件表面粗糙度的仪器 |
| CN105789044A (zh) * | 2016-03-19 | 2016-07-20 | 复旦大学 | 一种利用热处理减小微电子器件表面粗糙度的方法 |
| US10658184B2 (en) | 2016-12-15 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pattern fidelity enhancement with directional patterning technology |
| US10310379B2 (en) * | 2017-01-13 | 2019-06-04 | Varian Semiconductor Equipment Associates, Inc. | Multiple patterning approach using ion implantation |
| US10147584B2 (en) | 2017-03-20 | 2018-12-04 | Varian Semiconductor Equipment Associates, Inc. | Apparatus and techniques for decelerated ion beam with no energy contamination |
| KR102491093B1 (ko) | 2017-08-21 | 2023-01-20 | 삼성전자주식회사 | 패턴 형성 방법 |
| US10522349B2 (en) | 2017-11-30 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Anti-reflective coating by ion implantation for lithography patterning |
| US10818473B2 (en) * | 2018-08-14 | 2020-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Implanter calibration |
| KR20220123283A (ko) * | 2020-03-30 | 2022-09-06 | 주식회사 히타치하이테크 | 하전 입자선 장치 및 조도 지표 산출 방법 |
| US11635695B2 (en) * | 2020-06-15 | 2023-04-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for reducing line-end space in integrated circuit patterning |
| CN111755326A (zh) * | 2020-06-29 | 2020-10-09 | 西安微电子技术研究所 | 一种解决7度角注入工艺中硅衬底起皮缺陷的方法 |
| US20220102139A1 (en) * | 2020-09-30 | 2022-03-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for multiple step directional patterning |
| US11854818B2 (en) * | 2021-05-04 | 2023-12-26 | Applied Materials, Inc. | Angled etch for surface smoothing |
| US20230335401A1 (en) * | 2022-04-14 | 2023-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ion implantation method for reducing roughness of patterned resist lines |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000235969A (ja) | 1999-02-15 | 2000-08-29 | Sony Corp | 半導体装置の製造方法 |
| KR100272159B1 (ko) * | 1993-11-24 | 2000-11-15 | 윤종용 | 대칭적 이온 주입 방법 |
| JP2005038952A (ja) * | 2003-07-17 | 2005-02-10 | Fujitsu Ltd | スリミング製造方法およびスリミングシステム |
| US20100096566A1 (en) | 2008-10-20 | 2010-04-22 | Robert Bristol | Reducing Line Edge Roughness by Particle Beam Exposure |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4060659B2 (ja) * | 2002-07-24 | 2008-03-12 | 株式会社東芝 | パターン形成方法、及び基板処理装置 |
| US20040087153A1 (en) * | 2002-10-31 | 2004-05-06 | Yan Du | Method of etching a silicon-containing dielectric material |
| JP3963846B2 (ja) * | 2003-01-30 | 2007-08-22 | 東京エレクトロン株式会社 | 熱的処理方法および熱的処理装置 |
| CN100440450C (zh) * | 2003-09-30 | 2008-12-03 | 日本航空电子工业株式会社 | 固体表面平坦化方法及其装置 |
| US7291563B2 (en) * | 2005-08-18 | 2007-11-06 | Micron Technology, Inc. | Method of etching a substrate; method of forming a feature on a substrate; and method of depositing a layer comprising silicon, carbon, and fluorine onto a semiconductor substrate |
| EP2079103A4 (en) * | 2006-10-30 | 2010-05-26 | Japan Aviation Electron | PROCESS FOR MACHINING A SOLID SURFACE WITH A GAS CLUSTER ION BEAM |
-
2010
- 2010-10-01 US US12/896,046 patent/US8133804B1/en active Active
-
2011
- 2011-09-28 KR KR1020137010472A patent/KR101872708B1/ko active IP Right Grant
- 2011-09-28 WO PCT/US2011/053666 patent/WO2012044677A1/en active Application Filing
- 2011-09-28 CN CN201180047008.8A patent/CN103155090B/zh active Active
- 2011-09-28 JP JP2013531767A patent/JP5858496B2/ja active Active
- 2011-09-29 TW TW100135281A patent/TWI520181B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100272159B1 (ko) * | 1993-11-24 | 2000-11-15 | 윤종용 | 대칭적 이온 주입 방법 |
| JP2000235969A (ja) | 1999-02-15 | 2000-08-29 | Sony Corp | 半導体装置の製造方法 |
| JP2005038952A (ja) * | 2003-07-17 | 2005-02-10 | Fujitsu Ltd | スリミング製造方法およびスリミングシステム |
| US20100096566A1 (en) | 2008-10-20 | 2010-04-22 | Robert Bristol | Reducing Line Edge Roughness by Particle Beam Exposure |
Also Published As
| Publication number | Publication date |
|---|---|
| US8133804B1 (en) | 2012-03-13 |
| KR20130138786A (ko) | 2013-12-19 |
| CN103155090B (zh) | 2016-02-24 |
| CN103155090A (zh) | 2013-06-12 |
| TWI520181B (zh) | 2016-02-01 |
| TW201222640A (en) | 2012-06-01 |
| JP5858496B2 (ja) | 2016-02-10 |
| JP2013541845A (ja) | 2013-11-14 |
| US20120083136A1 (en) | 2012-04-05 |
| WO2012044677A1 (en) | 2012-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101872708B1 (ko) | 다단계 이온 주입을 이용하여 패턴화된 포토레지스트를 변경하기 하기 위한 방법 및 시스템 | |
| US8460569B2 (en) | Method and system for post-etch treatment of patterned substrate features | |
| JP5728566B2 (ja) | イオン注入を用いて基板のパターン化特徴を変更するための方法及びシステム | |
| JP6091490B2 (ja) | レジスト形状におけるクリティカルディメンション及びラフネスの制御方法及び制御システム | |
| US9340877B2 (en) | Method and system for modifying photoresist using electromagnetic radiation and ion implantation | |
| KR102386268B1 (ko) | 원하는 치수들로 재료 층을 패터닝하기 위한 방법 | |
| US8691700B2 (en) | Gas cluster ion beam etch profile control using beam divergence | |
| KR20160089515A (ko) | 직류 중첩 동결 | |
| TWI578367B (zh) | 用於多束帶電粒子微影系統之裝置 | |
| US11626306B2 (en) | Method for analyzing a semiconductor device | |
| US8974683B2 (en) | Method and system for modifying resist openings using multiple angled ions | |
| CN107112211B (zh) | 用于处理图案特征的多重曝光处理 | |
| US20190348287A1 (en) | Techniques and structure for forming dynamic random-access device using angled ions | |
| KR20130124149A (ko) | 이온 주입을 사용하는 기판 패턴화된 특징부들의 수정 방법 및 시스템 | |
| US9500946B2 (en) | Sidewall spacer patterning method using gas cluster ion beam | |
| KR100754369B1 (ko) | 중성입자빔을 이용한 직접 에칭에 의해 기판 상에 소정의패턴을 형성하는 방법 | |
| JP2005268522A (ja) | 露光装置、露光方法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |