KR20160089515A - 직류 중첩 동결 - Google Patents
직류 중첩 동결 Download PDFInfo
- Publication number
- KR20160089515A KR20160089515A KR1020167017181A KR20167017181A KR20160089515A KR 20160089515 A KR20160089515 A KR 20160089515A KR 1020167017181 A KR1020167017181 A KR 1020167017181A KR 20167017181 A KR20167017181 A KR 20167017181A KR 20160089515 A KR20160089515 A KR 20160089515A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- pattern
- patterned layer
- substrate
- exposed
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims abstract description 200
- 238000000034 method Methods 0.000 claims abstract description 122
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 238000012545 processing Methods 0.000 claims abstract description 53
- 238000000059 patterning Methods 0.000 claims abstract description 43
- 238000004132 cross linking Methods 0.000 claims abstract description 13
- 230000004907 flux Effects 0.000 claims abstract description 12
- 239000011241 protective layer Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 74
- 230000005855 radiation Effects 0.000 claims description 55
- 230000008569 process Effects 0.000 claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 10
- 238000011161 development Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 7
- 230000000704 physical effect Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 229910052756 noble gas Inorganic materials 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 42
- 239000002253 acid Substances 0.000 abstract description 6
- 238000010894 electron beam technology Methods 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000006872 improvement Effects 0.000 abstract description 5
- 238000005459 micromachining Methods 0.000 abstract 1
- 230000008014 freezing Effects 0.000 description 26
- 238000007710 freezing Methods 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 235000012431 wafers Nutrition 0.000 description 13
- 238000013459 approach Methods 0.000 description 10
- 239000000203 mixture Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 239000002904 solvent Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000003431 cross linking reagent Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000004971 Cross linker Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 125000003636 chemical group Chemical group 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/2024—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
- H05H1/00—Generating plasma; Handling plasma
- H05H1/24—Generating plasma
- H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Electromagnetism (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
Abstract
시스템 및 방법은 더블 패터닝 기술에의 개선을 포함하여 기판을 패터닝하기 위한 개선된 기술을 포함한다. 직류 중첩 플라즈마 프로세싱이 포토리소그래피 패터닝 기술과 결합된다. 플라즈마 프로세싱 시스템으로부터의 전자 플럭스 또는 탄도 전자 빔이 주어진 포토레지스트에서의 가교를 유도할 수 있으며, 이는 포토레지스트를 후속 노광 및/또는 현상제 처리에 내성이 되도록 변경한다. 플라즈마 프로세싱은 또한 제1 릴리프 패턴의 노출된 표면 상에 산화물의 보호 층을 추가하는데 사용됨으로써, 현상 산으로부터 포토레지스트를 보호한다. 현상 산으로부터 초기 포토레지스트 릴리프 패턴을 보호함으로써, 제2 패턴이 제1 포토레지스트 필리프 패턴 상에 그리고/또는 그 사이에 적용될 수 있으며, 그에 의해 초기 패턴을 두 배로 하거나 또는 달리 패턴 밀도를 증가시킨다. 그 다음, 이 결합된 패턴은 결합된 패턴을 하나 이상의 하부층에 전사하는 것과 같은 후속 미세가공에 사용될 수 있다.
Description
관련 출원에 대한 상호참조
본 출원은, 2013년 12월 5일 출원되고 발명의 명칭이 "Direct Current Superposition Freeze"인 미국 가특허 출원 번호 제61/912,015호의 우선권을 주장하며, 이는 그 전체가 참조에 의해 여기에 포함된다.
본 발명은 기판 상의 박막 및 다양한 층을 패터닝하는 것에 관한 것이다. 이러한 패터닝은, 포토리소그래피 패터닝 방식 내에서 반도체 디바이스를 제조하기 위한 패터닝을 포함한다.
(포토리소그래피와 같은) 재료 프로세싱 방법에 있어서, 패터닝된 층을 생성하는 것은, 기판의 상부 표면에 포토레지스트와 같은 방사선 민감성(radiation-sensitive) 재료의 얇은 층의 적용을 포함한다. 이 방사선 민감성 재료가 패터닝된 마스크로 변환되며, 이는 기판 상의 하부층으로 패턴을 에칭하거나 전사하는데 사용될 수 있다. 방사선 민감성 재료의 패터닝은 일반적으로, 예를 들어 스캐너 또는 스텝퍼 틀과 같은 포토리소그래피 시스템을 사용하여, 방사선 민감성 재료로 레티클(및 관련 광학기기)을 통해 방사선 소스에 의한 노출을 수반한다. 그러면, 이 노출 다음에 현상 용매를 사용하여 방사선 민감성 재료의 조사된 영역(포지티브 포토레지스트의 경우에), 또는 조사되지 않은 영역(네가티브 레지스트의 경우에)의 제거가 이어질 수 있다. 이 마스크 층은 복수의 서브층들을 포함할 수 있다.
기판에 방사선 또는 광의 패턴을 노출시키기 위한 종래의 리소그래피 기술은, 노출되는 특징부(feature)의 크기를 한정하고 노출된 특징부들 사이의 피치나 간격을 한정하는 다양한 난제를 갖는다. 노출 한계를 완화시키기 위한 하나의 종래의 기술은, 종래의 리소그래피 분해능으로 현재 가능한 것보다 더 작은 피치의 더 작은 특징부의 패터닝을 가능하게 하도록 더블 패터닝(double patterning) 접근을 사용하는 것이다. 특징부 크기를 감소시키기 위한 하나의 접근은, 동일 기판 상에 하나의 패턴을 다른 패턴으로부터 오프셋되게 하여 종래의 리소그래피 패턴 및 에칭 기술을 두 번 사용하는 것이며(LELE--Litho/Etch/Litho/Etch로 알려짐), 그에 의해 단일 노출 리소그래피 단계에 의해 가능한 것보다 더 작은 특징부 크기를 달성하도록 서로 조밀하게 이격된 더 많은 특징부들을 형성한다. LELE 더블 패터닝 동안, 기판이 제1 패턴에 노출되고, 제1 패턴은 방사선 민감성 재료에서 현상된다. 이 제1 패턴은 방사선 민감성 재료에 형성되고, 에칭 프로세스를 사용하여 하부층에 전사된다. 이 일련의 단계들은 제2 패턴을 생성하도록 반복되며, 제2 패턴은 보통 제1 패턴으로부터 오프셋된다.
특징부 크기를 감소시키기 위한 또다른 접근은, 동일 기판 상에 종래의 리소그래피 패턴을 두 번 사용한 다음 에칭 기술이 이어지는 것이며(LLE--Litho/Litho/Etch로 알려짐), 그에 의해 단일 노출에 의해 가능한 것보다 더 작은 특징부 크기를 달성하도록 서로 조밀하게 이격된 상대적으로 더 큰 스케일의 패턴을 사용하는 것이다. LLE 더블 패터닝 동안, 기판이 제1 광 패턴에 노출되고, 그 다음 기판이 제2 광 패턴에 노출된다. 제1 잠재 패턴(latent pattern) 및 제2 잠재 패턴이 방사선 민감성 재료에서 현상된다. 방사선 민감성 재료에 형성된 결과적인 토폴로지 또는 릴리프 패턴(relief pattern)이 그 다음 플라즈마 기반의 건식 에칭 프로세스와 같은 에칭 프로세스를 사용하여 하부층으로 전사될 수 있다.
LLE 더블 패터닝에 대한 또다른 접근은, 그 안에 가교(cross-linking)를 일으키도록 제1 패터닝된 층 상에 동결(freeze) 재료의 적용을 사용하며 따라서 제1 패터닝된 층이 제2 패턴으로 제2 층을 패터닝하는 후속 프로세싱을 견딜 수 있게 해주는 LFLE(Litho/Freeze/Litho/Etch) 기술을 포함한다. 두 번째 LFLE 동결 기술은, 현상 후에 동결 재료를 성막하는 대신에, (노출 전에) 제1 층 내에 가교제 첨가 재료를 포함하는 것을 수반한다. 그러면 이 가교제는 용매에 대한 저항성을 증가시키도록 열적 활성화된다. 따라서, 이 "동결"은, 다른 용매 또는 상면 상에 코팅되는 레지스트를 견딜 수 있도록 패터닝된 층의 재료 특성을 변경하는 것을 지칭한다. 그러나, 종래의 LFLE 기술은 다른 것들 중에서도 열악한 쓰루풋 및 받아들일 수 없는 결함의 문제점을 갖는다.
여기에 개시된 시스템 및 방법은 LFLE(Litho/Freeze/Litho/Etch) 패터닝 기술에의 개선을 포함하여 개선된 패터닝 프로세스를 포함한다. 하나의 종래의 LFLE 프로세스에 있어서, "동결" 프로세스 단계는 기판 또는 웨이퍼에 스핀온되는 액상 화학물질을 사용하여 실행된다. 이 화학적 동결 층은 노출된 표면과 반응하여 보호 층을 형성한다. 이러한 기술은 기능적일 수 있지만, 화학적 동결 층을 제거하는 것은 현상 용액을 사용하는 것에 이어 습식 세척을 수반할 수 있다. 또다른 종래의 LFLE 프로세스, 즉 열적 동결 접근에서는, 막의 초기 적용 동안 가교제가 레지스트에 첨가된다. 이 막을 열적으로 처리함으로써, 가교제는 TMAH(tetramethylammonium hydroxide)에의 용해성을 변경하며, 이는 제2 패턴이 제1 패턴을 씻어 내리는 것을 막는다. 그러나 이러한 열적 동결은 단점을 갖는다. 예를 들어, 가교제는 포토레지스트의 다른 요소를 대신하며, 그 결과 제1 층 상의 열악한 선폭 거칠기(LWR; line width roughness)를 초래한다. 또한, 일부 표면적이 완전히 가교되지 않고 따라서 여전히 용해가능하며, 그 결과 훨씬 더 열악한 라인 에지 거칠기(LER; line edge roughness)를 초래한다. 따라서, 화학적 동결 접근과 열적 동결 접근 둘 다 단점을 갖는다.
여기에서의 기술은 이의 추가의 현상 및 세척 단계를 없앨 수 있다. 여기에서의 기술은, 후속 리소그래피 노출 및 현상이 제1 패터닝된 층을 제거하지 않도록 대응하는 재료의 특성을 변경하기 위해 제1 패터닝된 레지스트 층(릴리프 패턴)을 "동결"시킬 에칭 툴 또는 시스템을 사용하는 것을 포함한다. 에칭 툴은 많은 상이한 기술들로 웨이퍼의 표면을 변경하도록 플라즈마를 사용할 수 있다. 에칭 툴은 또한, 웨이퍼의 상면에 걸쳐 균등하게 또는 불균등하게 막을 성막하는데 사용될 수 있다. 에칭 툴은 또한, 웨이퍼의 상면으로부터 모든 유기 재료를 번 오프(burn off)시키거나 웨이퍼의 상면으로부터 모든 무기 재료를 제거할 수 있다. 직류 중첩(DCS; Direct Current Superposition) 기능을 갖는 에칭 툴은 높은 종횡비의 트렌치 내의 이온 새도잉을 방지하는데 사용될 수 있다. DCS 기능은 또한, 웨이퍼 상의 특징부들의 거친 에지를 매끄럽게 하고 측면을 축소시키는데 사용될 수 있다. DCS는, 플라즈마 챔버 내의 상부 전극 상에 네가티브 직류 전압을 인가하거나 중첩(superimpose)시키는 것을 수반하며, 이는 플라즈마 입자를 상부 전극 또는 상부 챔버 표면에 퍼붓게 한다. 이 충격은 전자를 해방시키고, 전자는 중첩된 직류 때문에 플라즈마를 통해 기판을 향하여 가속화된다. 따라서, 상부 전극으로부터 생기는 전자 플럭스 또는 탄도 전자 빔이 발생되고, 플라즈마를 통과하며, 대략 상부 전극 및/또는 플라즈마만큼 큰 전자 빔으로 상부 전극 맞은편의 기판에 부딪힌다. 따라서, e-빔 기술의 상대적으로 좁은 노출에 비교하여 볼 때, 전체 웨이퍼 표면이 전자 플로우로 처리될 수 있다.
여기에서의 기술은 직류 중첩 에칭 프로세스를 포토리소그래피 패터닝 기술과 결합한다. 여기에서의 전자 플럭스 또는 탄도 전자 빔은 주어진 포토레지스트에서의 가교를 유도할 수 있으며, 이는 후속 노광 및 현상제 노출에의 내성을 갖도록 포토레지스트를 변경한다. DCS 에칭 시스템은 또한, 모든 특징부 외부에 산화물의 보호 층을 추가하는데 사용될 수 있으며, 그에 의해 현상 산(developing acid)으로부터 포토레지스트를 더 보호한다. 현상 산으로부터 레지스트를 보호함으로써, 여기에서의 DCS 동결(DCSF; DCS Freeze)은 개선된 LFLE 프로세스를 가능하게 한다. 이는 LFLE가 이미 LELE보다 일반적으로 바람직한 프로세스이기 때문에 유리하다. DCS로부터의 다른 이점에 추가적으로, DCS는 LFLE 프로세스에 대한 동결이다. 여기에서의 기술은, 화학적 및 열적 동결 기술에 비교하여, 라인 에지 거칠기(LER)를 개선한다. 또한, 열적 및 화학적 동결은 네가티브 톤 현상 프로세싱을 견딜 수가 없다. 그러나, 여기에서의 기술로 처리된 포토레지스트 레지스트는 네가티브 톤 현상제 프로세싱을 견딜 수 있다.
하나의 예시적인 실시예는 기판을 더블 패터닝하기 위한 방법을 포함한다. 제1 방사선 민감성 재료층이 기판 상에 형성된다. 제1 방사선 민감성 재료층에서의 제1 노출 패턴이 현상된다. 제1 노출 패턴은 포토리소그래피를 통해 노출된 것이다. 제1 노출 패턴을 현상한 결과 제1 패터닝된 층이 된다. 기판이 용량성 결합 플라즈마 시스템의 프로세싱 챔버 내에 위치된다. 제1 패터닝된 층은 플라즈마 프로세싱 시스템의 상부 전극에 음극성 직류 전력을 결합함으로써 전자 플럭스로 처리된다. 전자 플러스는 플라즈마를 통과하여 기판에 부딪힐 만큼 충분한 에너지로 상부 전극으로부터 가속화되며, 그리하여 제1 패터닝된 층의 노출된 표면은 물리적 특성이 변한다. 제2 방사선 민감성 재료층이 기판 상에 형성된다. 제2 방사선 민감성 재료층에서의 제2 노출 패턴이 현상된다. 제2 노출 패턴은 포토리소그래피를 통해 노출된 것이다. 제2 노출 패턴을 현상한 결과 제2 패터닝된 층이 되며, 그리하여 제2 패터닝된 층과 제1 패터닝된 층은 결합된 패턴을 형성한다. 그 다음, 결합된 패턴은 결합된 패턴을 하나 이상의 하부층으로 전사하는 것과 같은 후속 프로세싱에 사용될 수 있다.
물론, 여기에 기재된 상이한 단계들의 설명 순서는 명확하게 하기 위해 제시된 것이다. 일반적으로, 이들 단계는 임의의 적합한 순서로 수행될 수 있다. 추가적으로, 여기에서의 상이한 특징, 기술, 구성 등의 각각이 본 개시의 상이한 곳들에 설명될 수 있지만, 개념들 각각이 서로 독립적으로 또는 서로 결합하여 실행될 수 있는 것으로 의도된다. 따라서, 본 발명은 많은 다양한 방식으로 구현되고 보여질 수 있다.
이 요약 부분은 본 개시 또는 청구 발명의 모든 실시예 및/또는 점증적 신규의 양상을 지정하는 것이 아님을 유의하자. 대신에, 이 요약은 단지 상이한 실시예들의 서론 설명 및 종래 기술 이상의 신규성의 대응하는 포인트를 제공하는 것일 뿐이다. 발명 및 실시예의 추가의 세부사항 및/또는 가능한 관점에 대하여, 아래에서 더 설명되는 바와 같은 본 개시의 상세한 설명 및 대응하는 도면을 참조하기 바란다.
본 발명의 다양한 실시예의 보다 완전한 인식 및 이의 수반되는 많은 이점들이 첨부 도면을 함께 고려한 다음의 상세한 설명을 참조하여 보다 명백하게 될 것이다. 도면은 반드시 축척대로 도시된 것이 아니며, 대신에 특징, 원리 및 개념을 예시하는 것에 중점을 둔다.
도 1 내지 도 9는 기판을 패터닝하기 위한 프로세스 시퀀스를 도시한 기판 세그먼트의 개략적인 단면도들이다.
도 10은 플라즈마 활동을 또한 예시하는 플라즈마 프로세싱 시스템의 개략적인 단면도이다.
도 11 내지 도 16은 기판을 패터닝하기 위한 프로세스 시퀀스를 도시한 기판 세그먼트의 개략적인 상부 평면도들이다.
도 17 내지 도 19는 기판을 패터닝하기 위한 프로세스 시퀀스를 도시한 기판 세그먼트의 개략적인 상부 평면도들이다.
도 1 내지 도 9는 기판을 패터닝하기 위한 프로세스 시퀀스를 도시한 기판 세그먼트의 개략적인 단면도들이다.
도 10은 플라즈마 활동을 또한 예시하는 플라즈마 프로세싱 시스템의 개략적인 단면도이다.
도 11 내지 도 16은 기판을 패터닝하기 위한 프로세스 시퀀스를 도시한 기판 세그먼트의 개략적인 상부 평면도들이다.
도 17 내지 도 19는 기판을 패터닝하기 위한 프로세스 시퀀스를 도시한 기판 세그먼트의 개략적인 상부 평면도들이다.
여기에 개시된 시스템 및 방법은 더블 패터닝 기술에의 개선을 포함하여 기판을 패터닝하기 위한 개선된 기술을 포함한다. 여기에서의 기술은, 직류 중첩 플라즈마 프로세싱을 포토리소그래피 패터닝 기술과 결합한다. 플라즈마 프로세싱으로부터 여기에서의 전자 플럭스 또는 탄도 전자 빔은 주어진 포토레지스트에서의 가교를 유도할 수 있으며, 이는 포토레지스트를 후속 노광 및/또는 현상제 처리에의 내성을 갖도록 변경한다. 플라즈마 프로세싱은 또한, 제1 릴리프 패턴의 노출된 표면 상에 산화물의 보호 층을 추가하는데 사용될 수 있으며, 그에 의해 포토레지스트를 현상 산으로부터 더 보호한다. 현상 산으로부터 초기 포토레지스트 릴리프 패턴을 보호함으로써, 제2 패턴이 제1 포토레지스트 릴리프 패턴 상에 그리고/또는 그 사이에 적용될 수 있으며, 그에 의해 초기 패턴을 두 배로 하거나 패턴 밀도를 달리 증가시킬 수 있다. 그 다음, 이 결합된 패턴은 결합된 패턴을 하나 이상의 하부층들로 전사하는 것과 같은 후속 프로세싱에 사용될 수 있다.
여기에서의 실시예는, 후속 프로세싱을 위해 초기 릴리프 패턴을 보호하도록 전자 빔 처리 및 스퍼터 성막을 사용할 수 있다. 여기에서의 이 직류 중첩 동결(DCSF)은 개선된 LFLE(Litho/Freeze/Litho/Etch) 프로세스를 가능하게 한다. 이 개선은, LFLE가 이미 일반적으로 LELE(Litho/Etch/Litho/Etch)보다 바람직하기 때문에, 부분적으로 유리하다. DCS로부터의 다른 이점에 추가적으로, DCS는 여기에서 LFLE 프로세스에 대한 동결로서 사용될 수 있다. 여기에서의 기술은 화학적 및 열적 동결 기술에 비교하여 볼 때 라인 에지 거칠기(LER)를 개선한다. 더욱이, 열적 및 화학적 동결은 네가티브 톤 현상 프로세싱을 견딜 수 없다. 그러나, 여기에서의 기술로 처리된 포토레지스트 레지스트는 네가티브 톤 현상제 프로세싱을 견딜 수 있다.
반도체 산업에서 종래의 패터닝 프로세스에 있어서, LFLE 프로세스에 따라 2개의 패턴 세트가 웨이퍼의 하나의 층 위에 추가된다. 본질적으로, 2개의 상이한 패턴은 한번에 하나씩 제2 패턴이 제1 패턴에 비해 시프트되도록(shifted) 웨이퍼 상에 배치된다. LFLE는, 하드마스크 또는 다른 하부층으로 에칭하기 전에 열로 또는 화학적 성막으로 제1 패턴을 "동결하는 것"을 포함한다. 이 동결 또는 재료 특성 개질 기술은 제2 성막된 레지스트가, 이미 패터닝 및 현상된 제1 패터닝된 레지스트를 제거하는 것으로부터 보호하고자 하는 것이다. 화학적 스핀온된 동결 재료를 사용하는 것과는 달리, 여기에서의 기술은, 예를 들어 특정 플라즈마 프로세싱 시스템의 상부 전극에 네가티브 직류를 인가함으로써, 탄도 전자의 동반 플럭스를 갖는 플라즈마에 제1 패터닝된 레지스트를 노출시킨다. 이 기판 처리는, LFLE 패터닝 프로세스에서 제2 포토레지스트 층을 적용하고 노출시키기 전에, 제1 패터닝된 레지스트 층을 실질적으로 개질하거나 또는 동결한다.
DCS 동결은 탄도 전자로부터의 가교를 통해 포토레지스트를 경화시킬 수 있다. 여기에서의 DCS 동결은 또한 포토레지스트의 외부(노출된 표면) 둘레에 SiO2 막의 층을 생성할 수 있다. 컨포멀(conformal) 또는 세미컨포멀(semi-conformal) 막일 뿐만 아니라 증가된 가교인 이 SiO2 스킨은, 포토레지스트의 제2 층 및 제2 현상제가 패터닝된 포토레지스트의 제1 층을 제거하는 것으로부터 보호한다.
이러한 DCS 동결은, 모든 유형의 레지스트 재료 선택을 가능하게 하기 때문에, 종래의 동결 기술 이상으로 유리하다. 예를 들어, 여기에서의 기술은, 둘 다 포지티브 톤 현상제(PTD; positive tone developer) 호환 조성물로부터 선택되는, 종래의 포토레지스트 제1 층 및 종래의 포토레지스트 제2 층을 이용해 사용될 수 있다. 여기에서의 기술은 또한, 제1 층 및 제2 층에 대하여 사용되는 네가티브 톤 현상제(NTD; negative tone developer) 호환 조성물로도 사용될 수 있다. 하나의 예시적인 방식에서, 종래의 레지스트 제1 층 및 종래의 레지스트 제2 층 - 하나의 조성물은 네가티브 톤 현상제 호환성이고 다른 조성물은 포지티브 톤 현상제 호환성임 - 도 또한 여기에서의 기술로 가능하다. 여기에서의 기술은 또한, 종래의 레지스트(포지티브 또는 네가티브 톤 현상제 호환성)과 함께 제1 층 및/또는 제2 층으로서 알코올계 레지스트와 같은 이례적인 레지스트의 사용을 가능하게 한다. 여기에 개시된 프로세스의 이점은, 둘 다의 포토레지스트 층이 네가티브 톤 현상제 호환성인 LFLE 프로세스를 실행할 수 있는 능력이다. 이 이점은, 종래에는 둘 다의 프로세스에 대한 네가티브 톤 현상제 호환 레지스트 또는 레지스트의 둘 다의 층/패터닝 적용을 사용하는 것이 가능하지 않았기 때문에, 중요하다. 더욱이, 여기에 개시된 DCS 동결은 임의의 종류의 특징부, 예를 들어 피치 분할을 위한 라인 인 라인(line in line) 패턴 또는 컨택 홀을 정의하기 위한 십자 패터닝 등을 생성하는데 사용될 수 있다.
이제 도 1 내지 도 9를 참조하여, LFLE(litho/freeze/litho/etch) 적용에 대한 예시적인 DCS 동결 프로세스를 포함하는 예시적인 패터닝 프로세스가 기재된다. 하나의 실시예에서, 도 1에 도시된 바와 같이, 기판(100)은 베이스 층(105) 상에 위치된 하부층(110)(타겟 층으로서 간주될 수 있음)을 포함한다. 베이스 층(105) 및 하부층(110)은 둘 다 복수의 층들을 포함할 수 있지만, 편의상 단일 재료를 갖는 것으로서 예시되어 있다. 실리콘 함유 재료, 유기 재료, 또는 집적 회로의 제조에 일반적으로 사용되는 것들과 같은 기타 재료를 포함하는 다양한 재료가 이들 층에 선택될 수 있다. 제1 방사선 민감성 재료층(115)이 기판(100) 상에 형성되고 하부층(110) 상에 위치된다. 이 층은 트랙 툴과 같은 코터/현상제 툴을 사용한 스핀 코팅을 통해 형성될 수 있다. 추가의 중간 층 또는 막이 포토리소그래피 프로세싱을 가능하게 하도록 필요에 따라 사용될 수 있다는 것을 유의하자. 예를 들어, 반사방지 재료층이 제1 방사선 민감성 재료층(115)과 하부층(115) 사이에 위치될 수 있다. 그 다음, 제1 방사선 민감성 재료층(115)은 제1 방사선 민감성 재료층(115)에 제1 노출 패턴을 생성하도록 광의 패턴에 노출된다. 이 제1 노출 패턴은 본질적으로 포토리소그래피를 통해 노출되었던 잠재 패턴이다. 예를 들어, 패터닝된 마스크(120)를 통해 하나 이상의 광 파장의 방사선(121)에 제1 방사선 민감성 재료층(115)을 노출시키는 포토리소그래피 노출 프로세스가 실행될 수 있으며, 그리하여 제1 방사선 민감성 재료층(115)의 일부의 용해성이 변경된다. 이 변경은, 광에 노출된 재료를 용해성이 되도록 하거나 또는 광에 노출된 재료가 특정 타입의 현상 용매에 불용성이 되도록 하는 것일 수 있다.
그 다음, 제1 방사선 민감성 재료층(115)에 생성된 제1 노출 패턴이 현상된다. 제1 노출 패턴을 현상한 결과, 도 2에 도시된 바와 같이 제1 패터닝된 층(131)이 된다. 제1 노출 패턴을 현상하는 것은, 현상 화학물질을 사용하여 제1 방사선 민감성 재료층(115)으로부터 제1 노출 패턴을 용해시켜 제거하는 것을 포함할 수 있다. 제1 패터닝된 층은, 라인, 트렌치, 홀 또는 임의의 형상의 구조물을 포함할 수 있다. 생성된 구조물은 제1 간격으로 생성된 구조물들을 포함할 수 있다. 이 제1 간격은 아래에 기재되는 바와 같이 제2 패터닝 층을 수용하도록 설계될 수 있다. 제1 패터닝된 층(131)(및 제1 방사선 민감성 재료층(115))의 조성물은, 임의의 네가티브 포토레지스트, 네가티브 톤 현상제 호환 포토레지스트, 포지티브 톤 포토레지스트, 포지티브 톤 현상제 호환 포토레지스트, 및 알코올계 포토레지스트로부터 선택될 수 있다.
제1 패터닝된 층(131)의 생성 후에, 기판(100)은 플라즈마 프로세싱 단계로 처리된다. 기판(100)은 용량성 결합 플라즈마 시스템의 프로세싱 챔버 내에 위치된다. 플라즈마 프로세싱 시스템은 일반적으로 당해 기술 분야에서의 숙련자에게 공지되어 있다. 이러한 시스템은 통상적으로, 진공 챔버, 챔버로 소스 가스를 공급하기 위한 가스관, 및 챔버 내의 플라즈마를 점화시키고 유지하도록 구성된 하나 이상의 전원을 포함한다. 용량성 결합 전극에서, 통상적으로 서로 마주하는 한 쌍의 전극이 있으며, 기판이 전극 중 하나 상에 실장 가능하고 2개의 전극 사이에는 플라즈마를 생성하여 유지하도록 공간이 있다.
플라즈마 프로세싱 챔버에서, 플라즈마 프로세싱 시스템의 상부 전극(163)에 음극성 직류 전력을 결합함으로써, 도 3에 도시된 바와 같이, 제1 패터닝된 층(131)은 전자 플럭스(161)로 처리된다. 전자 플럭스(161)는 플라즈마(165)를 통과하여 기판(100)에 부딪힐 만큼 충분한 에너지로 상부 전극(163)으로부터 가속화되며, 그리하여 제1 패터닝된 층(131)의 노출된 표면은 물리적 특성이 변화한다. 플라즈마(165)는 프로세싱 챔버 안으로 유입된 프로세스 가스로부터 프로세싱 챔버 내에서 생성될 수 있다. 프로세스 가스는 불활성 가스와 수소, 노블(noble) 가스와 질소, 및 기타 가스 조합을 포함할 수 있다. 바람직하게 사용되는 프로세스 가스 또는 가스들은, 기판 재료의 상당 부분을 제거하도록 기판 내의 재료와 화학적으로 반응하는 생성물질을 만들 수 있는 에천트 가스들로부터 선택되지 않는다.
물리적 특성의 변화는, 제1 패터닝된 층(131)의 노출된 표면(137)이 특정 현상 화학물질에 대한 내성을 증가시키도록 노출된 표면(137)의 증가된 가교를 포함할 수 있다. 예를 들어, 이러한 가교는 제1 패터닝된 층(131)이 주어진 화학 용매에 불용성이 되게 할 수 있다.
상부 전극(163)에 음극성의 직류 전력의 인가는 스퍼터링을 야기할 수 있다. 일부 실시예에서, 상부 전극(163)은 실리콘으로 구성되거나 플라즈마(165)를 마주하는 실리콘 함유 표면을 갖는다. DC 중첩은 상부 전극(163)으로부터 실리콘의 스퍼터링을 일으킬 수 있으며, 그 다음 제1 패터닝된 층 상에 성막되게 될 때, 제1 패터닝된 층 상에 실리콘의 세미컨포멀 층을 생성한다. 스퍼터링은, 제1 패터닝된 층(131)의 특정 표면이 다른 표면에 비교하여 더 큰 수집 각도(collection angle)를 가질 수 있기 때문에, 세미컨포멀인 것으로 간주될 수 있다. 상부 전극(163)으로부터의 실리콘의 스퍼터링 및 후속 경로는 크게 등방성 흐름이지만, 수집 각도 및 물질 이동과 같은 요인으로 인해 충분히 컨포멀하지 않은 실리콘의 성막을 초래할 수 있다.
도 10은 상부 전극(163) 상에 음극성의 직류를 중첩한 결과의 단순화된 개략도이다. 도 10은 예시적인 플라즈마 프로세싱 시스템의 개략 단면도를 포함한다. 종래에 사용되고 있는 여러 가지 상이한 타입의 플라즈마 프로세싱 시스템이 존재하고, 당해 기술 분야에서의 숙련자가 일반적인 동작에 친숙하며, 따라서 본 개시는 종래의 플라즈마 프로세싱 시스템의 동작의 세부사항을 기재하지 않을 것이다. 기판(100)이 하부 전극(164) 상에 위치된다. 소스 무선 주파수 전력(171)이 상부 전극(163)에 또는 하부 전극(164)에 인가될 수 있다. 원하는 경우 이방성 에칭을 가능하게 하도록 바이어스 무선 주파수 전력(173)이 하부 전극에 인가될 수 있다. DC 전원(175)은 상부 전극(163)에 네가티브 직류 전력을 인가하도록 구성된다.
DCS 처리 단계는 용량성 결합 플라즈마(CCP; capacitively coupled plasma) 프로세싱 시스템 내에서 실행될 수 있으며, 이는 통상적으로 2개의 대향하는 평행 플레이트(상부 전극과 하부 전극) 사이에 플라즈마를 형성한다. 통상적으로 기판은 하부 전극 또는 하부 전극 바로 위에 위치된 기판 홀더 상에 안착한다. 그 다음, 상부 전극에 네가티브 DC를 인가하면, 상부 전극(163)을 향해 포지티브 전하 이온(176)(포지티브 대전된 종)을 끌어낸다. 이 상부 전극(163)은 원하는 전도성 재료로 제조되거나 코팅된다. 통상적으로 이 전도성 재료는 실리콘이지만, 특정 응용을 위해 (게르마늄과 같은) 다른 재료가 사용될 수 있다.
직류 중첩은, 용량성 결합 플라즈마(CCP) 프로세싱 챔버 내에서 상부 전극 상에 네가티브 DC 전압의 인가를 포함한다. 상부 전극은 기판이 위치되어 있는 곳의 반대 전극을 지칭한다. CCP 프로세싱 챔버의 2가지 일반적인 전기적 구성이 존재한다. 각각의 구성에서, 프로세스 가스로부터 플라즈마를 생성하여 유지하는 소스 무선 주파수(RF) 전력(171)이 존재하고, 또한 처리되고 있는 기판(100)을 향하여 플라즈마 종을 이방성으로 끌어내도록 선택적으로 인가될 수 있는 바이어스 RF 전력(173)이 존재한다. 일반적인 소스 RF 전력은 60 MHz 이상으로 인가될 수 있는 반면, 일반적인 바이어스 주파수는 13 MHz 또는 2 MHz이지만, 특정 응용을 위해 다른 주파수가 사용될 수 있다. 하나의 구성에서, 소스 전력과 바이어스 전력은 소스 RF 전력이 상부 전극에 인가된다는 점에서 분리되어 있는 반면, 바이어스 전력은 하부 전극(전극을 포함하는 기판)에 인가된다. 다른 구성에서, 소스(고주파수) 및 바이어스(저주파수) 전력 둘 다 하부 전극에 인가된다. 어느 구성에서든, 네가티브 직류 전압이 상부 전극에 인가될 수 있고, CCP 시스템이 이미 소스 전력을 그리고 가능하면 바이어스 전력을 갖는다는 점에서, CCP 시스템에 중첩된 DC 전압으로서 간주될 수 있다. 따라서, 이 기술은 직류 중첩(DCS)이라 표기될 수 있다.
하나의 예시적인 실시예에서, 인가되는 DC 전압은 1 킬로볼트(kV) 정도일 수 있으며, 전류는 센티미터 제곱당 2.5 밀리암페어 정도이다. 네가티브 DC 전압이 상부 전극에 인가될 때, 상부 전극은 평행한 플레이트 전극 사이에 존재하는 플라즈마(165) 내의 포지티브 이온(176)을 끌어당긴다. 상부 전극(163)을 향해 가속화되는 포지티브 이온(176)은, 상부 전극에 부딪히면 포지티브 이온(176)이 이차 전자(177)를 생성할 뿐만 아니라 실리콘 원자(178)의 일부를 스퍼터링할 만큼 충분한 에너지를 갖는다. 그러면 생성된 이차 전자는 네가티브 DC 전압에 의해 가속화되고(상부 전극(163)으로부터 멀리 가속화됨), 플라즈마(165)를 완전히 관통하여 이동하며 아래의 기판에 부딪힐 만큼 충분한 에너지를 갖는다. 대략 1 keV의 에너지(또는 그 이상)를 갖는 이들 전자로써, 이들 전자는 플라즈마 및 웨이퍼 시스를 쉽게 통과할 수 있다. 이들 전자는 탄도 전자로서 지칭될 수 있다. 이들 전자는 수백 나노미터 두께인 기판 층들을 통과할 정도로 충분한 에너지로 기판에 부딪힐 수 있다.
상부 전극(163)으로부터 스퍼터링된 실리콘 원자(178)는 아래의 기판(100) 상에 성막될 수 있다. 상부 전극은 탄도 전자의 빔을 생성하는 것이 가능하도록 전도성 재료로부터 선택되어야 한다. 기판의 이 DCS 처리를 위한 플라즈마를 생성하기 위해 임의의 수의 프로세스 가스가 사용될 수 있다. 예를 들어, 질소 및 아르곤 이온은 실리콘 전극을 쉽게 스퍼터링할 만큼 충분한 에너지를 갖는다. 많은 응용에 있어서, 노블 가스가 단독으로 또는 다른 가스와 함께 사용될 수 있다. 예를 들어, 아르곤과 수소 또는 질소의 혼합물이 사용될 수 있다. 경화 응용에 대하여, 아르곤과 질소의 혼합물은 유리한 결과를 생성할 수 있다.
이 기술은 상부 전극을 소비하기 때문에, 특정 양의 사용 또는 고갈 정도 후에 상부 전극이 교체되어야 한다는 것을 유의하자. 상부 전극으로서 다른 전도성 재료(통상적으로 금속)가 사용될 수 있지만, 어느 전도성 재료가 선택되든 그로부터의 원자가 아래의 기판을 스퍼터링하여 기판 상에 성막될 것임을 유의하자. 반도체 산업에 있어서, 웨이퍼 상에 성막된 많은 금속은 디바이스 제조에 악영향을 미치거나 부식될 수 있지만, 실리콘 성막은 일반적으로 종래의 프로세스에서 해롭지 않은 재료이다. 게르마늄 및 다른 재료도 또한 사용될 수 있다.
전자 플럭스(탄도 전자 또는 e-빔)는, 레지스트의 가교를 가능하게 함으로써 레지스트의 물리적 특성을 변경할 수 있는 다양한 레지스트 화학적 그룹의 댕글링 결합(dangling bond)을 생성할 수 있다. 전자 플럭스는 제1 패터닝된 층(131)에서의 가교를 증가시키도록 충분할 수 있다. 산화물 층과 같은 세미컨포멀 층(138)이 도 4에 도시된 바와 같이 DCS 처리로부터 형성될 수 있다. 처음에는, 실리콘 스퍼터링 때문에 순수 실리콘의 층이 기판 표면 상에 현상되지만, 기판이 산소 환경(진공 챔버 외부)으로 에칭 프로세싱 챔버를 떠나자마자, 순수 실리콘 층은 즉시 또는 빠르게 산화되어 실리콘 산화물 층을 형성할 수 있다. 실시예는, 실리콘의 세미컨포멀 층(138)이 실리콘 산화물이 되도록 산소 함유 환경으로 실리콘의 세미컨포멀 층을 노출시키는 것을 포함할 수 있다. 그 다음, 실리콘 산화물 층은 보호 층으로서 작용할 수 있다. 이 음극성의 DC 결합의 결과, 상부 전극의 스퍼터링을 일으킨다. 그러나, 아래의 레지스트 층을 보호할 정도로 충분한 두께와 같이, 기판 상에 성막되는 실리콘이 특정 두께가 되도록(12nm, 6nm, 2nm 등) 스퍼터링의 양이 제어될 수 있다. 일부 실시예에서, 스퍼터링의 양은, 제1 패터닝된 층이 후속 현상 화학물질로부터 보호되도록 충분히 두꺼운 실리콘 산화물의 세미컨포멀 층을 생성하도록 제어된다.
따라서, DCS 동결의 결과는, 포토레지스트 재료의 포토레지스트 에지의 가교의 증가 뿐만 아니라, 패터닝된 포토레지스트 주변에 (실리콘 이산화물과 같은) 보호 막을 생성하는 것이다. 그 결과는, 제1 패터닝된 층(131)이, 레지스트를 용해시켜 제거하는데 사용되는 현상 화학물질로부터 그리고 또한 화학 방사선으로부터 보호된다는 것이다.
이제 도 5를 참조하면, 제2 방사선 민감성 재료층(140)이 기판(100) 상에 형성된다. 제2 방사선 민감성 재료층은, 네가티브 톤 포토레지스트, 포지티브 톤 포토레지스트, 네가티브 톤 현상제 호환 포토레지스트, 포지티브 톤 현상제 호환 포토레지스트, 알코올계 레지스트 등과 같은 임의의 다양한 레지스트 조성물로부터 선택될 수 있다. 예를 들어, 제1 패터닝된 층(131)은 제2 포토레지스트 층으로 코팅된다. 상기 기재된 바와 같이 보호된 제1 패터닝된 층(131)으로써, 제2 방사선 민감성 재료층은 제1 방사선 민감성 재료층과 동일한 재료로서 선택될 수 있다는 것을 유의하자. 하나의 예시적인 실시예에서, 제1 및 제2 포토레지스트 재료는 둘 다 포지티브 톤 현상제(PTD; positive tone developer) 레지스트일 수 있다. 이 기술은 LWR(line width resolution)의 상당한 개선을 제공할 수 있다는 것을 유의하자. 주어진 최종 임계 치수(CD; critical dimension)는 DCS 동결 프로세스 동안 아래 위로 트리밍될 수 있다. 이러한 미세 조정은, 더블 패터닝을 위해 더 많은 공간을 원한다거나, 고립된 컨택 패턴을 형성하고 CD를 조정하도록 네가티브 톤 현상제(NTD) 호환 레지스트로 라인-온-라인을 위해 더 적은 공간을 원하는 방식이나 설계의 경우 유리하다.
이제 도 6을 참조하면, 그 다음, 제2 방사선 민감성 재료층(140)은 포토리소그래피 노광 툴을 사용하는 것과 같이 광의 패턴에 노출될 수 있다. 예를 들어, 패터닝된 마스크(124)를 통해 하나 이상의 광 파장의 방사선(122)에 제2 방사선 민감성 재료층(140)을 노출시키는 포토리소그래피 노출 프로세스가 실행될 수 있으며, 그리하여 제2 방사선 민감성 재료층(140)의 일부의 용해성이 변경된다. 이는 제2 방사선 민감성 재료층(140)에 제2 노출 패턴을 생성한다. 도 7에 도시된 바와 같이, 제2 노출 패턴은 현상되며 그 결과 제2 패터닝된 층(142)이 된다. 그 다음, 이 제2 패터닝된 층(142)은 제1 패터닝된 층(131)과 결합될 수 있으며, 이는 다른 특징부 또는 라인의 밀도를 두 배로 할 수 있다. 제1 패터닝된 층(131)과 결합된 제2 패터닝된 층(142)은 결합된 패턴(153)을 형성한다. 결합된 패턴(153)은 트렌치와 같은 교차하는 특징부들을 포함할 수 있다. 결합된 패턴(153)은, 제1 패터닝된 층(131)에 의해 정의된 트렌치와 교차하는, 제2 패터닝된 층(142)에 의해 정의된 트렌치를 포함할 수 있다. 일부 실시예에서, 트렌치 교차는 컨택 홀을 정의할 수 있다.
그 다음, 결합된 패턴(153)은 하부층(110)으로 에칭될 수 있고, 그 다음 임의의 남은 포토레지스트 또는 패터닝 재료가 제거될 수 있다(플라즈마 에칭 동안 제거되지 않은 경우). 이 단계의 결과가 도 8에 도시되며, 라인-인-라인 패턴이 예시되어 있다. 그 다음, 결합된 패턴(153)이 제거될 수 있으며, 그 결과 기능 구조물, 하드마스크 등일 수 있는, 패터닝되는 하부층(110)이 된다. 여기에 개시된 바와 같이 DCS 동결 기술을 사용하여 이용가능한 여러 가지 상이한 레지스트 또는 패터닝 방식들이 존재한다. 하나의 방식에서, 포지티브 톤 현상제(PTD)가 사용된다. PTD를 이용하여 제1 라인 세트가 생성되고 DCS 처리 단계에 노출된다. 그 다음, 제2 라인 세트가 제1 세트 상에(내에) 배치된다. 다른 방식에서, 네가티브 톤 현상제(NTD) 호환 레지스트가 제1 라인 세트를 위한 것이며, 제2 라인 세트를 위한 NTD 또한 그러하며, 제1 라인 세트의 DCS 동결이 그들을 그 자리에 고정시킨다.
전술한 기재는 라인-인-라인 방식으로 패터닝하기 위해 DCS 동결을 사용하는 것에 주로 초점을 맞춘 것임을 유의하자. 여기에서의 기술은 라인-인-라인 패터닝에 한정되지 않는다. DCS 동결 기술은 다른 패터닝 방식에 적용될 수 있다. 예를 들어, DCS 동결은 크로스 포인트 컨택 방식 내애 매우 유리한 결과를 제공할 수 있다.
예를 들어 크로스 포인트 컨택 방식에서, 둘 이상의 2D(2차원) 포토레지스트 패턴이 트렌치들이 교차하도록 서로 상에 오버레이된다. 트렌치들이 교차하는 위치는, 하부층으로 컨택 패턴을 에칭하는데 사용될 수 있는 포인트 또는 소정의 형상을 생성한다. 여기에서의 기술에 따른 크로스 포인트 패터닝 기술에서, 기판, 층(들) 또는 패터닝할 하드마스크가 실리콘 웨이퍼와 같은 기판 상에 제공된다.
도 11 내지 도 16은 여기에서의 기술에 따라 처리되고 있는 주어진 기판 세그먼트의 개략적인 상부 평면도이다. 도 11에서, 하부층(110)이 보이며, 이는 패터닝될 타겟 층 또는 하드마스크 등일 수 있다. 제1 방사선 민감성 재료층(115)이 기판 상에 적용되며, 결과가 도 12에 도시되어 있다. 다음으로, 기판은 포토리소그래피 마스크 또는 레티클을 통해 방사선에 노출된다. 노출은 제1 방사선 민감성 재료층에 제1 노출 패턴을 생성한다. 현상 화학물질을 사용하여 제1 노출 패턴을 현상한 후에, 도 13에 도시된 바와 같이, 제1 패터닝된 층(131)이 생성된다. 하부층(110)은 이제 제1 패터닝된 층(131)에 의해 정의된 트렌치로 보인다는 것을 유의하자.
트렌치, 라인 또는 기타 형상을 정의하는 이 제1 패터닝된 층(131)은, 그 다음, 플라즈마 프로세싱 시스템에서 DCS 처리로 처리된다. 이는 탄도 전자의 빔에의 노출 및 실리콘의 컨포멀 또는 세미컨포멀 성막을 포함할 수 있으며, 그리하여 제1 패터닝된 층(131)의 노출된 표면 또는 외부 표면은 용해성 포텐셜이 개질되거나 달리 보호된다. 실리콘 산화물의 얇은 층이 제1 패터닝된 층(131) 상에 형성될 수 있다. 실리콘 성막은 스퍼터 성막이고, 따라서 컨포멀일 수 있지만, 통상적으로는 수직 표면에 비교하여 수평 표면 상의 더 많은 성막으로 세미컨포멀 성막이 된다. 이 제1 패터닝된 층(131)은 이제 현상 용매에 관련하여 동결된다.
제1 패터닝된 층(131)을 덮는 보호 층(및 임의의 가교)과 함께, 제2 방사선 민감성 조성물이 기판 상에 스핀온된다. 이 제2 방사선 민감성 재료는, 트렌치가 제2 방사선 민감성 재료로 채워지고 제1 패터닝된 층(131)이 덮이도록 적용된다. 예시적인 결과가 도 14에 도시되어 있다.
그 다음, 기판이 제2 또는 시프트된 마스크 또는 레티클을 통해 포토리소그래피 방사선에 노출됨으로써, 제2 방사선 민감성 재료층에 제2 노출 패턴을 생성한다. 그러면 이 제2 노출 패턴은 현상되어 제2 패터닝된 층(142)이 된다. 도 15에서, 제2 패터닝된 층(142)은 3개의 트렌치를 정의한다. 생성된 곳에, 제1 패터닝된 층(131)의 상부 표면이 보인다는 것을 유의하자. 또한, 제2 패터닝된 층(142)으로부터의 트렌치가 제1 패터닝된 층(131)으로부터의 트렌치와 교차하는 곳에, 포인트 또는 홀이 생성된다는 것을 유의하자. 다르게 말하자면, 제1 및 제2 트렌치가 교차하는 곳에, 포인트가 정의된다. 그 다음, 이 결합된 패턴은, 예를 들어 이방성 에칭 프로세스로, 하부층(110)에 정의된 홀을 전사하는데 사용될 수 있다. 도 16은 예시적인 결과를 도시한다.
점진적으로(elevationally) 교차하는 라인 패턴들의 다른 방식은 "도그 본(dog bone)" 타입의 형상이 될 수 있다. 이러한 형상으로, 전사될 패턴은 안쪽으로 굽혀진 측변을 갖는 직사각형일 수 있다. 이 특정 형상은 전사되는 실제 형상이 실질적으로 타원형일 수 있으므로 에칭 프로세스 동안 라운딩 효과를 완화시키는데 있어서 유리할 수 있다. 패턴 내의 패턴 또는 점진적으로 교차된 패턴은, 복수의 상이한 제조 방식에 그리고 로직 및 메모리 구조를 포함하는 다양한 응용에 사용될 수 있다. 예를 들어, 도 17 내지 도 19는 메모리 컨택의 어레이를 생성하기 위한 간략한 프로세스를 도시한다. 레지스트의 제1 패터닝된 층(리소그래피 노출 및 현상됨) 상의 상대적으로 큰 정사각형 개구(186)의 어레이가 여기에서의 DCS를 사용하여 동결되고, 그 다음 제2 레지스트로 덮인다. 제2 레지스트는 또한 상대적으로 큰 정사각형 개구의 어레이일 수 있지만, 사각형(187)의 코너가 사각형(186)의 코너와 오버랩하도록 제1 레지스트 층 노출로부터 오프셋된 노출을 갖는다. 그 다음, 오버랩 위치에서 하부층을 덮지 않는 제2 레지스트 층이 노출되고 현상된다. 오버랠 부분은 사각형(186 및 187)의 영역의 대략 1/10 영역의 개구를 정의할 수 있다. 도 19는 예를 들어 이방성 에칭을 이용해 결합된 패터닝을 하부층으로 전사한 후의 결과적인 패터닝된 하부층을 도시한다.
여기에서의 프로세스는 종래의 패터닝 기술 이상의 상당한 이점을 갖는다. 화학적 및 열적 동결 기술에 비교하여, 여기에서의 DCS 동결 기술만 네가티브 톤 현상제 호환 레지스트를 사용하는 이러한 더블 패터닝을 가능하게 하며, 이는 열적 및 화학적 용해성 변경 기술로는 가능하지 않다. 또한, 여기에 개시된 기술로, 기판 상의 원하는 곳에 로직 컨택을 배치하는 것이 가능하다. 이전에는 이러한 컨택 배치가 포토리소그래피 마스크를 사용해서만 가능하였다. DCS 동결은 심지어 마스크 기반의 컨택 홀 배치 이상의 이점을 제공할 수 있다. 예를 들어, 포토 리소그래피 마스크는 약 56 nm(나노미터)의 임계 치수 크기까지 다운 패터닝할 수 있다. 그러나, DCS 동결로는, 홀이 약 36 mn까지 다운 패터닝될 수 있으며, 이 개선은(반도체 디바이스 산업에 있어서) 마스킹 기술 단독으로 또는 단일 레티클 정의 컨택 홀 배치보다 더 나은 것이다.
여기에서의 기술은 LFLE 프로세스에 한정되지 않고, 다른 패터닝 프로세스, 마스킹 프로세스, 및 특징부 제조 프로세스에 사용될 수 있다는 것을 유의하자.
전술한 기재에서, 프로세싱 시스템의 특정 기하학과 여기에서 사용된 다양한 컴포넌트 및 프로세스의 기재와 같은 구체적 세부사항들이 서술되었다. 그러나, 여기에서의 기술은 이들 구체적 세부사항으로부터 벗어난 다른 실시예에서 실시될 수 있고 이러한 세부사항들은 설명을 위한 목적인 것이며 한정하는 것이 아님을 이해하여야 한다. 여기에 개시된 실시예는 첨부 도면에 관련하여 기재되었다. 마찬가지로, 설명을 위한 목적으로, 특정 숫자, 재료, 및 구성이 전반적인 이해를 제공하기 위해 서술되었다. 그러나, 실시예는 이러한 특정 세부사항 없이 실시될 수 있다. 실질적으로 동일한 기능적 구성을 갖는 컴포넌트가 유사한 참조 문자로 표기되고, 따라서 임의의 중복되는 설명은 생략될 수 있다.
다양한 기술들은 다양한 실시예를 이해하는 것을 돕도록 복수의 이산 동작들로서 기재되었다. 기재 순서는 이들 동작들이 반드시 순서에 따라야 함을 의미하는 것으로 해석되어서는 안 된다. 실제로, 이들 동작이 제시 순서대로 수행될 필요는 없다. 기재된 동작들은 기재된 실시예와 상이한 순서로 수행될 수 있다. 다양한 추가 동작들이 수행될 수 있고/있거나 기재된 동작들이 추가의 실시예에서 생략될 수 있다.
여기에 사용된 "기판" 또는 "타겟 기판"은 일반적으로 본 발명에 따라 처리되는 객체를 지칭한다. 기판은 디바이스, 구체적으로 반도체나 다른 전자 디바이스의 임의의 재료 부분 또는 구조물을 포함할 수 있고, 예를 들어, 반도체 웨이퍼와 같은 베이스 기판 구조물, 레티클, 또는 박막과 같은 베이스 기판 구조 상의 또는 이를 덮는 층일 수 있다. 따라서, 기판은 임의의 특정 베이스 구조물, 하부층 또는 상부층, 패터닝되거나 패터닝되지 않은 것에 한정되지 않고, 오히려 임의의 이러한 층 또는 베이스 구조물, 그리고 층 및/또는 베이스 구조물의 임의의 조합을 포함하는 것으로 고려된다. 설명은 기판의 특정 타입을 참조할 수 있지만, 이는 단지 예시를 위한 목적인 것이다.
당해 기술 분야에서의 숙련자는 또한, 본 발명의 동일한 목적을 여전히 달성하면서 상기에 설명된 기술의 동작에 많은 변형이 행해질 수 있다는 것을 이해할 것이다. 이러한 변형은 본 개시의 범위에 의해 커버되도록 의도된다. 그리하여 본 발명의 실시예의 전술한 기재는 한정하는 것으로 의도되지 않는다. 오히려, 본 발명의 실시예에 대한 임의의 한정이 다음의 청구항에 제시된다.
Claims (20)
- 기판을 더블 패터닝(double patterning)하기 위한 방법에 있어서,
기판 상에 제1 방사선 민감성 재료층을 형성하는 단계;
상기 제1 방사선 민감성 재료층에서의 제1 노출 패턴을 현상하는 단계로서, 상기 제1 노출 패턴은 포토리소그래피를 통해 노출된 것이며, 상기 제1 노출 패턴을 현상한 결과 제1 패터닝된 층이 되는 것인, 상기 제1 노출 패턴 현상 단계;
용량성 결합 플라즈마 시스템의 프로세싱 챔버에 상기 기판을 위치시키는 단계;
플라즈마 프로세싱 시스템의 상부 전극에 음극성 직류 전력을 결합함으로써 전자 플럭스로 상기 제1 패터닝된 층을 처리하는 단계로서, 상기 전자 플럭스가 플라즈마를 통과하여 상기 기판에 부딪힐 만큼 충분한 에너지로 상기 상부 전극으로부터 가속화되어, 상기 제1 패터닝된 층의 노출된 표면은 물리적 특성이 변화하는 것인, 상기 처리 단계;
상기 기판 상에 제2 방사선 민감성 재료층을 형성하는 단계; 및
상기 제2 방사선 민감성 재료층에서의 제2 노출 패턴을 현상하는 단계로서, 상기 제2 노출 패턴은 포토리소그래피를 통해 노출된 것이며, 상기 제2 노출 패턴을 현상한 결과 제2 패터닝된 층이 되어, 상기 제2 패터닝된 층과 상기 제1 패터닝된 층이 결합된 패턴을 형성하는 것인, 상기 제2 노출 패턴 현상 단계
를 포함하는, 더블 패터닝 방법. - 청구항 1에 있어서,
상기 상부 전극은 실리콘을 포함하고,
상기 음극성 직류 전력을 결합하는 것은, 상기 제1 패터닝된 층에 실리콘의 스퍼터링을 일으키며 상기 제1 패터닝된 층 상에 실리콘의 세미컨포멀(semi-conformal) 층을 생성하는 것인, 더블 패터닝 방법. - 청구항 2에 있어서,
상기 실리콘의 세미컨포멀 층이 실리콘 산화물이 되도록 산소 함유 환경에 상기 실리콘의 세미컨포멀 층을 노출시키는 단계를 더 포함하는, 더블 패터닝 방법. - 청구항 1에 있어서,
상기 플라즈마는 상기 프로세싱 챔버 안으로 유입되는 프로세스 가스로부터 상기 프로세싱 챔버 내에서 생성되는 것인, 더블 패터닝 방법. - 청구항 4에 있어서,
상기 프로세스 가스는 불활성 가스와 수소 또는 노블(noble) 가스와 질소를 포함하는 것인, 더블 패터닝 방법. - 청구항 1에 있어서,
상기 제1 노출 패턴 현상 단계는, 상기 제1 방사선 민감성 재료층으로부터 상기 제1 노출 패턴을 용해시켜 제거하도록 현상 화학물질을 사용하는 단계를 포함하는 것인, 더블 패터닝 방법. - 청구항 1에 있어서,
상기 물리적 특성의 변화는, 상기 제1 패터닝된 층의 노출된 표면이 현상 화학물질에 대한 내성이 증가하도록 상기 노출된 표면의 증가된 가교(cross-linking)를 포함하는 것인, 더블 패터닝 방법. - 청구항 1에 있어서,
상기 제1 패터닝된 층은 복수의 라인 구조물들을 포함하는 것인, 더블 패터닝 방법. - 청구항 1에 있어서,
상기 제1 패터닝된 층은 제1 간격으로 생성된 구조물들을 포함하는 것인, 더블 패터닝 방법. - 청구항 1에 있어서,
상기 제1 패터닝된 층은, 네가티브 톤 현상제 레지스트, 포지티브 톤 현상제 레지스트, 및 알코올계 레지스트로 구성된 그룹으로부터 선택되고,
상기 제2 패터닝된 층은, 네가티브 톤 현상제 레지스트, 포지티브 톤 현상제 레지스트, 및 알코올계 레지스트로 구성된 그룹으로부터 선택되는 것인, 더블 패터닝 방법. - 청구항 1에 있어서, 상기 제1 패터닝된 층은 네가티브 톤 현상제 레지스트로부터 선택되고, 상기 제2 패터닝된 층은 네가티브 톤 현상제 레지스트로부터 선택되는 것인, 더블 패터닝 방법.
- 청구항 1에 있어서, 상기 결합된 패턴은 교차하는 특징부들을 포함하는 것인, 더블 패터닝 방법.
- 청구항 1에 있어서, 상기 결합된 패턴은 교차하는 트렌치들을 포함하는 것인, 더블 패터닝 방법.
- 청구항 1에 있어서, 상기 결합된 패턴은, 상기 제1 패터닝된 층에 의해 정의된 트렌치들과 교차하는, 상기 제2 패터닝된 층에 의해 정의된 트렌치들을 포함하는 것인, 더블 패터닝 방법.
- 청구항 14에 있어서, 트렌치 교차는 컨택 홀을 정의하는 것인, 더블 패터닝 방법.
- 청구항 15에 있어서, 정의된 컨택 홀을 하나 이상의 하부층에 전사하는 단계를 더 포함하는, 더블 패터닝 방법.
- 청구항 1에 있어서, 에칭 동작을 통해 상기 결합된 패턴을 하부층에 전사하는 단계를 더 포함하는, 더블 패터닝 방법.
- 기판을 더블 패터닝하기 위한 방법에 있어서,
기판 상에 제1 방사선 민감성 재료층을 형성하는 단계;
상기 제1 방사선 민감성 재료층에서의 제1 패턴을 현상하는 단계로서, 상기 제1 패턴은 포토리소그래피를 통해 노출된 것이며, 상기 제1 패턴을 현상한 결과 제1 패터닝된 층이 되는 것인, 상기 제1 패턴 현상 단계;
상기 제1 패터닝된 층의 노출된 표면 상에 보호 층이 세미컨포멀적으로 생성되도록, 플라즈마 프로세싱 챔버 내의 상부 전극에 음극성 직류 전력을 결합함으로써 형성된 전자 플럭스 - 상기 전자 플럭스는 상기 제1 패터닝된 층의 가교를 증가시킬 만큼 충분함 - 로 상기 제1 패터닝된 층을 처리하는 단계;
상기 기판 상에 제2 방사선 민감성 재료층을 형성하는 단계; 및
상기 제2 방사선 민감성 재료층에서의 제2 패턴을 현상하는 단계로서, 상기 제2 패턴은 포토리소그래피를 통해 노출된 것이며, 상기 제2 패턴을 현상한 결과 상기 제1 패터닝된 층의 구조물들 사이에 생성된 구조물들을 갖는 제2 패터닝된 층이 되는 것인, 상기 제2 패턴 현상 단계
를 포함하는, 더블 패터닝 방법. - 기판을 더블 패터닝하기 위한 방법에 있어서,
기판 상에 제1 방사선 민감성 재료층을 형성하는 단계;
상기 제1 방사선 민감성 재료층에서의 제1 노출 패턴을 현상하는 단계로서, 상기 제1 노출 패턴은 포토리소그래피를 통해 노출된 것이며, 상기 제1 노출 패턴을 현상한 결과 제1 패터닝된 층이 되는 것인, 상기 제1 노출 패턴 현상 단계;
용량성 결합 플라즈마 시스템의 프로세싱 챔버에 상기 기판을 위치시키고 상기 프로세싱 챔버 안으로 프로세스 가스를 유입시키는 단계;
상기 기판 위에 상기 프로세싱 챔버 내에서 플라즈마를 생성하고, 탄도 전자들 - 상기 탄도 전자들은 플라즈마 프로세싱 시스템의 상부 전극으로부터 생김 - 의 빔이 상기 기판에 부딪히도록 상기 상부 전극에 음극성 직류 전력을 인가하는 단계;
상기 프로세싱 챔버로부터 상기 기판을 빼내고, 상기 제1 패터닝된 층 상에 실리콘 산화물의 세미컨포멀 층 - 상기 실리콘 산화물의 세미컨포멀 층은 상기 제1 패터닝된 층이 후속 현상 화학물질로부터 보호되도록 충분히 두꺼움 - 이 형성되도록 상기 기판을 산소 함유 분위기에 노출시키는 단계;
상기 기판 상에 제2 방사선 민감성 재료층을 형성하는 단계; 및
상기 제2 방사선 민감성 재료층에서의 제2 노출 패턴을 현상하는 단계로서, 상기 제2 노출 패턴은 포토리소그래피를 통해 노출된 것이며, 상기 제2 노출 패턴을 현상한 결과 제2 패터닝된 층이 되어, 상기 제2 패터닝된 층과 상기 제1 패터닝된 층이 결합된 패턴을 형성하는 것인, 상기 제2 노출 패턴 현상 단계
를 포함하는, 더블 패터닝 방법. - 청구항 19에 있어서,
상기 제1 패터닝된 층은, 네가티브 톤 현상제 레지스트, 포지티브 톤 현상제 레지스트, 및 알코올계 레지스트로 구성된 그룹으로부터 선택되고,
상기 제2 패터닝된 층은, 네가티브 톤 현상제 레지스트, 포지티브 톤 현상제 레지스트, 및 알코올계 레지스트로 구성된 그룹으로부터 선택되는 것인, 더블 패터닝 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361912015P | 2013-12-05 | 2013-12-05 | |
| US61/912,015 | 2013-12-05 | ||
| PCT/US2014/063883 WO2015084523A1 (en) | 2013-12-05 | 2014-11-04 | Direct current superposition freeze |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160089515A true KR20160089515A (ko) | 2016-07-27 |
Family
ID=53271048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167017181A KR20160089515A (ko) | 2013-12-05 | 2014-11-04 | 직류 중첩 동결 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9760008B2 (ko) |
| JP (1) | JP2016541119A (ko) |
| KR (1) | KR20160089515A (ko) |
| TW (1) | TWI557518B (ko) |
| WO (1) | WO2015084523A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180018416A (ko) * | 2016-08-12 | 2018-02-21 | 도쿄엘렉트론가부시키가이샤 | 피처리체를 처리하는 방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9176377B2 (en) | 2010-06-01 | 2015-11-03 | Inpria Corporation | Patterned inorganic layers, radiation based patterning compositions and corresponding methods |
| CN108780739B (zh) | 2016-03-11 | 2023-09-15 | 因普里亚公司 | 预图案化光刻模板、基于使用该模板的辐射图案化的工艺及形成该模板的工艺 |
| KR102304823B1 (ko) | 2016-03-31 | 2021-09-23 | 도쿄엘렉트론가부시키가이샤 | 웨이퍼리스 건식 세정 광 방출 분광법을 사용한 건식 에칭 프로세스 특성 제어 |
| US10354873B2 (en) * | 2016-06-08 | 2019-07-16 | Tokyo Electron Limited | Organic mandrel protection process |
| KR102223708B1 (ko) * | 2016-06-08 | 2021-03-04 | 도쿄엘렉트론가부시키가이샤 | 유기 멘드렐 보호 공정 |
| JP6788400B2 (ja) * | 2016-07-08 | 2020-11-25 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
| WO2018094219A1 (en) | 2016-11-18 | 2018-05-24 | Tokyo Electron Limited | Compositional optical emission spectroscopy for detection of particle induced arcs in a fabrication process |
| US10497610B2 (en) | 2016-12-06 | 2019-12-03 | Globalfoundries Inc. | Dual photoresist approach to lithographic patterning for pitch reduction |
| WO2018170010A1 (en) * | 2017-03-17 | 2018-09-20 | Tokyo Electron Limited | Surface modification control for etch metric enhancement |
| WO2019143474A1 (en) * | 2018-01-18 | 2019-07-25 | Applied Materials, Inc. | Etching apparatus and methods |
| CN111627798B (zh) * | 2019-02-28 | 2024-02-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| EP4147269A4 (en) | 2020-05-06 | 2024-06-05 | Inpria Corporation | MULTIPLE PATTERNING WITH ORGANOMETALLIC PHOTOSTRUCTURING LAYERS WITH INTERMEDIATE FREEZING STEPS |
| US11264212B1 (en) | 2020-09-29 | 2022-03-01 | Tokyo Electron Limited | Ion angle detector |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2206186C2 (ru) | 2000-07-04 | 2003-06-10 | Государственный научный центр Российской Федерации Троицкий институт инновационных и термоядерных исследований | Способ получения коротковолнового излучения из газоразрядной плазмы и устройство для его реализации |
| KR101101785B1 (ko) * | 2007-06-08 | 2012-01-05 | 도쿄엘렉트론가부시키가이샤 | 패터닝 방법 |
| US8741552B2 (en) | 2009-02-11 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench in photolithography |
| JP5578782B2 (ja) * | 2008-03-31 | 2014-08-27 | 東京エレクトロン株式会社 | プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体 |
| US8263499B2 (en) * | 2008-03-31 | 2012-09-11 | Tokyo Electron Limited | Plasma processing method and computer readable storage medium |
| US7894927B2 (en) | 2008-08-06 | 2011-02-22 | Tokyo Electron Limited | Using Multi-Layer/Multi-Input/Multi-Output (MLMIMO) models for metal-gate structures |
| JP2010050384A (ja) * | 2008-08-25 | 2010-03-04 | Elpida Memory Inc | 半導体装置の製造方法 |
| US20100081285A1 (en) * | 2008-09-30 | 2010-04-01 | Tokyo Electron Limited | Apparatus and Method for Improving Photoresist Properties |
| US8097402B2 (en) * | 2009-03-31 | 2012-01-17 | Tokyo Electron Limited | Using electric-field directed post-exposure bake for double-patterning (D-P) |
| US20110256734A1 (en) * | 2010-04-15 | 2011-10-20 | Hausmann Dennis M | Silicon nitride films and methods |
| US20120045722A1 (en) * | 2010-08-18 | 2012-02-23 | Tokyo Electron Limited | Technique to form a self-aligned double pattern |
| US8435727B2 (en) * | 2010-10-01 | 2013-05-07 | Varian Semiconductor Equipment Associates, Inc. | Method and system for modifying photoresist using electromagnetic radiation and ion implantation |
| US9684234B2 (en) * | 2011-03-24 | 2017-06-20 | Uchicago Argonne, Llc | Sequential infiltration synthesis for enhancing multiple-patterning lithography |
| US8532796B2 (en) | 2011-03-31 | 2013-09-10 | Tokyo Electron Limited | Contact processing using multi-input/multi-output (MIMO) models |
| TWI492298B (zh) | 2011-08-26 | 2015-07-11 | Applied Materials Inc | 雙重圖案化蝕刻製程 |
| US8980111B2 (en) * | 2012-05-15 | 2015-03-17 | Tokyo Electron Limited | Sidewall image transfer method for low aspect ratio patterns |
-
2014
- 2014-11-04 JP JP2016536537A patent/JP2016541119A/ja active Pending
- 2014-11-04 US US14/532,672 patent/US9760008B2/en active Active
- 2014-11-04 KR KR1020167017181A patent/KR20160089515A/ko not_active Application Discontinuation
- 2014-11-04 WO PCT/US2014/063883 patent/WO2015084523A1/en active Application Filing
- 2014-11-06 TW TW103138604A patent/TWI557518B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180018416A (ko) * | 2016-08-12 | 2018-02-21 | 도쿄엘렉트론가부시키가이샤 | 피처리체를 처리하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201539146A (zh) | 2015-10-16 |
| TWI557518B (zh) | 2016-11-11 |
| JP2016541119A (ja) | 2016-12-28 |
| WO2015084523A1 (en) | 2015-06-11 |
| US9760008B2 (en) | 2017-09-12 |
| US20150160557A1 (en) | 2015-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9760008B2 (en) | Direct current superposition freeze | |
| TWI607505B (zh) | 基底及其上的蝕刻層的圖案化方法與積體電路的形成方法 | |
| TWI532073B (zh) | 使用離子植入修改基底地貌的方法及系統 | |
| KR102005640B1 (ko) | 사면 오염으로부터 웨이퍼를 보호하는 반도체 방법 | |
| WO2009146014A1 (en) | Patterning resolution enhancement combining interference lithography and self-aligned double patterning techniques | |
| US7943521B2 (en) | Method for patterning a semiconductor device | |
| KR100590575B1 (ko) | 새로운 물질을 이용한 전자빔 리소그래피 방법 | |
| KR20000022632A (ko) | 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법 | |
| US8394576B2 (en) | Method for patterning a photosensitive layer | |
| CN108231548A (zh) | 半导体装置的制作方法 | |
| JP2883798B2 (ja) | 半導体素子のパターン化方法 | |
| US20140242523A1 (en) | Techniques For Patterning A Substrate | |
| CN107430333B (zh) | 包括对准不良误差保护的图案化方法 | |
| JP2009016789A (ja) | 半導体素子の微細パターン形成方法 | |
| US20160246171A1 (en) | Method for Patterning Using a Composite Pattern | |
| JPH03174724A (ja) | パターン形成方法 | |
| JP4422528B2 (ja) | 荷電粒子線用転写マスクの製造方法 | |
| JP4562716B2 (ja) | 半導体デバイス製造におけるフォトリソグラフィ法 | |
| WO2005015308A2 (en) | Fabrication process for high resolution lithography masks using evaporated or plasma assisted electron sensitive resists with plating image reversal | |
| US5472826A (en) | Semiconductor device fabrication method | |
| KR20020002137A (ko) | 반도체 장치의 패턴 형성 방법 | |
| US20120302062A1 (en) | Method for via formation in a semiconductor device | |
| KR20050117880A (ko) | 중성빔 소스를 이용한 이중층 포토 마스크 형성 방법 | |
| JPH10274700A (ja) | 超微細加工方法 | |
| JPH1197394A (ja) | 直接書込パターニング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |