CN111627798B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN111627798B
CN111627798B CN201910152038.3A CN201910152038A CN111627798B CN 111627798 B CN111627798 B CN 111627798B CN 201910152038 A CN201910152038 A CN 201910152038A CN 111627798 B CN111627798 B CN 111627798B
Authority
CN
China
Prior art keywords
layer
organic pattern
protective layer
source gas
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910152038.3A
Other languages
English (en)
Other versions
CN111627798A (zh
Inventor
罗杰
袁可方
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910152038.3A priority Critical patent/CN111627798B/zh
Publication of CN111627798A publication Critical patent/CN111627798A/zh
Application granted granted Critical
Publication of CN111627798B publication Critical patent/CN111627798B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，所述形成方法包括：提供基底，所述基底上形成有有机图形层；对所述有机图形层进行表面处理，形成保护层；在所述保护层上形成抗刻蚀层。本发明实施例有利于提高所述有机图形层与保护层、以及抗刻蚀层所构成的掩膜结构层的图形精度如改善线边缘粗糙度和线宽粗糙度，进而提高后续图形化工艺的工艺效果和图形转移的精度。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体集成电路制造工艺中，会采用一系列的工序，例如淀积、光刻、刻蚀和平坦化工艺等，从而形成半导体结构。其中，光刻和刻蚀是半导体制造过程中主要的图形化手段。
光刻工艺通常是在一个基底上形成光敏材料层(例如：光刻胶层)，然后将掩膜板(mask)上的图形通过曝光转移至光敏材料层上，从而在所述光敏材料层内形成图形，以形成图形化的掩膜层，定义出待刻蚀区域；而刻蚀工艺通常是以所述掩膜层为掩膜，对待刻蚀层中的待刻蚀区域进行刻蚀，从而将所述掩膜层内的图形转移至待刻蚀层中，进而在所述待刻蚀层内形成所需的结构。
随着超大集成电路的不断发展，半导体器件的关键尺寸(critical dimension，CD)不断减小，光刻工艺对器件性能的影响越来越明显。因此，在关键尺寸越来越小的情况下，如何提高图形转移的精准度和稳定性成为业界的研究热点。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高图形化工艺的工艺稳定性和工艺效果。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有有机图形层；对所述有机图形层进行表面处理，形成保护层；在所述保护层上形成抗刻蚀层。
相应的，本发明实施例还提供一种半导体结构，包括：基底；有机图形层，位于所述基底上；保护层，位于所述有机图形层侧壁和顶部；抗刻蚀层，位于所述保护层上。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例在形成抗刻蚀层之前，对所述有机图形层进行表面处理，形成保护层，所述保护层能够在形成所述抗刻蚀层的步骤中，对所述有机图形层起到保护作用，从而降低形成所述抗刻蚀层的工艺对所述有机图形层产生的影响，例如：降低所述有机图形层在形成所述抗刻蚀层的过程中发生消耗的概率，从而有利于提高所述有机图形层与保护层、以及抗刻蚀层所构成的掩膜结构层的图形精度，例如：改善线边缘粗糙度(line edgeroughness，LER)和线宽粗糙度(line width roughness，LWR)，进而提高了后续图形化工艺的工艺效果和图形转移的精度。
附图说明
图1是一种半导体结构的电子显微镜扫描图；
图2至图7是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图8是本发明半导体结构的电子显微镜扫描图；
图9至图12是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
具体实施方式
目前图形化工艺的工艺效果和图形转移的精度仍有待提高。分析其图形化工艺的工艺效果和图形转移的精度有待提高的原因在于：
在图形化工艺中，随着半导体器件的关键尺寸的不断减小，所采用的有机图形层的厚度也相应减小。
由于所述有机图形层的厚度逐渐变小，在图形转移的过程中，所述有机图形层容易被消耗，因此，为了保证图形化工艺的工艺效果，相应会增加后续刻蚀工艺的刻蚀难度，而且容易降低图形化工艺的工艺稳定性和工艺效果；而且，在形成图形化的有机图形层后，通常还会对所述有机图形层的侧壁进行光滑处理(例如：显影后的坚膜处理)，以改善所述有机图形层的线边缘粗糙度和线宽粗糙度。但是，在所述光滑处理的过程中，通常会对所述有机图形层进行各向同性刻蚀，这容易导致有机图形层厚度和尺寸进一步减小，相应会减小后续刻蚀工艺的工艺窗口，从而进一步降低图形化工艺的工艺稳定性和工艺效果。
为了解决上述问题，目前一种做法是在形成所述有机图形层后，在所述有机图形层表面形成抗刻蚀层，通过所述抗刻蚀层，提高了所述有机图形层与抗刻蚀层所构成的掩膜结构层的耐刻蚀性，从而在后续以所述掩膜结构层为掩膜图形化所述基底的步骤中，能够减缓图形化所述基底的工艺对所述有机图形层的损耗。
目前，所述抗刻蚀层的材料通常选用氧化硅，形成所述抗刻蚀层的过程包括向反应腔室内通入氧源气体，所述氧源气体不仅参与反应以形成所述抗刻蚀层，还会对所述有机图形层产生消耗，这容易导致所述有机图形层的图形精度减小(例如：线边缘粗糙度和线宽粗糙度增大)，从而降低了后续图形化工艺的工艺效果和图形转移的精度，进而降低了所形成的目标图形的图形精度。结合参考图1，示出了一种半导体结构的电子显微镜扫描图。由图可知，所述有机图形层与所述抗刻蚀层所构成的掩膜结构层10的线边缘粗糙度和线宽粗糙度较大，图形精度较低。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有有机图形层；对所述有机图形层进行表面处理，形成保护层；在所述保护层上形成抗刻蚀层。
本发明实施例在形成抗刻蚀层之前，对所述有机图形层进行表面处理，形成保护层，所述保护层能够在形成所述抗刻蚀层的步骤中，对所述有机图形层起到保护作用，从而降低形成所述抗刻蚀层的工艺对所述有机图形层产生的影响，例如：降低所述有机图形层在形成所述抗刻蚀层的过程中发生消耗的概率，从而有利于提高所述有机图形层与保护层、以及抗刻蚀层所构成的掩膜结构层的图形精度，例如：改善线边缘粗糙度和线宽粗糙度，进而提高了后续图形化工艺的工艺效果和图形转移的精度。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图7是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图2至图3，图2是俯视图，图3是图2中沿AA1割线的剖面图，提供基底100，所述基底100上形成有有机图形层101。
所述基底100为后续工艺提供工艺操作平台。所述基底100包括待刻蚀材料层(图未示)。
所述基底100还包括各种器件结构(图未示)和功能结构(图未示)，例如：衬底、位于衬底上的栅极结构、位于所述栅极结构两侧衬底内的源漏掺杂层等。
所述有机图形层101用于作为后续图形化所述基底100的掩膜。
本实施例中，所述有机图形层101的材料为光刻胶。
光刻胶是图形化工艺中常用的掩膜材料，通过曝光显影工艺，即可将掩膜板上的图形转移至光刻胶材料层上，从而为后续图形的转移提供工艺基础，有利于降低工艺复杂度。
相应的，在所述基底100上形成图形化的有机图形层101的步骤包括：在所述基底100上形成有机图形材料层(图未示)；采用光刻工艺，图形化所述有机图形材料层，图形化后的剩余所述有机图形材料层作为所述有机图形层101。
在其他实施例中，根据实际工艺需求，所述有机图形层的材料还可以是Si-ARC(Silicon anti-reflective coating，基于Si的抗反射涂层)材料、DARC(dielectricanti-reflective coating，介电抗反射涂层)材料、BARC(bottom anti-reflectivecoating，底部抗反射涂层)材料、DUO((Deep UV Light Absorbing Oxide，深紫外光吸收氧化层)材料或ODL(organic dielectric layer，有机介电层)材料。
本实施例中，在所述基底100上形成有机图形层101之前，所述形成方法还包括：在所述基底100上形成抗反射层(图未示)，所述抗反射层包括有机介电层(图未示)以及位于有机介电层上的Si-ARC抗反射层(图未示)，从而有利于减小光刻胶曝光时的反射效应、增加曝光景深(DOF)，提高光刻胶曝光时的均匀性，有利于提高图形转移的精度。
参考图4至图5，图4是俯视图，图5是图4中沿AA1割线的剖面图，对所述有机图形层101进行表面处理，形成保护层102(如图5所示)。
后续制程还包括：在所述保护层102表面上形成抗刻蚀层，所述保护层102能够在形成所述抗刻蚀层的步骤中，对所述有机图形层101起到保护作用，从而降低形成所述抗刻蚀层的工艺对所述有机图形层101产生的影响，例如：降低所述有机图形层101在形成所述抗刻蚀层的过程中发生消耗的概率，从而有利于提高所述有机图形层101与保护层102、以及后续抗刻蚀层所构成的掩膜结构层的图形精度，例如：改善线边缘粗糙度和线宽粗糙度，进而提高后续图形化工艺的工艺效果和图形转移的精度。
本实施例中，所述保护层102的材料为硅氧化物。硅氧化物层是半导体工艺常见的无机材料(例如：氧化硅等)，因此通过选取硅氧化物作为所述保护层102的材料，有利于提高工艺兼容性、降低工艺风险；而且，与有机材料相比，硅氧化物材料的硬度和致密度更大，有利于提高所述保护层102用于保护所述有机图形层101的效果。
具体地，本实施例中，所述保护层102的材料为氧化硅。氧化硅材料与有机图形层101的粘附性较好，有利于提高后续图形化工艺的稳定性和工艺效果；而且，氧化硅是半导体工艺中常用的硅氧化物，有利于降低形成所述保护层102的难度和工艺成本，提高工艺兼容性。
需要说明的是，所述保护层102的厚度不宜过小，也不宜过大。如果所述保护层102的厚度过小，则所述保护层102难以起到相应的保护作用；如果所述保护层102的厚度过大，则形成所述保护层102的工艺时间相应较长，容易造成工艺时间的浪费，而且容易导致后续掩膜结构层的关键尺寸无法满足预设需求。为此，本实施例中，所述保护层102的厚度为0.5nm至5nm。
本实施例中，形成所述保护层102的步骤包括：采用硅源气体和氧源气体，对所述有机图形层101a表面进行第二等离子体处理200，在所述有机图形层101表面形成保护层102。
具体地，所述第二等离子体处理200的步骤包括：采用硅源气体进行预处理；在所述预处理后，采用氧源气体进行固化处理。
在所述第二等离子体处理200的过程中，向所述预处理的腔室内通入硅源气体，并在激励源的激励下电离所述硅源气体以产生等离子体，游离态的硅能够附着在所述有机图形层101表面；进行所述预处理后，采用氧源气体进行固化处理，使氧对硅进行氧化，从而与硅实现化学键的结合并使硅固化在所述有机图形层101表面，形成所述保护层102。
本实施例中，所述硅源气体为SiCl4。SiCl4是半导体工艺常用的硅源气体，且SiCl4的稳定性较高，有利于提高制造安全性。
所述硅源气体的气体流量不宜过小，也不宜过大。如果所述硅源气体的气体流量过小，则等离子体的密度较低，不仅容易导致所形成保护层102的厚度难以满足工艺需求，从而使其难以起到相应的保护作用，且还容易降低所述保护层102的厚度均一性；如果所述硅源气体的气体流量过大，则容易降低工艺稳定性，且还容易降低等离子体的分布均匀性，相应也会降低所述保护层102的厚度均一性，此外，还容易导致附着的硅过多，部分硅无法实现固化，从而导致所形成的保护层102的致密度下降、表面粗糙度增加。为此，本实施例中，所述预处理中，硅源气体的气体流量为10sccm至200sccm。
本实施例中，所述预处理的工艺压强为5mtorr至200mtorr，从而提高生产制造效率和工艺稳定性，并减少副作用。
所述预处理的工艺时间越长，所形成的保护层102的厚度越大。因此，在实际工艺中，可根据所需的掩膜结构层的宽度尺寸，合理设定所述预处理的工艺时间，使所述保护层102的厚度能够和所述有机图形层101尺寸、以及后续抗刻蚀层的厚度相互配合，使掩膜结构层的宽度尺寸满足工艺需求。
需要说明的是，后续形成抗刻蚀层的步骤通常包括：采用硅源气体和氧源气体，对所述保护层表面进行第一等离子体处理。因此，本实施例中，所述第二等离子体处理200所采用氧源气体的氧化性低于所述第一等离子体处理所述采用氧源气体的氧化性。
所述第一等离子体处理所采用的氧源气体的氧化性较强，不仅将硅源气体氧化以形成抗刻蚀层，而且还会氧化所述有机图形层101，从而对有机图形层101的形貌和关键尺寸产生影响，降低了所述有机图形层101的图形精度和分辨率。通过使所述第二等离子体处理200所采用氧源气体的氧化性低于所述第一等离子体处理所述采用氧源气体的氧化性，能够降低形成所述保护层102的步骤中，所述氧源气体对有机图形层101的损耗，从而在保证所述保护层102对所述有机图形层101的保护效果的同时，使所述有机图形层101的形貌和关键尺寸易于满足工艺预设需求。
本实施例中，采用破真空处理的方式获得所述氧源气体。通过采用破真空的方式，从而可以从空气中获得所述氧源气体，空气中的氧源气体的氧化性较弱，有利于减小氧源气体对所述有机图形层101的损耗。具体地，所述破真空处理的方式为：将所述半导体结构暴露在空气环境中。
因此，本实施例中，所述固化处理的工艺压强为常压。
在其他实施例中，还可以通过向反应腔室中通入空气的方式进行破真空处理。
所述固化处理的工艺时间不宜过短，也不宜过长。如果所述固化处理的工艺时间过短，容易降低氧对硅的固化效果，从而容易导致所形成保护层102的厚度难以满足工艺需求、降低所述保护层102的厚度均一性；如果所述固化处理的工艺时间过长，则容易增加氧对有机图形层101产生损耗的概率，还容易造成工艺时间的浪费。为此，本实施例中，所述固化处理的工艺时间为1min至10min。
参考图6至图7，图6是俯视图，图7是图6沿AA1割线的剖面图，在所述保护层102上形成抗刻蚀层103。
所述抗刻蚀层103与所述有机图形层101、保护层102共同构成掩膜结构层104，从而作为后续图形化所述基底100的掩膜。
所述抗刻蚀层103有利于提高所述掩膜结构层104的耐刻蚀性，从而在后续以所述掩膜结构层104为掩膜，图形化所述基底100时，能够减缓图形化所述基底100的工艺对所述有机图形层101的损耗，防止所述掩膜结构层104过早地被完全消耗，使所述掩膜结构层104能够在图形化所述基底100的过程中起到应有的掩膜作用。
本实施例中，所述抗刻蚀层103的材料为硅氧化物。
硅氧化物层的硬度和致密度较大，而且硅氧化物为半导体工艺中常用的材料，通过采用所述硅氧化物层，不仅能够保障所述抗刻蚀层103的工艺兼容性，而且，使所述抗刻蚀层103的致密度能够满足工艺需求，此外，还有利于减小所述抗刻蚀层103对所述有机图形层101造成的应力。
具体地，所述抗刻蚀层103的材料为氧化硅。通过选取氧化硅材料，在保证所述抗刻蚀层103足以保护所述有机图形层101的情况下，能够降低后续去除所述抗刻蚀层103的难度，有利于减小对工艺流程的影响。
本实施例中，形成所述抗刻蚀层103的步骤包括：采用硅源气体和氧源气体，对所述保护层102表面进行第一等离子体处理300，在所述保护层102表面形成抗刻蚀层103。
所述第一等离子体处理300通过刻蚀设备进行，因此在所述等离子体处理300后，可直接在同一刻蚀设备中进行后续刻蚀工艺，有利于简化工艺步骤、降低工艺成本，而且，还能防止所述抗刻蚀层103与空气相接触，有利于降低工艺风险。
此外，当有机材料层进入沉积(deposition)设备时，容易引起污染(contamination)问题，且沉积设备还容易对有机图形层101造成严重的破坏。因此，与采用沉积工艺形成所述抗刻蚀层的方案相比，通过采用第一等离子体处理300的方式，能够避免污染的问题，且有利于降低形成所述抗刻蚀层103的工艺对所述有机图形层101的质量产生不良影响的概率。
本实施例中，采用硅源气体和氧源气体，对所述有机图形层101表面进行第一等离子体处理300的步骤包括：对所述有机图形层101表面进行至少一次硬化处理。
具体地，所述硬化处理的步骤包括：采用硅源气体进行预处理；在所述预处理后，采用氧源气体进行固化处理。
在所述第一等离子体处理300的过程中，在激励源的激励下电离所述硅源气体和氧源气体，将硅源气体和氧源气体等离子体化以产生等离子体，游离态的硅能够附着在所述保护层102表面，氧对硅进行氧化，从而与硅实现化学键的结合并使硅固化在所述保护层102表面，从而形成所述抗刻蚀层103；而且，所述保护层102的材料为硅氧化物层，因此，在所述第一等离子体处理300的步骤中，所述保护层102可以作为种子层，能够降低所述抗刻蚀层103的形成难度、提高所述抗刻蚀层103的形成质量。
本实施例中，以进行多次硬化处理为例，在所述第一等离子体处理300的过程中，向所述第一等离子体处理300的腔室内交替通入硅源气体和氧源气体，在第一次硬化处理后，能够在所述保护层102表面形成第一硅氧化物层，……，在第N次硬化处理后，在所述第N-1硅氧化物层表面形成第N硅氧化物层；因此，通过进行多次硬化处理，在所述保护层102表面形成多层硅氧化物层，所述多层硅氧化物层用于构成所述抗刻蚀层103。
其中，通过向所述第一等离子体处理300的腔室内交替通入硅源气体和氧源气体的方式，使得每一次硬化处理中的硅实现固化后，再进行下一次的预处理，从而有利于防止在腔室侧壁上甚至在设备的通气管路出气孔处形成所述抗刻蚀层103。
本实施例中，所述硅源气体为SiCl4。SiCl4是半导体工艺常用的硅源气体，且SiCl4的稳定性较高，有利于提高制造安全性。
根据所形成抗刻蚀层103的材料，所述氧源气体包括SO2、CO、CO2、O2和COS(羰基硫)中的一种或多种。本实施例中，所述抗刻蚀层103的材料为氧化硅，所述氧源气体为COS。通过采用COS气体，有利于在形成致密度较好、厚度均一性较好的薄膜的同时，降低所述氧源气体对所述有机图形层101的损耗。
需要说明的是，所述硬化处理的次数不宜过少，也不宜过多。如果所述硬化处理的次数过少，则所形成的抗刻蚀层103的厚度相应过小，容易降低所述抗刻蚀层103用于增加所述掩膜结构层104的耐刻蚀度的效果；如果所述硬化处理的次数过多，则所形成的抗刻蚀层103的厚度相应过大，容易使所述有机图形层101与保护层102、以及所述抗刻蚀层103所构成的掩膜结构层104的尺寸和预设需求差异过大，相应也容易增加后续去除所述抗刻蚀层103的难度，而且容易造成工艺时间、工艺材料的浪费。为此，本实施例中，所述硬化处理的次数为3次至10次。
结合参考图8，示出了图6中半导体结构的电子显微镜扫描图。右图可知，所述有机图形层101与保护层102、以及所述抗刻蚀层103所构成的掩膜结构层104的线边缘粗糙度和线宽粗糙度得到了明显的改善，图形的精度和分辨率得到了提高，相应有利于提高后续图形化工艺的工艺效果和图形转移的精度。
图9至图12示出了本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。
本实施例与前述实施例的相同之处，在此不再赘述。本实施例与前述实施例的不同之处在于：形成所述保护层102a的工艺步骤与前述实施例不同。
参考图9至图10，图9是俯视图，图10是图9中沿aa1割线的剖面图，对所述有机图形层101a进行表面处理，形成保护层102a。
本实施例中，形成所述保护层102a的步骤包括：对所述有机图形层101a表面进行离子掺杂处理200a，适于增大所述有机图形层101a的致密度，所述有机图形层101a中掺杂有离子的部分作为所述保护层102a。
具体地，对所述有机图形层101a表面掺杂杂质离子，从而提高所述有机图形层101a的致密度。
本实施例中，所述离子掺杂处理200a的离子为硅离子。硅不溶于有机材料，所述硅离子在所述有机图形层101a中作为杂质离子，分布在部分厚度的所述有机图形层101a中，能够提高部分厚度的所述有机图形层101a的致密度，从而保证了所述保护层102a对所述有机图形层101a的保护作用。
在其他实施例中，所述离子掺杂处理的离子还可以为金属离子，例如：锡离子。掺杂锡离子有利于提高掺杂离子在所述有机图形层中分布的均匀性，从而提高所述保护层的致密度，使所述保护层的保护效果更为显著。
本实施例中，采用离子注入工艺进行所述离子掺杂处理200a。离子注入工艺较为简单，且通过调整注入剂量和能量，易于使所述保护层102a的厚度和致密度满足工艺需求。
所述离子注入工艺的注入能量不宜过小，也不宜过大。如果所述注入能量过小，则所述离子注入的深度相应过小，容易导致后续所形成的保护层厚度过小，从而降低了所述保护层102a对所述有机图形层101a的保护效果；如果所述注入能量过大，容易对所述有机图形层101a过多地损耗，进而容易降低后续图形化工艺的工艺稳定性。为此，本实施例中，注入离子为硅离子，硅离子的注入能量为1Kev至3Kev。
所述离子注入工艺的注入剂量不宜过小，也不宜过大。如果所述注入剂量过小，则容易导致所形成的保护层102a中注入掺杂离子的含量相应过低，容易降低所述后续保护层102a的致密度，进而降低了所述保护层102a对所述有机图形层101a的保护效果；如果所述注入剂量过大，容易导致离子注入工艺对所述有机图形层101a所产生的损耗过大。为此，本实施例中，注入离子为硅离子，硅离子的注入剂量为1E14原子每平方厘米至1E16原子每平方厘米。
参考图11至图12，图11是基于图9的俯视图，图12是图11沿aa1割线的剖面图，在所述保护层102a上形成抗刻蚀层103a。所述抗刻蚀层103a与所述保护层102a、以及所述有机图形层101a构成掩膜结构层104a。
形成所述抗刻蚀层103a的步骤以及后续步骤与前述实施例中的相同，在此不再赘述。
对本实施例所述形成方法的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
相应的，本发明还提供一种半导体结构。参考图6至图7，示出了本发明半导体结构一实施例的结构示意图，图6为俯视图，图7为图6中沿AA1割线的剖面图。
所述半导体结构包括：基底100；有机图形层101，位于所述基底100上；保护层102，位于所述有机图形层101的侧壁和顶部；抗刻蚀层103，位于所述保护层102上。
所述保护层102能够在所述抗刻蚀层103的形成步骤中，对所述有机图形层101起到保护作用，从而降低形成所述抗刻蚀层103的工艺对所述有机图形层101产生的影响，例如：降低所述有机图形层101在形成所述抗刻蚀层103的过程中发生消耗的概率，从而有利于提高所述有机图形层101与保护层102、以及抗刻蚀层103所构成的掩膜结构层104(如图7所示)的图形精度(例如：改善线边缘粗糙度和线宽粗糙度)，进而提高后续图形化工艺的工艺效果和图形转移的精度。
所述基底100为半导体结构的形成提供工艺操作平台。所述基底100内包括待刻蚀材料层(图未示)。
所述基底100内还包括各种器件结构(图未示)和功能结构(图未示)，例如：衬底、位于衬底上的栅极结构、位于所述栅极结构两侧衬底内的源漏掺杂层等。
所述有机图形层101和所述保护层102、以及抗刻蚀层103构成掩膜结构层104，共同用于作为后续图形化所述基底100的掩膜。
本实施例中，所述有机图形层101的材料为光刻胶。
光刻胶是图形化工艺中常用的掩膜材料，通过曝光显影工艺，即可将掩膜板上的图形转移至光刻胶材料层上，从而为后续图形的转移提供工艺基础，有利于降低工艺复杂度。
在其他实施例中，根据实际工艺需求，所述有机图形层的材料还可以是Si-ARC材料、DARC材料、BARC材料、DUO材料或ODL材料。
本实施例中，所述半导体结构还包括：抗反射层(图未示)，位于所述基底100与所述有机图形层101之间、以及所述有机图形层101露出的基底100上，所述抗反射层包括有机介电层(图未示)以及位于有机介电层上的Si-ARC抗反射层(图未示)，有利于减小光刻胶曝光时的反射效应、增加曝光景深，提高光刻胶曝光时的均匀性，有利于提高图形转移的精度。
本实施例中，所述保护层102的材料为硅氧化物。硅氧化物是半导体工艺常见的无机材料(例如：氧化硅等)，因此通过选取硅氧化物材料作为所述保护层102的材料，有利于提高工艺兼容性、降低工艺风险；而且，与有机材料相比，硅氧化物材料的硬度和致密度更大，有利于提高所述保护层102用于保护所述有机图形层101的效果。
具体地，所述保护层102的材料为氧化硅。氧化硅材料与有机图形层101的粘附性较好，有利于提高后续图形化工艺的稳定性和工艺效果；而且，氧化硅是半导体工艺中常用的硅氧化物，有利于降低形成所述保护层102的难度和工艺成本，提高工艺兼容性。
本实施例中，形成所述抗刻蚀层103的步骤中会采用氧源气体。本实施例中，形成所述保护层102的步骤中也会采用氧源气体，且形成所述保护层102所采用氧源气体的氧化性低于形成所述抗刻蚀层103所采用氧源气体的氧化性，从而降低形成所述保护层102的步骤中，所述氧源气体对所述有机图形层101的损耗，从而在保证所述保护层102对所述有机图形层101的保护效果的同时，使所述有机图形层101的形貌和关键尺寸易于满足工艺预设需求。
在其他实施例中，所述保护层的材料还可以为掺杂有硅离子的有机图形层材料，所述离子适于增大所述有机图形层材料的致密度。例如：在所述有机图形层的材料为光刻胶的情况下，所述保护层的材料相应为掺杂有离子的光刻胶，所述保护层的致密度大于所述有机图形层。
在一些实施例中，所述离子为硅离子。硅不溶于有机材料，所述硅离子在所述有机图形层中作为杂质离子，能够均匀分布在部分厚度的所述有机图形层中，从而提高部分厚度的所述有机图形层的致密度，从而保证了所述保护层对所述有机图形层的保护作用。
在另一些实施例中，所述离子还可以为金属离子，例如：锡离子，所述保护层的材料相应为掺杂有锡离子的有机图形层材料。掺杂锡离子有利于提高掺杂离子在所述有机图形层中分布的均匀性，从而提高所述保护层的致密度，使所述保护层的保护效果更为显著。
需要说明的是，本实施例中，所述保护层102的厚度不宜过小，也不宜过大。如果所述保护层102的厚度过小，则所述保护层102难以起到相应的保护作用；如果所述保护层102的厚度过大，则形成所述保护层102的工艺时间相应较长，容易造成工艺时间的浪费，而且容易导致掩膜结构层104的关键尺寸无法满足预设需求。为此，本实施例中，所述保护层102的厚度为0.5nm至5nm。
所述抗刻蚀层103与所述有机图形层101、保护层102构成掩膜结构层104，从而作为后续图形化所述基底100的掩膜。
所述抗刻蚀层103有利于提高所述掩膜结构层104的耐刻蚀性，从而在后续以所述掩膜结构层104为掩膜图形化所述基底100时，能够减缓图形化所述基底100的工艺对所述有机图形层101的损耗，防止所述掩膜结构层104过早地被完全消耗，使所述掩膜结构层104能够在图形化所述基底100的过程中起到应有的掩膜作用。
本实施例中，所述抗刻蚀层103材料为硅氧化物。
通过采用所述硅氧化物材料，不仅能够保障所述抗刻蚀层103的工艺兼容性，而且，能够使所述抗刻蚀层103的致密度满足工艺需求，此外，还有利于减小所述抗刻蚀层103对所述有机图形层101造成的应力；并且，所述保护层102的材料也为硅氧化物，通过使所述抗刻蚀层103的材料为硅氧化物，从而在形成所述抗刻蚀层103的过程中，所述保护层102能够作为种子层，进而提高了所述抗刻蚀层103的形成质量、降低了所述抗刻蚀层103的形成难度。
具体地，所述抗刻蚀层103的材料为氧化硅。通过选取氧化硅材料，在保证所述抗刻蚀层103足以保护所述有机图形层101的情况下，能够降低后续去除所述抗刻蚀层103的难度，有利于减小对工艺流程的影响。
所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有有机图形层；
对所述有机图形层进行表面处理，形成保护层，包括：采用硅源气体和氧源气体对所述有机图形层表面进行第二等离子体处理，形成覆盖在有机图形层侧壁和顶部的保护层，或者，对所述有机图形层表面进行离子掺杂处理，适于增大所述有机图形层的致密度，所述有机图形层中掺杂有离子的部分作为所述保护层；
在所述保护层上形成抗刻蚀层，包括：采用硅源气体和氧源气体对所述保护层表面进行第一等离子体处理，在所述保护层表面形成抗刻蚀层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二等离子体处理所采用氧源气体的氧化性低于所述第一等离子体处理所述采用氧源气体的氧化性。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，采用破真空处理的方式获得所述氧源气体。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述有机图形层表面进行第二等离子体处理的步骤包括：采用硅源气体进行预处理；在所述预处理后，采用氧源气体进行固化处理。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第二等离子体处理的工艺参数包括：所述硅源气体的气体流量为10sccm至200sccm，所述预处理的工艺压强为5mtorr至200mtorr，所述固化处理的工艺压强为常压，所述固化处理的时间为1min至10min。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述离子掺杂处理的离子包括硅离子或锡离子。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，采用离子注入工艺进行所述离子掺杂处理，所述离子注入工艺的工艺参数包括：注入离子为硅离子，硅离子的注入剂量1E14原子每平方厘米至1E16原子每平方厘米，注入能量为1Kev至3Kev。
8.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述硅源气体包括SiCl4。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述氧源气体包括SO2、CO、CO2、O2和COS中的一种或多种。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述有机图形层的材料为光刻胶、Si-ARC材料、DARC材料、BARC材料、DUO材料或ODL材料。
11.一种半导体结构，其特征在于，包括：
基底；
有机图形层，位于所述基底上；
保护层，位于所述有机图形层侧壁和顶部，所述保护层的材料为硅氧化物或所述保护层的材料为掺杂有离子的有机图形层材料，所述离子适于增大所述有机图形层材料的致密度；
抗刻蚀层，位于所述保护层的侧壁和顶部上，所述抗刻蚀层的材料为硅氧化物；
其中，所述有机图形层、所述保护层、以及所述抗刻蚀层构成掩膜结构层。
12.如权利要求11所述的半导体结构，其特征在于，所述硅氧化物为氧化硅。
13.如权利要求11所述的半导体结构，其特征在于，所述离子包括硅离子或锡离子。
14.如权利要求11所述的半导体结构，其特征在于，所述保护层的厚度为0.5nm至5nm。
15.如权利要求11所述的半导体结构，其特征在于，所述有机图形层的材料为光刻胶、Si-ARC材料、DARC材料、BARC材料、DUO材料或ODL材料。
CN201910152038.3A 2019-02-28 2019-02-28 半导体结构及其形成方法 Active CN111627798B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910152038.3A CN111627798B (zh) 2019-02-28 2019-02-28 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910152038.3A CN111627798B (zh) 2019-02-28 2019-02-28 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN111627798A CN111627798A (zh) 2020-09-04
CN111627798B true CN111627798B (zh) 2024-02-06

Family

ID=72273033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910152038.3A Active CN111627798B (zh) 2019-02-28 2019-02-28 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN111627798B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158595A (zh) * 2015-04-20 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5108489B2 (ja) * 2007-01-16 2012-12-26 株式会社日立ハイテクノロジーズ プラズマ処理方法
WO2015084523A1 (en) * 2013-12-05 2015-06-11 Tokyo Electron Limited Direct current superposition freeze

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158595A (zh) * 2015-04-20 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN111627798A (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
US7432212B2 (en) Methods of processing a semiconductor substrate
US6900002B1 (en) Antireflective bi-layer hardmask including a densified amorphous carbon layer
JP2000091318A (ja) 半導体装置の製造方法
US20140151327A1 (en) Plasma etching method
CN112017946A (zh) 半导体结构的形成方法、晶体管
US8815496B2 (en) Method for patterning a photosensitive layer
US20040209411A1 (en) Enhanced transistor gate using e-beam radiation
CN111627808B (zh) 半导体结构及其形成方法
CN111627798B (zh) 半导体结构及其形成方法
CN110858541B (zh) 半导体结构及其形成方法
JPH03174724A (ja) パターン形成方法
US20060154184A1 (en) Method for reducing feature line edge roughness
JPH0794467A (ja) ドライエッチング方法
CN114420629A (zh) 半导体结构及其制作方法
CN111370309B (zh) 半导体结构及其形成方法
CN112670168B (zh) 半导体结构的形成方法、晶体管
US20030073041A1 (en) Partial photoresist etching
US8389402B2 (en) Method for via formation in a semiconductor device
US20220406592A1 (en) Semiconductor structure and method of forming the same
CN111383920B (zh) 半导体结构及其形成方法
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
Smith et al. Incorporation of direct current superposition as a means for high quality contact and slotted contact structures utilizing litho-freeze-litho-etch
KR100664865B1 (ko) 표면에 산화층이 형성된 금속 배선의 형성 방법 및 상기금속 배선이 형성된 반도체 소자
KR20050047300A (ko) 포토레지스트막의 식각 선택비를 향상시킬 수 있는 실리콘보호층 패턴을 이용한 반도체 소자의 패턴 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant