TWI557518B - 直流電流重疊凍結 - Google Patents

直流電流重疊凍結 Download PDF

Info

Publication number
TWI557518B
TWI557518B TW103138604A TW103138604A TWI557518B TW I557518 B TWI557518 B TW I557518B TW 103138604 A TW103138604 A TW 103138604A TW 103138604 A TW103138604 A TW 103138604A TW I557518 B TWI557518 B TW I557518B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
patterned layer
patterning
pattern
Prior art date
Application number
TW103138604A
Other languages
English (en)
Other versions
TW201539146A (zh
Inventor
安東Ｊ 德維利耶
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201539146A publication Critical patent/TW201539146A/zh
Application granted granted Critical
Publication of TWI557518B publication Critical patent/TWI557518B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2024—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)

Description

直流電流重疊凍結
本發明係關於在基板上對薄膜及各種層進行圖案化。此種圖案化包含在光微影圖案化方案內用以加工半導體裝置的圖案化。
[相關申請案之交互參照]
本申請案係主張美國臨時專利申請案第61/912,015號的優先權，該優先權基礎案係申請於2013年12月5日，其發明名稱為「Direct Current Superposition Freeze」，其整體內容乃藉由參考文獻方式合併於此。
在材料處理方法論(例如光微影)中，產生圖案化層包含了將薄輻射敏感材料層(例如光阻)施加至基板的上表面。此種輻射敏感材料被轉變成圖案化遮罩，此圖案化遮罩可用以蝕刻圖案或將圖案轉印到基板上的下伏層中。輻射敏感材料的圖案化一般包含藉由輻射源使用例如光微影系統(如掃瞄器或步進機(stepper)工具)透過初縮遮罩(reticle)(以及相關光學器件)到輻射敏感材料上的曝光。在此種曝光之後，可使用顯影溶劑來去除輻射敏感材料被照射的區域(如在正光阻的情況下)，或者去除未被照射的區域(如在負光阻的情況下)。此種遮罩層可包含多個子層。
習知用以將輻射或光的圖案曝露到基板上的微影技術具有各種挑戰，其會限制曝光特徵部的尺寸以及限制曝光特徵部之間的間隔或間距。用以減少曝光限制的一習知技術係使用雙重圖案化方法，以比目前可行之具有習知微影解析度之間隔更小的間隔來進行較小特徵部的圖案化。用以降低特徵部尺寸的一方法係在同一基板上使用習知微影圖案化技術與蝕刻技術兩次(稱為LELE--Litho/Etch/Litho/Etch，微影/蝕刻/微影/蝕刻)，而使一圖案與另一圖案偏移，，藉以形成更多接連緊密相間的特徵部，以達到比單一曝光微影步驟可行之特徵部尺寸更小的特徵部尺寸。在LELE雙重圖案化期間，將基板曝露至第一圖案，並且在輻射敏感材料中使第一圖案顯影。此第一圖案便形成在輻射敏感材料中，並且使用蝕刻程序將第一圖案轉印至下伏層。重複此系列步驟以產生第二圖案，其通常係與第一圖案偏移。
用以降低特徵部尺寸的另一方法係在同一基板上使用習知微影圖案化技術兩次並在之後使用蝕刻技術(稱為LLE--Litho/Litho/Etch，微影/微影/蝕刻)，藉以使用接連緊密相間之相對大尺度圖案來達到比單一曝光可能達成之更小的特徵部尺寸。在LLE雙重圖案化期間，將基板曝露至第一光圖案，然後再將基板曝露至第二光圖案。在輻射敏感材料中使第一潛像圖案(latent pattern)與第二潛像圖案顯影。如此形成在輻射敏感材料中之表面形貌或起伏圖案(relief pattern)之後可使用蝕刻程序(例如以電漿為基之乾式蝕刻程序)轉印至下伏層。
LLE雙重圖案化的另一方法包含微影/凍結/微影/蝕刻(LFLE--Litho/Freeze/Litho/Etch)技術，其係將凍結材料施加使用在第一圖案化層上，以 引起其中的交聯，因此使得第一圖案化層可抵擋後續以第二圖案對第二層進行圖案化的處理。另一LFLE凍結技術則係包含(在曝光之前)將交聯劑添加材料包含在第一層內，以取代在顯影之後沉積凍結材料。此種交聯劑之後被熱活化，以增加對溶劑的抵抗性。因此，「凍結(freeze)」係指將圖案化層的材料特性改變成能夠抵擋其他溶劑或其他塗佈在頂部上的光阻。然而，除了其他事項以外，習知LFLE技術還遭遇到產能不佳、缺陷率不可被接受的問題。
在此所揭露之系統與方法包含改良的圖案化程序，其包括對微影/凍結/微影/蝕刻(LFLE)圖案化技術的改良。在一習知LFLE程序中，使用液體化學品來執行「凍結」程序步驟，此液體化學品係被旋轉塗佈到基板或晶圓上。此種化學凍結層係與曝露表面反應而形成保護層。此種技術可能係實用的，但此化學凍結層的去除可能包含使用顯影液並在之後進行溼式蝕刻。在另一習知LFLE程序(熱凍結法)中，於膜起始應用期間，將交聯劑添加至光阻中。藉由對此膜進行熱處理，此交聯劑會改變對氫氧化四甲銨(TMAH，tetramethylammonium hydroxide)的溶解度，此防止第二圖案洗掉第一圖案。然而，此種熱凍結具有缺點。舉例而言，交聯劑會取代光阻中的其他成份，此會在第一層上導致不良的線寬粗糙度(LWR，line width roughness)。又，某些表面區域無法完全交聯，並因此仍為可溶，此會導致更差的線邊緣粗糙度(LER，line edge roughness)。因此，化學凍結法與熱凍結法皆具有缺點。
此處所述之技術可去掉這些額外的顯影與清理步驟。在此之技術包含使用蝕刻工具或系統來「凍結」第一圖案化光阻層(起伏圖案)，以改變對應材料的特性，俾能使後續的微影曝光與顯影不去除第一圖案化層。蝕刻工具可以許多不同技術使用電漿來改變晶圓的表面。蝕刻工具亦可用以將膜均勻或非 均勻地沉積遍佈晶圓的頂部。蝕刻工具亦可燒掉晶圓頂部的所有有機材料或從晶圓頂部去除所有無機材料。一具有直流電流重疊(DCS，Direct Current Superposition)功能特性的蝕刻工具可用以對抗高縱橫比溝槽內的離子遮蔽(ion shadowing)。DCS功能特性亦可用以縮小晶圓上之特徵部的邊並且使晶圓上之特徵部的粗糙邊緣變平滑。DCS涉及將負直流電壓施加或重疊在電漿腔室中的上部電極上，此會使電漿粒子轟擊該上部電極或上部腔室表面。此種轟擊會釋放出電子，且由於重疊的直流電流，此電子被加速穿過電漿而朝向基板。因此，產生電子通量(electron flux)或彈道電子束，其係源自於上部電極，通過電漿，並且以大約與上部電極及/或電漿一樣寬大的電子束來打擊與上部電極相對的基板。因此，相較於電子束(e-beam)技術的相對窄曝露，吾人可以電子流來處理整個晶圓表面。
在此之技術係結合了直流電流重疊蝕刻程序與光微影圖案化技術。在此之電子通量或彈道電子束可誘發特定光阻中的交聯，此會改變該光阻對後續光曝露與顯影劑曝露的抵抗性。DCS蝕刻系統亦可用以在所有特徵部外側上增加氧化物保護層，藉以進一步保護光阻不受顯影用酸(developing acid)的影響。藉由保護光阻不受顯影用酸的影響，在此之DCS凍結(DCSF，DCS Freeze)能夠改良LFLE程序。此係有益的，因為LFLE已係普遍比LELE更佳的程序。除了DCS的其他好處之外，DCS就是LFLE程序的凍結程序。相較於化學與熱凍結技術，在此之技術改良了線邊緣粗糙度(LER)。此外，熱與化學凍結無法抵擋負型(negative tone)顯影處理。然而，以在此之技術所處理的光阻則係能夠抵擋負型顯影處理。
一示範實施例包含雙重圖案化基板的方法。在基板上形成第一輻射敏感材料層。在第一輻射敏感材料層中使第一曝光圖案顯影。第一曝光圖案已透過光微影進行曝光。使第一曝光圖案顯影的步驟產生第一圖案化層。將基板安置在電容耦合式電漿系統的處理腔室中。藉由將負極直流功率耦合至電漿處理系統的上部電極，而以電子通量來處理第一圖案化層。從上部電極以足夠的能量使電子通量加速而令電子通量通過電漿並打擊基板，以改變第一圖案化層之曝露表面的物性。在基板上形成第二輻射敏感材料層。在第二輻射敏感材料層中使第二曝光圖案顯影。第二曝光圖案已透過光微影進行曝光。使第二曝光圖案顯影的步驟產生第二圖案化層，以使第二圖案化層與第一圖案化層形成結合圖案。結合圖案之後可用於後續的處理，例如將結合圖案轉印到一或多個下伏層中。
當然，如在此所述之不同步驟的論述順序已為了清楚之目的而呈現。通常，這些步驟可以任何適當的順序被執行。此外，雖然在此之不同特徵、技術、配置等等之每一者係在本揭露內容的不同段落被論述，但此係意指每一個概念可以互相獨立的方式被執行或者可以互相結合的方式被執行。因此，吾人可以許多不同的方式來實現與觀視本發明。
吾人注意到本發明內容段落並未說明每一個實施例及/或以漸增的方式來說明本揭露內容或所請發明的新穎觀點。反而，本發明內容僅提供不同實施例的初步論述以及優於習知技術的對應新穎特點。對於本發明以及實施例的額外細節及/或可行觀點，讀者可參考如以下所進一步論述之本揭露內容的實施方式段落與對應圖式。
100‧‧‧基板
105‧‧‧基層
110‧‧‧下伏層
115‧‧‧第一輻射敏感材料層
120‧‧‧圖案化遮罩
121‧‧‧輻射
122‧‧‧輻射
124‧‧‧圖案化遮罩
131‧‧‧第一圖案化層
137‧‧‧曝露表面
138‧‧‧半保形層
140‧‧‧第二輻射敏感材料層
142‧‧‧第二圖案化層
153‧‧‧結合圖案
161‧‧‧電子通量
163‧‧‧上部電極
164‧‧‧下部電極
165‧‧‧電漿
171‧‧‧來源射頻功率
173‧‧‧偏壓射頻功率
175‧‧‧DC電源
176‧‧‧帶正電離子
177‧‧‧二次電子
178‧‧‧矽原子
186‧‧‧矩形
187‧‧‧矩形
參考以下與隨附圖式一同考慮的詳細說明，本發明之各種實施例的更完整理解以及其許多隨附的優點將變得容易令人明白。這些圖式不一定係按照比例繪製，而係將重點放在說明特徵、原理與概念。
圖1-9為基板區段的概略橫剖面圖，其係顯示用以圖案化基板的處理順序。
圖10為電漿處理系統的概略橫剖面圖，其亦說明電漿的活動。
圖11-16為基板區段的概略頂視圖，其係顯示用以圖案化基板的處理順序。
圖17-19為基板區段的概略頂視圖，其係顯示用以圖案化基板的處理順序。
在此所揭露之系統與方法係包含改良之圖案化基板技術，其包含對雙重圖案化技術的改良。在此之技術係結合了直流電流重疊電漿處理與光微影圖案化技術。在此出自電漿處理的電子通量或彈道電子束可誘發一特定光阻中的交聯，此會改變該光阻對後續光曝露及/或顯影劑處理的抵抗性。電漿處理亦可用以在第一起伏圖案的曝露表面上增加氧化物保護層，藉以進一步保護該光阻不受顯影用酸的影響。藉由保護初始光阻起伏圖案不受顯影用酸的影響，可將第二圖案施加於第一光阻起伏圖案上及/或之間，藉以使初始圖案加倍或是增加圖案密度。此結合圖案之後可用於後續的處理，例如將此結合圖案轉印到一或多個下伏層中。
在此之實施例可使用電子束處理與濺射沉積來保護用於後續處理的初始起伏圖案。在此之直流電流重疊凍結(DCSF，direct current superposition freeze)能夠改良LFLE(微影/凍結/微影/蝕刻)程序。因為LFLE已係普遍比LELE(微影/蝕刻/微影/蝕刻)更佳的程序，所以此種改良在某種程度上係有益的。除了DCS的其他好處之外，在此DCS可被使用作為LFLE程序的凍結程序。相較於化學與熱凍結技術，在此之技術改良了線邊緣粗糙度(LER)。此外，熱與化學凍結無法抵擋負型顯影處理。然而，以在此之技術所處理的光阻則係能夠抵擋負型顯影處理。
在半導體工業的習知圖案化程序中，依照LFLE程序將兩組圖案加到一層晶圓上。本質上，以一次一個的方式將兩個不同圖案配置於晶圓上，並且使第二圖案相對於第一圖案偏移。LFLE包含在蝕刻到硬遮罩或其他下伏層內之前以熱或者以化學沉積來「凍結」第一圖案。此凍結、或材料特性修改技術係用來防止第二沉積光阻去除已經過圖案化及顯影的第一圖案化光阻。相較於使用化學、旋塗式(spun-on)凍結材料，在此之技術係例如藉由將負直流電流施加至特定電漿處理系統的上部電極而使第一圖案化光阻曝露至具有附帶彈道電子通量的電漿。在LFLE圖案化程序中，此種基板處理係在施加及曝光第二光阻層之前實質上修改或凍結第一圖案化光阻層。
DCS凍結可經由因彈道電子所引起的交聯而使光阻變硬。在此之DCS凍結亦可在此光阻的外側(曝露表面)周圍產生一層SiO2膜。為保形或半保形膜的此種SiO2皮層與增加的交聯係防止第二光阻層及第二顯影劑去除第一圖案化光阻層。
此種DCS凍結係比習知凍結技術更為有益，因為其能夠選擇所有種類的光阻材料。舉例而言，在此之技術可與習知第一光阻層及習知第二光阻層一起使用，習知第一光阻層及習知第二光阻層皆選自於可與正型顯影劑(PTD，positive tone developer)相容之組成物。在此之技術也能夠和與負型顯影劑(NTD，negative tone developer)相容之組成物一起使用，此組成物係用於該第一層與第二層。在一示範方案中，習知第一光阻層與習知第二光阻層-其中一組成物可與負型顯影劑相容而另一組成物可與正型顯影劑相容-亦可與在此之技術一起使用。在此之技術亦能夠將作為第一層及/或第二層的非習知光阻(例如以醇為基的光阻)與習知光阻(可與正或負型顯影劑相容)結合一起使用。在此所揭露之程序的一優點為執行於其中兩光阻層皆可與負型顯影劑相容之LFLE程序的能力。此優點係重要的，因為以往無法對兩程序或對光阻之層/圖案化應用兩者都使用可與負型顯影劑相容的光阻。此外，在此所揭露的DCS凍結可用以產生任何種類的特徵部，例如用於間隔分割之線圖案中的線、或用於界定接觸孔的十字交叉圖形等等。
現在參考圖1-9，說明一示範圖案化程序，其包含用於LFLE(微影/凍結/微影/蝕刻)應用的示範DCS凍結程序。在一實施例中，如圖1所示，基板100包含設置在基層105上的下伏層110(此可被視為目標層)。基層105與下伏層110皆可包含多個層，但為了方便起見，其被顯示為具有單一材料。可為這些層挑選各種材料，其包括含矽材料、有機材料、或其他例如一般用於積體電路加工的材料。第一輻射敏感材料層115係形成在基板100上並且設置於下伏層110上。此層可使用例如軌道工具(track tool)的塗佈機/顯影機工具而經由旋轉塗佈加以形成。吾人注意到當需要進行光微影處理時，可使用額外的中間層或膜。例如， 抗反射材料層可設置在第一輻射敏感材料層115與下伏層110之間。之後將第一輻射敏感材料層115曝露至光圖案，以在第一輻射敏感材料層115中產生第一曝光圖案。此第一曝光圖案實質上為已透過光微影進行曝光的潛像圖案。例如，可執行光微影曝光程序，其係透過圖案化遮罩120將第一輻射敏感材料層115曝露至一或多種光波長的輻射121，以使部分之第一輻射敏感材料層115的溶解度被改變。此改變可使曝露至光的材料溶於或不溶於特定類型的顯影溶劑。
之後使在第一輻射敏感材料層115中所產生的第一曝光圖案顯影。如圖2所示，使第一曝光圖案顯影會產生第一圖案化層131。使第一曝光圖案顯影可包含使用顯影化學品來溶解第一曝光圖案並從第一輻射敏感材料層115去除第一曝光圖案。第一圖案化層可包含線、溝槽、孔、或任何形狀的結構。所產生的結構可包含以第一間距所產生的結構。此第一間距可被設計以容納第二圖案化層(此將於下文中說明)。第一圖案化層131(與第一輻射敏感材料層115)的組成物可選自於負型光阻、可與負型顯影劑相容的光阻、正型光阻、可與正型顯影劑相容的光阻、以及以醇為基的光阻其中任何一者。
在產生第一圖案化層131之後，以電漿處理步驟來處理基板100。將基板100安置在電容耦合式電漿系統的處理腔室中。一般的電漿處理系統乃為熟習本項技藝者所知悉。此種系統一般包含真空腔室、用以將來源氣體送進此腔室的氣體管道、以及用以在此腔室內激發並維持電漿的一或多個電源。在電容耦合式電極方面，一般係存在一對彼此面向的電極，基板可被安裝在這些電極的其中一者上，並且在該兩電極之間具有空間以產生並維持電漿。
在電漿處理腔室中，藉由將負極直流功率耦合至電漿處理腔室的上部電極163，而如圖3所示，以電子通量161來處理第一圖案化層131。從上部 電極163以足夠的能量使電子通量161加速而令此電子通量通過電漿165並打擊基板100，以改變第一圖案化層131之曝露表面的物性。電漿165可在處理腔室中由流入處理腔室的處理氣體所產生。此處理氣體可包含惰性氣體與氫、鈍氣與氮、以及其他氣體組合。所使用的處理氣體較佳係不被選擇作為蝕刻劑氣體，此蝕刻劑氣體可能會產生與基板中之材料起化學反應而去除基板材料之重要部分的產物。
物性的改變可包含增加曝露表面137的交聯，以使第一圖案化層131的曝露表面137增加對特定顯影化學品的抵抗性。例如，此種交聯可使第一圖案化層131變成不溶於特定化學溶劑。
將負極直流功率施加至上部電極163可引起濺射。在若干實施例中，上部電極163係由矽所構成，或者具有面向電漿165的含矽表面。DC重疊可從上部電極163引起矽的濺射，然後使其沉積在第一圖案化層上，以在第一圖案化層上產生矽半保形層。由於第一圖案化層131的某個表面相較於其他表面可具有較大的收集角(collection angle)，所以此濺射可被認為係半保形。從上部電極163的濺射與後續矽路徑主要為等向性流，但例如收集角以及質量傳送的因素可能會造成非完全保形的矽沉積。
圖10係將負極直流電流疊加在上部電極163上之結果的簡化示意圖。圖10包含示範電漿處理系統的橫剖面圖。存在數種不同類型的習用電漿處理系統，且熟習本項技藝者熟悉一般操作，故此揭露內容將不描述習知電漿處理系統之操作細節。將基板100安置在下部電極164上。可將來源射頻功率171施加至上部電極163或下部電極164。可將偏壓射頻功率173施加至下部電極，以在 希望時進行非等向性蝕刻。DC電源175被設置成將負直流功率施加至上部電極163。
可在電容耦合式電漿(CCP，capacitively coupled plasma)處理系統內執行DCS處理步驟，此系統一般在兩個相對、平行的板(上部電極與下部電極)之間形成電漿。一般而言，基板被支撐在下部電極上或被支撐在位於下部電極正上方的基板支架上。將負DC施加至上部電極，於是將帶正電離子176(帶正電物種)吸引往上部電極163。此上部電極163係由期望的導電材料所製成，或者以期望的導電材料塗佈。一般來說，此導電材料為矽，但亦可針對特定的應用而使用其他的材料(例如鍺)。
直流電流重疊包含將負DC電壓施加在電容耦合式電漿(CCP)處理腔室內的上部電極上。此上部電極(頂部電極)係指與基板設置處相對的電極。存在兩種常見的CCP處理腔室之電氣配置。在各配置中，存在有用以從處理氣體產生電漿並維持電漿的來源射頻(RF)功率171，並且亦存在有可被選擇使用而將電漿物種非等向性地吸引往被處理之基板100的偏壓RF功率173。一般的來源RF功率可在60MHz下或在更高者下被施加，而一般的偏壓頻率為13MHz或2MHz，然而對於特定的應用可使用其他的頻率。在一配置中，由於來源RF功率被施加至上部電極而偏壓功率被施加至下部電極(包含基板之電極)，所以將來源功率與偏壓功率去耦合(decoupled)。在另一配置中，來源(高頻率)功率與偏壓(低頻率)功率兩者皆被施加至下部電極。在每一配置中，由於CCP系統已經具有來源功率並且可能具有偏壓功率，所以負直流電壓可被施加至上部電極並且可被視為疊加於此CCP系統的DC電壓。因此，此種技術可被稱為直流電流重疊(DCS)。
在一示範實施例中，所施加的DC電壓可約為1千伏(kV)，而電流約為每平方公分2.5毫安培。當負DC電壓被施加至上部電極時，上部電極會吸引存在於此平行板電極間之電漿165內的正離子176。往上部電極163加速的正離子176具有足夠的能量，此能量使得正離子176在打擊上部電極163時產生二次電子177並且濺射若干矽原子178。所產生的二次電子之後藉由負DC電壓而獲得加速(加速離開上部電極163)，並且具有足夠的能量來完全移動通過電漿165並打擊下方的基板。就這些具有約1keV之能量(或更多能量)的電子而言，這些電子可輕易通過電漿與晶圓鞘。這些電子可被稱為彈道電子。這些電子可以足夠的能量來打擊基板而通過數百奈米厚的基板層。
已自上部電極163濺射的矽原子178可沉積在下方的基板100上。此上部電極應選自於導電材料，以便能夠產生彈道電子束。任何數量的處理氣體可被使用來產生用於此種DCS基板處理的電漿。例如，氮與氬離子具有足夠的能量以輕易使矽電極濺射。在許多應用中，鈍氣可被單獨使用或與其他氣體結合一起使用。例如，可使用氬與氫或氮的混合物。針對硬化應用，氬與氮的混合物可產生有益的結果。
吾人注意到由於此種技術會消耗上部電極，所以上部電極必須在達到特定使用量或消耗度之後被更換。吾人注意到其他導電材料(一般為金屬)可被使用作為上部電極，來自無論哪種被選擇之導電材料的原子將濺射並沉積在下方的基板上。在半導體工業中，許多沉積在晶圓上的金屬可能會對裝置加工造成負面的影響或者被侵蝕，但矽沉積物在習知程序中通常為無害的材料。亦可使用鍺與其他材料。
電子通量(彈道電子或電子束)可產生各種光阻化學基團的懸空鍵(dangling bond)，此可使光阻進行交聯，藉以改變光阻的物性。電子通量可足以增加第一圖案化層131中的交聯。半保形層138，例如氧化物層，可由如圖4所示之DCS處理加以形成。最初，由於矽濺射而在基板表面上成長一層純矽，但基板一離開蝕刻處理腔室而進入到氧氣環境(離開真空腔室)時，此純矽層就會立即或迅速氧化並形成氧化矽層。這些實施例可包含將矽半保形層曝露至含氧環境，以使矽半保形層138變為氧化矽。此氧化矽層之後可作為保護層。此種負極DC耦合會造成上部電極的濺射。然而，濺射量可受到控制而造成基板上所沉積之矽的特定厚度(12nm、6nm、2nm等等)，例如足以保護下伏光阻層的厚度。在若干實施例中，濺射量受到控制以產生足夠厚的氧化矽半保形層，以保護第一圖案化層不受後續顯影化學品的影響。
因此，DCS凍結的結果乃為光阻材料之光阻邊緣的交聯增加，並且在圖案化光阻的周圍產生保護膜(例如二氧化矽)。此結果為保護第一圖案化層131不受用於溶解與去除光阻之顯影化學品的影響並且亦不受光化輻射(actinic radiation)的影響。
現在參考圖5，第二輻射敏感材料層140係形成在基板100上。第二輻射敏感材料層可選自於任何各種光阻組成物，例如負型光阻、正型光阻、與負型顯影劑相容的光阻、與正型顯影劑相容的光阻、以醇為基的光阻等等。例如，以第二光阻層來塗佈第一圖案化層131。吾人注意到，就如上述受到保護的第一圖案化層131而言，第二輻射敏感材料層可選擇與第一輻射敏感材料層相同的材料。在一示範實施例中，此第一與第二光阻材料可皆為與正型顯影劑(PTD)相容的光阻。吾人注意到此種技術可提供明顯的線寬解析度(LWR，line width resolution)改良。特定的最終臨界尺寸(CD，critical dimension)在DCS凍結程序期間可被向上或向下調整。對於其中利用與負型顯影劑(NTD)相容之光阻而希望較多空間來進行雙重圖案化或希望較少空間來進行線上線程序(line-on-line)以製造獨立接觸點圖案及調整臨界尺寸的方案或設計，此種微調係有益的。
現在參考圖6，之後可例如藉由使用光微影曝光工具而將第二輻射敏感材料層140曝露至光圖案。例如，執行光微影曝光程序，以透過圖案化遮罩124將第二輻射敏感材料層140曝露至一或多種光波長的輻射122，以使部分之第二輻射敏感材料層140的溶解度被改變。如此便在第二輻射敏感材料層140內產生第二曝光圖案。如圖7所示，第二曝光圖案被顯影並產生第二圖案化層142。第二圖案化層142之後可與第一圖案化層131結合，此可使線或其他特徵部的密度加倍。第二圖案化層142與第一圖案化層131結合以形成結合圖案153。結合圖案153可包含例如溝槽的交叉特徵部。結合圖案153可包含由第二圖案化層142所界定的溝槽，此溝槽係與由第一圖案化層131所界定的溝槽交叉。在若干實施例中，溝槽交叉點可界定接觸孔。
結合圖案153之後可被蝕刻到下伏層110中，然後可去除任何剩餘的光阻或圖案化材料(若在電漿蝕刻期間未被去除的話)。此種步驟的結果係顯示於圖8，其中顯示線中線(line-in-line)圖案。結合圖案153之後可被去除，以產生被圖案化的下伏層110，其可為功能性結構、硬遮罩等等。存在有使用如在此所揭露之DCS凍結技術的數個不同可用之光阻或圖案化方案。在一方案中，使用與正型顯影劑(PTD)相容的光阻。以與PTD相容的光阻來產生第一線組並將其曝露至DCS處理步驟。之後將第二線組配置於第一組(內)的頂部上。在另一方案 中，將與負型顯影劑(NTD)相容的光阻用於第一線組，且亦將與NTD相容的光阻用於第二線組，並進行第一線組的DCS凍結以將其固定於適當的位置。
吾人注意到上述說明內容主要係集中在將DCS凍結使用於線中線方案中的圖案化。在此之技術不限於線中線圖案化。DCS凍結技術可應用於其他圖案化方案。例如，DCS凍結可在交叉點接觸方案內提供極有益的結果。
在交叉點接觸方案中，例如將兩個以上的2D(2維，two dimensional)光阻圖案相互覆蓋，以便使溝槽交叉。溝槽交叉的位置產生了可用以將接觸點圖案蝕刻到下伏層中的點或特定形狀。於依照在此之技術的交叉點圖案化技術中，用以圖案化的基板、層或硬遮罩被設置在例如矽晶圓的基板上。
圖11-16係依照在此之技術進行處理之特定基板區段的概略頂視圖。在圖11中，可看見下伏層110，其可為待圖案化的目標層或硬遮罩等等。將第一輻射敏感材料層115施加在此基板上，結果係顯示於圖12。接著透過光微影遮罩或初縮遮罩(reticle)將此基板曝露至輻射。此曝光係在第一輻射敏感材料層中產生第一曝光圖案。在使用顯影化學品來使第一曝光圖案顯影之後，產生如圖13所示之第一圖案化層131。吾人注意到可看見下伏層110以及由第一圖案化層131所界定的溝槽。
之後在電漿處理系統中以DCS處理對用以界定溝槽、線、或其他形狀的第一圖案化層131進行處理。此可包含對彈道電子束的曝露以及矽的保形或半保形沉積，以使第一圖案化層131之曝露表面或外表面的溶解勢(solubility potential)被修改或者使該曝露表面或外表面受到保護。薄氧化矽層可形成在第一圖案化層131上。矽沉積物為濺射沉積物，因此可為保形，但一般會產生半保形 沉積物，該半保形沉積物在其水平表面上、比起垂直表面係具有較多沉積物。現在第一圖案化層131對於顯影溶劑來說係被凍結的。
在一保護層覆蓋第一圖案化層131(以及任何交聯)的情況下，將第二輻射敏感組成物旋轉塗佈在此基板上。施加此第二輻射敏感材料，以使溝槽被第二輻射敏感材料填滿並且使第一圖案化層131被覆蓋。示範的結果係顯示於圖14。
之後透過第二或偏移遮罩或初縮遮罩將此基板曝露至光微影輻射，藉以在第二輻射敏感材料層中產生第二曝光圖案。此第二曝光圖案之後被顯影以產生第二圖案化層142。在圖15中，第二圖案化層142界定出三個溝槽。吾人注意到在產生的地方可看見第一圖案化層131的頂表面。又注意到第二圖案化層142的溝槽與第一圖案化層131的溝槽交叉之處產生點或孔。換言之，在第一與第二溝槽交叉(相交)處係界定出一個點。此結合圖案之後可用以將所界定的孔例如以非等向性蝕刻程序轉印到下伏層110中。圖16係顯示示範的結果。
在前視方向上使線圖案交叉的其他方案可產生「狗骨頭(dog bone)」類型的形狀。就此種形狀而言，待轉印的圖案可為具有向內彎曲之邊的矩形。此種特定圖案可有益於減輕當被轉印的實際形狀可能實質為橢圓形時於蝕刻程序期間的圓化效應(rounding effect)。圖案內的圖案或在前視方向上交叉的圖案可被用在多種不同加工方案以及用於包含邏輯與記憶體結構的各種應用。例如，圖17-19顯示用以產生記憶體接觸點陣列的簡化程序流程。使用在此之DCS來凍結光阻之第一圖案化層(經微影曝光與顯影)上的相對大之方形開口186的陣列，然後以第二光阻加以覆蓋。此第二光阻亦可為相對大之方形開口的陣列，但其具有與第一光阻層曝露部分偏移的曝露部分，以使矩形187的角部與矩形 186的角部重疊。之後使第二光阻層曝光與顯影以在重疊位置露出下伏層。此重疊部分可界定出具有面積約為矩形186與187之面積之十分之一倍的開口。圖19顯示在將結合圖案例如以非等向性蝕刻轉印到下伏層中之後的結果圖案化下伏層。
在此之程序具有明顯優於習知圖案化技術的優點。相較於化學與熱凍結技術，只有在此之DCS凍結技術能夠進行此種使用與負型顯影劑相容之光阻的雙重圖案化-以熱及化學溶解度改變技術則無法做到。此外，以在此所揭露之技術，吾人可將邏輯接觸點配置於基板上的任何期望之處。以前此種接觸點配置只能使用光微影遮罩。DCS凍結可提供比以遮罩為基之接觸孔配置更佳的優點。例如，光微影遮罩可將圖案化降至約56nm(奈米)的臨界尺寸大小。然而，以DCS凍結，則孔洞可被圖案化降至約36nm，(在半導體裝置工業中)此改良係相當於比單獨遮蔽技術或單一初縮遮罩界定接觸孔配置更勝過一數量級。
吾人注意到在此之技術不限於LFLE程序，而是可用在其他的圖案化程序、遮蔽程序、以及特徵部加工程序。
在上述說明內容中已提出具體細節，例如處理系統的特定幾何形狀以及在此所使用之各種元件與程序的描述。然而，吾人應瞭解在此之技術可於背離這些具體細節的其他實施例中被加以實施，且此種細節係為了解釋而非限制之目的。在此所揭露之實施例已參考隨附圖式進行說明。同樣地，為了解釋之目的，已提出具體的數量、材料、以及配置，以提供徹底的瞭解。然而，實施例可在不具有此種具體細節的情況下被實施。實質上具有相同功能性結構的元件係以類似的參考符號加以表示，並因此可省略任何冗長的敘述。
各種技術已被描述成多個分開的操作，以促進瞭解各種實施例。描述的順序不應被視為暗指這些操作必須係順序相依。更確切地說，不須按照呈現的順序來執行這些操作。可以不同於所述之實施例的順序來執行所述之操作。可執行各種額外的操作及/或可在額外的實施例中省略所述之操作。
在此所使用之「基板」或「目標基板」一般係指依照本發明所處理之物體。此基板可包含裝置(尤其係半導體或其他電子裝置)的任何材料部分或結構，並且可例如為基底基板結構，例如半導體晶圓、初縮遮罩、或位於基底基板結構上或覆蓋其的層(例如薄膜)。因此，基板不限於任何特定的基底結構、下伏層或覆蓋層、經圖案化或未經圖案化者，而是被預期包含任何此種層或基底結構、以及層及/或基底結構的任何組合。此說明內容可參考特定類型的基板，但此僅係為了說明之目的。
熟習本項技藝者亦將瞭解可存在對上述技術操作所做出且仍可達成本發明之相同目的之許多變化。此種變化應被本揭露內容的範圍所涵蓋。確切來說，上述本發明實施例之描述不意指為限制。更確切地說，對本發明實施例的任何限制係呈現在下列請求項中。
105‧‧‧基層
110‧‧‧下伏層
131‧‧‧第一圖案化層
137‧‧‧曝露表面
161‧‧‧電子通量
163‧‧‧上部電極
165‧‧‧電漿

Claims (20)

  1. 一種雙重圖案化基板的方法，該方法包含下列步驟：在一基板上形成一第一輻射敏感材料層；在該第一輻射敏感材料層中使一第一曝光圖案顯影，該第一曝光圖案已透過光微影進行曝光，其中使該第一曝光圖案顯影的步驟產生一第一圖案化層；將該基板安置在一電容耦合式電漿系統的一處理腔室中；藉由將負極直流功率耦合至該電漿處理系統的一上部電極，而以電子通量來處理該第一圖案化層，從該上部電極以足夠的能量使該電子通量加速而令該電子通量通過電漿並打擊該基板，以改變該第一圖案化層之一曝露表面的物性；在該基板上形成一第二輻射敏感材料層；及在該第二輻射敏感材料層中使一第二曝光圖案顯影，該第二曝光圖案已透過光微影進行曝光，其中使該第二曝光圖案顯影的步驟產生一第二圖案化層，以使該第二圖案化層與該第一圖案化層形成一結合圖案。
  2. 如申請專利範圍第1項所述之雙重圖案化基板的方法，其中該上部電極包含矽；以及其中耦合負極直流功率的步驟使矽濺射到該第一圖案化層上，而在該第一圖案化層上產生一矽半保形層。
  3. 如申請專利範圍第2項所述之雙重圖案化基板的方法，更包含將該矽半保形層曝露至一含氧環境，以使該矽半保形層變為氧化矽。
  4. 如申請專利範圍第1項所述之雙重圖案化基板的方法，其中該電漿係由流入該處理腔室的一處理氣體而在該處理腔室中所產生。
  5. 如申請專利範圍第4項所述之雙重圖案化基板的方法，其中該處理氣體包含一惰性氣體與氫或一鈍氣與氮。
  6. 如申請專利範圍第1項所述之雙重圖案化基板的方法，其中使該第一曝光圖案顯影的步驟包含使用顯影化學品來溶解該第一曝光圖案並從該第一輻射敏感材料層去除該第一曝光圖案。
  7. 如申請專利範圍第1項所述之雙重圖案化基板的方法，其中物性的改變包含增加該曝露表面的交聯，以使該第一圖案化層的該曝露表面增加對顯影化學品的抵抗性。
  8. 如申請專利範圍第1項所述之雙重圖案化基板的方法，其中該第一圖案化層包含複數線結構。
  9. 如申請專利範圍第1項所述之雙重圖案化基板的方法，其中該第一圖案化層包含以一第一間距所產生的結構。
  10. 如申請專利範圍第1項所述之雙重圖案化基板的方法，其中該第一圖案化層係選自於由與負型顯影劑相容的光阻、與正型顯影劑相容的光阻、以及以醇為基之光阻所組成的群組；以及其中該第二圖案化層係選自於由與負型顯影劑相容的光阻、與正型顯影劑相容的光阻、以及以醇為基之光阻所組成的群組。
  11. 如申請專利範圍第1項所述之雙重圖案化基板的方法，其中該第一圖案化層係選自於與負型顯影劑相容的光阻，以及其中該第二圖案化層係選自於與負型顯影劑相容的光阻。
  12. 如申請專利範圍第1項所述之雙重圖案化基板的方法，其中該結合圖案包含交叉特徵部。
  13. 如申請專利範圍第1項所述之雙重圖案化基板的方法，其中該結合圖案包含交叉溝槽。
  14. 如申請專利範圍第1項所述之雙重圖案化基板的方法，其中該結合圖案包含由該第二圖案化層所界定的溝槽，該等溝槽係與由該第一圖案化層所界定的溝槽交叉。
  15. 如申請專利範圍第14項所述之雙重圖案化基板的方法，其中溝槽交叉點界定接觸孔。
  16. 如申請專利範圍第15項所述之雙重圖案化基板的方法，更包含將所界定的接觸孔轉印至一或多個下伏層。
  17. 如申請專利範圍第1項所述之雙重圖案化基板的方法，更包含經由蝕刻操作將該結合圖案轉印至一下伏層。
  18. 一種雙重圖案化基板的方法，該方法包含下列步驟：在一基板上形成一第一輻射敏感材料層；在該第一輻射敏感材料層中使一第一圖案顯影，該第一圖案已透過光微影進行曝光，其中使該第一圖案顯影的步驟產生一第一圖案化層；以藉由將負極直流功率耦合至一電漿處理腔室中之一上部電極所形成的電子通量來處理該第一圖案化層，以在該第一圖案化層的曝露表面上半保形地產生一保護層，該電子通量足以增加該第一圖案化層的交聯；在該基板上形成一第二輻射敏感材料層；及在該第二輻射敏感材料層中使一第二圖案顯影，該第二圖案已透過光微影進行曝光，其中使該第二圖案顯影的步驟產生一第二圖案化層，該第二圖案化層具有產生在該第一圖案化層的結構之間的結構。
  19. 一種雙重圖案化基板的方法，該方法包含下列步驟：在一基板上形成一第一輻射敏感材料層；在該第一輻射敏感材料層中使一第一曝光圖案顯影，該第一曝光圖案已透過光微影進行曝光，其中使該第一曝光圖案顯影的步驟產生一第一圖案化層；將該基板安置在一電容耦合式電漿系統的一處理腔室中，並且使一處理氣體流入該處理腔室；在該處理腔室中於該基板上方產生電漿，並且將負極直流功率施加至該電漿處理系統的一上部電極，以使彈道電子束打擊該基板，該彈道電子係源自於該上部電極；從該處理腔室移除該基板，並且將該基板曝露至一含氧周圍環境，以使一氧化矽半保形層形成在該第一圖案化層上，該氧化矽半保形層係足夠厚，以保護該第一圖案化層不受後續顯影化學品的影響；在該基板上形成一第二輻射敏感材料層；及在該第二輻射敏感材料層中使一第二曝光圖案顯影，該第二曝光圖案已透過光微影進行曝光，其中使該第二曝光圖案顯影的步驟產生一第二圖案化層，以使該第二圖案化層與該第一圖案化層形成一結合圖案。
  20. 如申請專利範圍第19項所述之雙重圖案化基板的方法，其中該第一圖案化層係選自於由與負型顯影劑相容的光阻、與正型顯影劑相容的光阻、以及以醇為基之光阻所組成的群組；以及其中該第二圖案化層係選自於由與負型顯影劑相容的光阻、與正型顯影劑相容的光阻、以及以醇為基之光阻所組成的群組。
TW103138604A 2013-12-05 2014-11-06 直流電流重疊凍結 TWI557518B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361912015P 2013-12-05 2013-12-05

Publications (2)

Publication Number Publication Date
TW201539146A TW201539146A (zh) 2015-10-16
TWI557518B true TWI557518B (zh) 2016-11-11

Family

ID=53271048

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103138604A TWI557518B (zh) 2013-12-05 2014-11-06 直流電流重疊凍結

Country Status (5)

Country Link
US (1) US9760008B2 (zh)
JP (1) JP2016541119A (zh)
KR (1) KR20160089515A (zh)
TW (1) TWI557518B (zh)
WO (1) WO2015084523A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9176377B2 (en) 2010-06-01 2015-11-03 Inpria Corporation Patterned inorganic layers, radiation based patterning compositions and corresponding methods
KR102394042B1 (ko) 2016-03-11 2022-05-03 인프리아 코포레이션 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법
WO2017172536A1 (en) 2016-03-31 2017-10-05 Tokyo Electron Limited Controlling dry etch process characteristics using waferless dry clean optical emission spectroscopy
WO2017213817A1 (en) * 2016-06-08 2017-12-14 Tokyo Electron Limited Organic mandrel protection process
US10354873B2 (en) * 2016-06-08 2019-07-16 Tokyo Electron Limited Organic mandrel protection process
JP6788400B2 (ja) * 2016-07-08 2020-11-25 東京エレクトロン株式会社 被処理体を処理する方法
JP6757624B2 (ja) * 2016-08-12 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
US10436717B2 (en) 2016-11-18 2019-10-08 Tokyo Electron Limited Compositional optical emission spectroscopy for detection of particle induced arcs in a fabrication process
US10497610B2 (en) 2016-12-06 2019-12-03 Globalfoundries Inc. Dual photoresist approach to lithographic patterning for pitch reduction
JP2020515063A (ja) * 2017-03-17 2020-05-21 東京エレクトロン株式会社 エッチングメトリックを向上させるための表面改質制御
WO2019143474A1 (en) * 2018-01-18 2019-07-25 Applied Materials, Inc. Etching apparatus and methods
CN111627798B (zh) * 2019-02-28 2024-02-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11886116B2 (en) 2020-05-06 2024-01-30 Inpria Corporation Multiple patterning with organometallic photopatternable layers with intermediate freeze steps
US11264212B1 (en) 2020-09-29 2022-03-01 Tokyo Electron Limited Ion angle detector

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100248152A1 (en) * 2009-03-31 2010-09-30 Tokyo Electron Limited Using Electric-Field Directed Post-Exposure Bake for Double-Patterning (D-P)
US20120045722A1 (en) * 2010-08-18 2012-02-23 Tokyo Electron Limited Technique to form a self-aligned double pattern
US20130256265A1 (en) * 2011-03-24 2013-10-03 Uchicago Argonne Llc Sequential Infiltration Synthesis for Enhancing Multiple-Patterning Lithography
US20130306598A1 (en) * 2012-05-15 2013-11-21 Tokyo Electron Limited Sidewall image transfer method for low aspect ratio patterns

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2206186C2 (ru) 2000-07-04 2003-06-10 Государственный научный центр Российской Федерации Троицкий институт инновационных и термоядерных исследований Способ получения коротковолнового излучения из газоразрядной плазмы и устройство для его реализации
KR101101785B1 (ko) * 2007-06-08 2012-01-05 도쿄엘렉트론가부시키가이샤 패터닝 방법
US8741552B2 (en) 2009-02-11 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
JP5578782B2 (ja) * 2008-03-31 2014-08-27 東京エレクトロン株式会社 プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
US8263499B2 (en) * 2008-03-31 2012-09-11 Tokyo Electron Limited Plasma processing method and computer readable storage medium
US7894927B2 (en) * 2008-08-06 2011-02-22 Tokyo Electron Limited Using Multi-Layer/Multi-Input/Multi-Output (MLMIMO) models for metal-gate structures
JP2010050384A (ja) * 2008-08-25 2010-03-04 Elpida Memory Inc 半導体装置の製造方法
US20100081285A1 (en) * 2008-09-30 2010-04-01 Tokyo Electron Limited Apparatus and Method for Improving Photoresist Properties
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US8435727B2 (en) 2010-10-01 2013-05-07 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying photoresist using electromagnetic radiation and ion implantation
US8532796B2 (en) 2011-03-31 2013-09-10 Tokyo Electron Limited Contact processing using multi-input/multi-output (MIMO) models
TWI492298B (zh) * 2011-08-26 2015-07-11 Applied Materials Inc 雙重圖案化蝕刻製程

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100248152A1 (en) * 2009-03-31 2010-09-30 Tokyo Electron Limited Using Electric-Field Directed Post-Exposure Bake for Double-Patterning (D-P)
US20120045722A1 (en) * 2010-08-18 2012-02-23 Tokyo Electron Limited Technique to form a self-aligned double pattern
US20130256265A1 (en) * 2011-03-24 2013-10-03 Uchicago Argonne Llc Sequential Infiltration Synthesis for Enhancing Multiple-Patterning Lithography
US20130306598A1 (en) * 2012-05-15 2013-11-21 Tokyo Electron Limited Sidewall image transfer method for low aspect ratio patterns

Also Published As

Publication number Publication date
WO2015084523A1 (en) 2015-06-11
TW201539146A (zh) 2015-10-16
US20150160557A1 (en) 2015-06-11
US9760008B2 (en) 2017-09-12
KR20160089515A (ko) 2016-07-27
JP2016541119A (ja) 2016-12-28

Similar Documents

Publication Publication Date Title
TWI557518B (zh) 直流電流重疊凍結
KR101926298B1 (ko) 집적 회로 패터닝 방법
KR102489215B1 (ko) 유사 원자층 에칭 방법
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
WO2009146014A1 (en) Patterning resolution enhancement combining interference lithography and self-aligned double patterning techniques
Tanenbaum et al. High resolution electron beam lithography using ZEP‐520 and KRS resists at low voltage
Lo et al. Resists and processes for 1 kV electron beam microcolumn lithography
CN107430333B (zh) 包括对准不良误差保护的图案化方法
TWI584375B (zh) 提高氧化物蝕刻選擇性的方法
US20160246171A1 (en) Method for Patterning Using a Composite Pattern
US9520270B2 (en) Direct current superposition curing for resist reflow temperature enhancement
WO2023045049A1 (zh) 磁隧道结的刻蚀掩模方法
JPH03174724A (ja) パターン形成方法
CN105448839B (zh) 半导体器件的光刻方法、闪存器件的制作方法及闪存器件
WO2005015308A2 (en) Fabrication process for high resolution lithography masks using evaporated or plasma assisted electron sensitive resists with plating image reversal
JPS6376438A (ja) パタ−ン形成方法
JP2007129217A (ja) 半導体デバイス製造におけるフォトリソグラフィ法
US8389402B2 (en) Method for via formation in a semiconductor device
Lavrentyev et al. Formation of nanosized elements of microwave transistor gates by ion beam lithography
Lavallee et al. Fabrication of masks for DUV and EUV lithography using silicide direct-write electron beam lithography process
JPH11219943A (ja) 半導体素子の微細パターン間隙の形成方法
KR100660280B1 (ko) 폴리실리콘 게이트 전극 형성 방법
KR20020002137A (ko) 반도체 장치의 패턴 형성 방법
JP2009202352A (ja) ナノインプリント用金型及びその製造方法
JPH10274700A (ja) 超微細加工方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees