JP2009202352A - ナノインプリント用金型及びその製造方法 - Google Patents
ナノインプリント用金型及びその製造方法 Download PDFInfo
- Publication number
- JP2009202352A JP2009202352A JP2008044243A JP2008044243A JP2009202352A JP 2009202352 A JP2009202352 A JP 2009202352A JP 2008044243 A JP2008044243 A JP 2008044243A JP 2008044243 A JP2008044243 A JP 2008044243A JP 2009202352 A JP2009202352 A JP 2009202352A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mold
- sio
- pattern
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】エッチング深さの基板面内分布および再現性を改善したナノインプリント用金型及びその製造方法を提供する。
【解決手段】ナノオーダの凹凸構造からなる転写用パターンp1を有し、樹脂からなる被転写材料に押し当てて転写用パターンp1を転写するためのナノインプリント用金型1において、金型用基板2上に金属酸化物層3が形成され、その金属酸化物層3上にSi膜あるいはSiO2膜4からなる転写用パターンp1が形成されたものである。
【選択図】図1
【解決手段】ナノオーダの凹凸構造からなる転写用パターンp1を有し、樹脂からなる被転写材料に押し当てて転写用パターンp1を転写するためのナノインプリント用金型1において、金型用基板2上に金属酸化物層3が形成され、その金属酸化物層3上にSi膜あるいはSiO2膜4からなる転写用パターンp1が形成されたものである。
【選択図】図1
Description
本発明は、熱硬化型ナノインプリント、光硬化型ナノインプリントおよびソフトナノインプリントなどの代表的な3種のナノインプリント法において利用されるナノインプリント用金型及びその製造方法に関する。
ナノインプリントは、ナノオーダの凹凸パターンを形成した金型を、樹脂膜が塗布された基板に押し当て、樹脂膜の表面に凹凸パターンを転写するパターン形成技術である。
ナノインプリントを実行する際に用いるナノインプリント用金型には、材料としては主にSiあるいは石英(SiO2)が利用される。光インプリントを行う場合には、金型裏面から光を照射する必要があるため、材料としては一般的に石英が用いられる。ナノインプリント用の石英金型を作製する場合、一般的には、図3に示す工程が用いられる(例えば、特許文献1参照)。
まず、図3a)に示すように、石英基板31上にレジスト32を膜厚が100〜200nm(1000〜2000Å)となるようにスピンコート法により塗布し、続いて、図3b)に示すように、電子ビームを照射する際にチャージが溜まる現象(“チャージアップ”と呼ばれる)を防止するための帯電防止材(例えば、エスペイサー(登録商標))33をレジスト上に塗布する。帯電防止材33は膜厚20nm(200Å)としてスピンコート法により塗布される。
その後、図3c)に示すように、電子ビーム描画を実行し、レジスト32の所望の領域を感光させる。電子ビーム描画終了後、図3d)に示すように、レジスト32および帯電防止材33を塗布した石英基板31を水洗いすることにより帯電防止材33を除去する。続いて、図3e)に示すように、現像液に浸漬することによりレジスト32の現像を行い、レジスト32をパターニングする。図3f)に示すように、パターニングされたレジスト32をマスクとして石英基板(ガラス)31のドライエッチングを行う。最後に、アセトンなどの有機溶媒、または酸素プラズマを用いたアッシングによりパターニングされたレジスト42を除去すると、石英金型34が得られる。
上記の製造工程後に得られた石英金型34の断面SEMを観察すると、凹凸パターンが荒れており(所定の形状が得られていない)、加工精度は良好とは言えないことが判明している。
上記問題点であるパターン精度不良を改善するために、石英をドライエッチングする際のマスクとしてレジストではなく、金属マスク膜を用いる方法が検討されている。その方法の概略を図4に示す。
金属マスク膜(WSi膜)42を予め石英基板41上に成膜しておき(図4a))、その金属マスク膜42上にレジスト43を塗布し(図4b))、そのレジスト43を電子ビーム描画による感光・現像によりパターニングし(図4c))、パターニングされたレジスト43をマスクとして金属マスク膜42をドライエッチングし(図4d))、さらにパターニングされた金属マスク膜42をマスクとして石英基板41表面をドライエッチングする(図4e))。最後に、残存した金属マスク膜42をドライエッチングにより除去する(図4f))。
そのドライエッチング後に得られた石英金型44の断面SEM写真観察から、パターンの側壁が滑らかであり、加工精度が良好である(Hitachi Cable Review ,No.25,2006.1)。
また、副次的な効果として、エッチング側壁の垂直性が良好であることが挙げられる。垂直性の定量的な値としては、90±1°が再現性よく得られている。このように、凹凸パターンの底面と側壁面がなす角度が90°であることが望ましい。金型を樹脂膜に押し当てて、金型パターンを転写後に、樹脂薄膜を金型から離型することが容易となるからである。
ところで、従来方法のいずれを用いても、石英基板31、41の面内各点でエッチング深さのバラツキを小さく、かつ再現性よく制御することが難しいという実験データが得られている。石英基板表面をドライエッチングする際にはF系ガスを高周波印加によりラジカル、イオンおよび電子からなるプラズマを石英基板表面に晒し、時間制御によってエッチング深さを制御する。
しかしながら、エッチング深さの面内分布については石英基板の面内でプラズマの状態が均一でないために基板面内各点でエッチング深さのバラツキが生じると考えられる。
一方、エッチング深さの再現性についてはその原因として以下の2点が考えられる。1点目は、プラズマが高周波印加と同時に基板面内で均一に生じることが望ましいがタイムラグがあり、そのために基板面内各点でプラズマに晒す時間にバラツキが生じることである。
2点目は時間と共にプラズマの状態が変化することが考えられる。その根本原因は、ドライエッチングチャンバの環境、特に側壁に吸着したガスの脱離(主に水分、有機物)などであると考えられている。
そこで、本発明の目的は、従来例で課題となっていた、エッチング深さの基板面内分布および再現性を改善したナノインプリント用金型及びその製造方法を提供することにある。
本発明は上記目的を達成するために創案されたものであり、請求項1の発明は、ナノオーダの凹凸構造からなる転写用パターンを有し、樹脂からなる被転写材料に押し当てて転写用パターンを転写するためのナノインプリント用金型において、金型用基板上に金属酸化物層が形成され、該金属酸化物層上にSi膜あるいはSiO2膜からなる上記転写用パターンが形成されナノインプリント用金型である。
請求項2の発明は、ナノオーダの凹凸構造からなる転写用パターンを有し、樹脂からなる被転写材料に押し当てて転写用パターンを転写するためのナノインプリント用金型の製造方法において、金型用基板上に金属酸化物層を作製し、該金属酸化物層の上にSi膜あるいはSiO2膜を作製し、該Si膜あるいはSiO2膜の上にマスク膜を作製し、さらにレジストを塗布してレジスト膜を作製した後、該レジスト膜をリソグラフィーによりパターニングし、該レジストパターンをマスクとして上記マスク膜をドライエッチングによりパターニングし、上記レジストパターンを有機溶媒あるいは酸素プラズマを用いたアッシングにより除去し、上記マスク膜パターンをマスクとして上記Si膜あるいはSiO2膜をドライエッチングし、上記マスク膜パターンをドライエッチングにより除去し、上記Si膜あるいはSiO2膜に上記転写用パターンを形成するナノインプリント用金型の製造方法である。
請求項3の発明は、上記Si膜あるいはSiO2膜をドライエッチングする際、上記Si膜あるいはSiO2膜と上記金属酸化物層との選択比を10以上にする請求項3記載のナノインプリント用金型の製造方法である。
本発明によれば、金属酸化物からなるエッチングストッパー層上に形成したSi膜あるいはSiO2膜をドライエッチングすることにより、ナノオーダの凹凸構造を有するナノインプリント用金型を作製するので、凹凸構造部の凹凸高さのバラツキを小さくし、また再現性を良好とすることができる。
以下、本発明の好適な実施形態を添付図面にしたがって説明する。
図1a)〜図1g)は、本発明の好適な実施形態を示すナノインプリント用金型とその作製工程を示す模式図である。
図1g)に示すように、本実施形態に係るナノインプリント用金型1は、金型用基板2上に金属酸化物層として、金属酸化物からなるエッチングストッパー層(ESL)3が形成され、そのESL3上にSi膜あるいはSiO2膜4が形成され、そのSi膜あるいはSiO2膜4に、ナノオーダ(数十nm〜数百nm程度)の凹凸パターン(ナノオーダ凹凸構造)となる転写用パターン(図1の例ではメス型)p1が形成されたものである。
金型用基板2としては、石英やSiだけでなく、LiNbO3や非晶質カーボンからなるものなども用いることができる。本実施形態では、石英からなる金型用基板2を用いた。
金属酸化物には、Si膜あるいはSiO2膜4をエッチングする際に用いられるエッチングガスやエッチング液に耐性のあるものを用いる。本実施形態では、金属酸化物としてTiO2を用いた。
ナノインプリント用金型1は、ナノインプリント装置に設置して使用される。ナノインプリント装置を用い、石英あるいはSiからなる被転写側基板上に予め作製した被転写材料としてのレジスト膜に、ナノインプリント用金型1を押し当ててプレスし、その上方からUVを照射してレジスト膜を固化し、レジスト膜に転写用パターンp1を転写することで、被転写側基板上のレジスト膜にナノオーダの凹凸パターンが形成される。
次に、ナノインプリント用金型1の製造方法を説明する。
まず、図1a)に示すように、金型用基板2の上にESL3を作製し、そのESL3上にSi膜あるいはSiO2膜4を作製する。
ESL3やSi膜あるいはSiO2膜4の作製には、プラズマCVD法(化学気相蒸着法)、熱CVD法、スパッタリング法、MBE法(分子線エピタキシー法)、高周波バイアススパッタリング法などを用いることができる。
ここでいうバイアススパッタリング法は、原料物質の供給源であるターゲットにR.F.(高周波)電力を印加させるだけではなく、ターゲットから飛散した原料物質を付着させる基板にもR.F.電力を印加しながらスパッタデポジッションと同時あるいは交互にバイアススパッタエッチングを可能とする方法である。本実施形態では、ESL3をスパッタリング法で作製し、Si膜あるいはSiO2膜4をプラズマCVD法で作製した。
図1b)に示すようにスパッタリング法により、Si膜あるいはSiO2膜4の上にマスク材となるマスク膜5を作製する。マスク膜5としては、a−Siや金属膜(例えば、Cr、WSi、Al、Cuなど)を用いることができる。本実施形態では、石英との密着性が高く、剛性が高くてドライエッチングにおける形状安定性がよい(エッチングされ難い)WSiからなるマスク膜5を用いた。
図1c)に示すようにスピンコート法により、マスク膜5の上にレジストを塗布してレジスト膜6を作製する。その後、図1d)に示すようにレジスト膜6をリソグラフィーによりパターニングする。
より詳細には、図1d)のレジスト膜6に電子ビーム描画を実行し、レジスト膜6の所望領域を感光させる。電子ビーム描画終了後、現像液に浸漬することによりレジスト膜6の現像を行い、転写用パターンp1と同パターンとなるようにレジストパターンrpを形成する。
図1e)に示すように、レジストパターンrpをマスクとしてマスク膜5をリアクティブイオンエッチング(RIE)などのドライエッチングによりパターニングし、マスクパターンmpを形成する。そして、アセトンなどの有機溶媒(あるいは有機溶剤)、又は酸素プラズマを用いた酸素アッシングにより、レジストパターンrpを除去する。
図1f)に示すように、マスクパターンmpをマスクとしてSi膜あるいはSiO2膜4のRIEなどのドライエッチングを行う。
このSi膜あるいはSiO2膜4をドライエッチングする際、Si膜あるいはSiO2膜4とESL3との選択比を10以上にするとよい。ここで、選択比とは、エッチングしたい膜(Si膜あるいはSiO2膜4)のエッチング速度をエッチングしたくない膜(ESL3)のエッチング速度で割ったものである。選択比は、エッチングガスの種類や濃度、エッチング条件(温度、エッチングチャンバ内の圧力)などを適宜設定して所望の値(選択比10以上)にする。
このように選択比を10以上とすることにより、部分的にエッチングが進行してESL3がプラズマに晒されたとしても、このESL3はエッチングされ難い。したがって、ナノインプリント用金型の凹凸構造部の凹凸高さのバラツキを小さくしたり、また凹凸高さの再現性を良くすることができる。
最後に図1g)に示すように、残存したマスク膜5をRIEなどのドライエッチングにより除去(金属残膜除去)すると、ナノインプリント用金型1が得られる。
Si膜あるいはSiO2膜4をRIE法によりエッチングする際に用いるガスとしては、CF4、CHF3、C2F6、C3F8、C4F10、C5F12などのF系ガス、Cl2、CCl4、CF3ClなどのCl系のガス、CBrF3などのBr系のガス、およびそれらエッチングガスの内、2種類以上のエッチングガスを混合したもの、さらにはそれらエッチングガスにH2あるいはO2を適量混合した混合ガスを用いることができる。
マスク膜5をRIE法によりエッチングする際に用いるガスとしては、SF6などのF系ガス、SF6とCl2(F系とCl系)の混合ガス、及びそれらにH2を適量添加した混合ガスを用いることができる。
本実施形態の作用を説明する。
ナノインプリント用金型1では、予め金型用基板2上にESL3を作製し、このESL3上にSi膜あるいはSiO2膜4からなる転写用パターンp1を形成している。
上述したように、従来、石英基板自体を金型とした場合には、基板面内でドライエッチング時のプラズマの状態が均一でないために、基板面内各点でエッチング深さにバラツキが生じることがある。
また、従来、高周波印加と同時にプラズマを基板面内で均一に生じさせることは難しいため、基板面内各点でプラズマに晒す時間にバラツキが生じたり、ドライエッチングチャンバの環境によっては時間と共にプラズマの状態が変化したりするため、エッチング深さの再現性が悪かった。
ナノインプリント用金型1では、Si膜あるいはSiO2膜4のドライエッチング時に、プラズマの状態が不均一であったり、プラズマに晒す時間にバラツキが生じたり、ドライエッチングチャンバの環境によっては時間と共にプラズマの状態が変化したりしても、ESL3でドライエッチングが止まる。
このため、ナノインプリント用金型1では、ドライエッチング後や製造後の状態において、凹凸構造からなるSi膜あるいはSiO2膜4の凹凸高さのバラツキや再現性を良好とすることができる。
特に、ナノインプリント用金型1では、ESL3が金属酸化物からなるため、ドライエッチングにおけるプラズマ耐性(エッチングされにくい)を良好とすることができるので、凹凸加工部(転写用パターンp1)の凹部の底面が平坦となる。
本実施形態に係るナノインプリント用金型1の製造方法によれば、高精度なナノインプリント用金型1が簡単に製造できる。
特に、本実施形態に係る製造方法では、ESL3上のSi膜あるいはSiO2膜4上に作製したマスク膜5と、そのマスク膜5上に作製したレジスト膜6とをそれぞれマスクとして用い、Si膜あるいはSiO2膜4をドライエッチングしている。
このため、本実施形態に係る製造方法によれば、Si膜あるいはSiO2膜4を高精度にナノオーダで微細加工することができ、Si膜あるいはSiO2膜4のエッチング深さの基板面内分布や再現性及びエッチング側壁の垂直性を良好とするドライエッチング方法を実現できる。
そのためナノインプリント用金型の凹凸構造部の凹凸高さのバラツキを小さくし、また再現性を良好とすることができる。
本実施形態に係る製造方法では、ESL3はスパッタリング法により作製され、Si膜あるいはSiO2膜4はプラズマCVD法により作製されることが好ましい。
このように金属酸化物からなるESLはスパッタリング法により作製し、Si膜あるいはSiO2膜はプラズマCVD法により作製することにより、これらの各層を基板面内で±1%以下の膜厚分布にすることが容易にできる。従って、このSi膜あるいはSiO2膜を用いてナノオーダの凹凸構造を作製することにより、凹凸高さのバラツキを±1%以下にできると共に、再現性を良好とすることができる。
(実施例1)
まず、図1a)に示すように、石英からなる金型用基板(石英基板)2(φ4インチ、基板厚さ1mm)上に、スパッタリング法により厚さ200nm(2000Å)のTiO2からなるESL3、プラズマCVD法により厚さ300nmのSi膜4を作製する。次に、図1b)に示すように、マスク膜(WとSiの合金膜)5をスパッタリング法によりSi膜4上に作製する。その蒸着において膜厚を30〜50nmとなるように制御する。
まず、図1a)に示すように、石英からなる金型用基板(石英基板)2(φ4インチ、基板厚さ1mm)上に、スパッタリング法により厚さ200nm(2000Å)のTiO2からなるESL3、プラズマCVD法により厚さ300nmのSi膜4を作製する。次に、図1b)に示すように、マスク膜(WとSiの合金膜)5をスパッタリング法によりSi膜4上に作製する。その蒸着において膜厚を30〜50nmとなるように制御する。
続いて、図1c)に示すように、レジストを膜厚が150nm(1500Å)となるようにスピンコート法により塗布し、レジスト膜6を作製する。その後に、図1d)に示すように、電子ビーム描画を実行することで、レジスト膜6の所望の領域が感光される。電子ビーム描画終了後、現像液に浸漬することによりレジスト膜6の現像を行い、レジスト膜6をパターニングする。
次に、図1e)に示すように、パターニングされたレジスト膜6をマスクとしてマスク膜5をドライエッチング(RIE:SF6+Cl2ガス)する。そして酸素プラズマを用いたアッシングによりパターニングされたレジスト膜6を除去する。続いて図1f)に示すように、パターニングされたマスク膜5をマスクとしてSi膜4のドライエッチング(RIE:CF4+H2ガス)を行い、最後に図1g)に示すように、残存したマスク膜5をドライエッチング(RIE:SF6ガス)により除去し、ナノインプリント用金型1を作製した。基板/層構成、膜厚、形成方法をまとめて表1に示す。
図2に、ドライエッチング後に得られたナノインプリント用金型1のエッチング深さ面内分布のデータを従来例と比較して示す。
エッチング深さの基板面内分布は従来±5%以上あったのを、実施例1により±1%以下にすることが実現できた。再現性についても従来±10%以上であったのを実施例1により±1%以下にすることが実現できた。また、パターンの側壁が滑らかであり、加工精度が良好であり、側壁の垂直性は90±1°が得られた。
なお、実施例1においては、金属酸化物層上にSi膜を形成し、このSi膜に転写用パターンを形成したが、Si膜の代わりにSiO2膜を用いても同様の結果が得られた。また、その他のマスク膜や、各膜のエッチングガスの種類などの条件は、実施例1の記載内容に限定されず、適宜変更可能である。
1 ナノインプリント用金型
2 金型用基板
3 金属酸化物層(ESL)
4 Si膜あるいはSiO2膜
5 マスク膜
6 レジスト膜
p1 転写用パターン
2 金型用基板
3 金属酸化物層(ESL)
4 Si膜あるいはSiO2膜
5 マスク膜
6 レジスト膜
p1 転写用パターン
Claims (3)
- ナノオーダの凹凸構造からなる転写用パターンを有し、樹脂からなる被転写材料に押し当てて転写用パターンを転写するためのナノインプリント用金型において、金型用基板上に金属酸化物層が形成され、該金属酸化物層上にSi膜あるいはSiO2膜からなる上記転写用パターンが形成されたことを特徴とするナノインプリント用金型。
- ナノオーダの凹凸構造からなる転写用パターンを有し、樹脂からなる被転写材料に押し当てて転写用パターンを転写するためのナノインプリント用金型の製造方法において、金型用基板上に金属酸化物層を作製し、該金属酸化物層の上にSi膜あるいはSiO2膜を作製し、該Si膜あるいはSiO2膜の上にマスク膜を作製し、さらにレジストを塗布してレジスト膜を作製した後、該レジスト膜をリソグラフィーによりパターニングし、該レジストパターンをマスクとして上記マスク膜をドライエッチングによりパターニングし、上記レジストパターンを有機溶媒あるいは酸素プラズマを用いたアッシングにより除去し、上記マスク膜パターンをマスクとして上記Si膜あるいはSiO2膜をドライエッチングし、上記マスク膜パターンをドライエッチングにより除去し、上記Si膜あるいはSiO2膜に上記転写用パターンを形成することを特徴とするナノインプリント用金型の製造方法。
- 上記Si膜あるいはSiO2膜をドライエッチングする際、上記Si膜あるいはSiO2膜と上記金属酸化物層との選択比を10以上にする請求項3記載のナノインプリント用金型の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008044243A JP2009202352A (ja) | 2008-02-26 | 2008-02-26 | ナノインプリント用金型及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008044243A JP2009202352A (ja) | 2008-02-26 | 2008-02-26 | ナノインプリント用金型及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009202352A true JP2009202352A (ja) | 2009-09-10 |
Family
ID=41145123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008044243A Pending JP2009202352A (ja) | 2008-02-26 | 2008-02-26 | ナノインプリント用金型及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009202352A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012245775A (ja) * | 2011-05-31 | 2012-12-13 | Canon Inc | 成形型の製造方法 |
-
2008
- 2008-02-26 JP JP2008044243A patent/JP2009202352A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012245775A (ja) * | 2011-05-31 | 2012-12-13 | Canon Inc | 成形型の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10438797B2 (en) | Method of quasi atomic layer etching | |
US8623770B1 (en) | Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide | |
JP5264237B2 (ja) | ナノ構造体およびナノ構造体の製造方法 | |
JP2009105252A (ja) | 微細パターンの製造方法および光学素子 | |
Lister et al. | Pattern transfer of a 23 nm-period grating and sub-15 nm dots into CVD diamond | |
JP2009072956A (ja) | インプリントモールド製造方法 | |
TW505976B (en) | Method for forming micro-pattern of semiconductor device | |
JP6236918B2 (ja) | ナノインプリント用テンプレートの製造方法 | |
JP4802799B2 (ja) | インプリント法、レジストパターン及びその製造方法 | |
JP5743718B2 (ja) | 成形型の製造方法及び光学素子 | |
JP5499920B2 (ja) | 半導体光デバイスの製造方法 | |
JP6357753B2 (ja) | ナノインプリントモールドの製造方法 | |
JP2008142915A (ja) | インプリントモールドおよびインプリントモールド製造方法 | |
JP2009202352A (ja) | ナノインプリント用金型及びその製造方法 | |
JP2009194170A (ja) | 微細パターン形成方法 | |
CN113946006B (zh) | 大面积微纳米光栅及其制备方法与应用 | |
JP6631271B2 (ja) | インプリントモールドの製造方法 | |
JP2016092360A (ja) | 欠陥修正方法および微細構造体の製造方法 | |
JP6206632B2 (ja) | ナノインプリント用ブランクスおよびナノインプリント用テンプレートの製造方法 | |
JPS61138257A (ja) | マスク基板 | |
JP4517791B2 (ja) | 窒化シリコン膜を用いたパターン形成方法 | |
JP2009202351A (ja) | ナノインプリント用金型及びその製造方法 | |
JP2015032650A (ja) | パターン形成方法及びインプリントモールドの製造方法 | |
JP2012212760A (ja) | レジストパターン形成方法およびモールド製造方法 | |
JP2012215824A (ja) | レジストパターン形成方法及びモールド製造方法 |