KR102491093B1 - 패턴 형성 방법 - Google Patents

패턴 형성 방법 Download PDF

Info

Publication number
KR102491093B1
KR102491093B1 KR1020170105667A KR20170105667A KR102491093B1 KR 102491093 B1 KR102491093 B1 KR 102491093B1 KR 1020170105667 A KR1020170105667 A KR 1020170105667A KR 20170105667 A KR20170105667 A KR 20170105667A KR 102491093 B1 KR102491093 B1 KR 102491093B1
Authority
KR
South Korea
Prior art keywords
ion beam
lower layer
substrate
etching process
mask
Prior art date
Application number
KR1020170105667A
Other languages
English (en)
Other versions
KR20190020557A (ko
Inventor
박종철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170105667A priority Critical patent/KR102491093B1/ko
Priority to US15/923,014 priority patent/US10522351B2/en
Priority to CN201810952223.6A priority patent/CN109427580A/zh
Publication of KR20190020557A publication Critical patent/KR20190020557A/ko
Priority to US16/514,643 priority patent/US10867796B2/en
Application granted granted Critical
Publication of KR102491093B1 publication Critical patent/KR102491093B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

패턴 형성 방법은 기판 상에 하부막을 형성하는 것, 상기 하부막 상에, 상기 기판의 상면에 평행한 제1 방향으로 연장되는 마스크 패턴을 형성하는 것, 및 상기 기판 상에 이온 빔을 이용한 식각 공정을 수행하는 것을 포함한다. 상기 이온 빔은 상기 기판의 상기 상면에 수직한 방향 및 상기 제1 방향을 포함하는 평면에 평행하게 조사되고, 상기 기판의 상기 상면에 대하여 일 경사각을 가지도록 조사된다. 상기 식각 공정을 수행하는 것은, 상기 하부막 또는 상기 마스크 패턴이 선택적으로 식각되도록 상기 이온 빔의 상기 경사각을 조절하는 것을 포함한다.

Description

패턴 형성 방법{METHOD OF FORMING PATTERNS}
본 발명은 패턴 형성 방법에 대한 것으로, 보다 상세하게는 이온 빔 식각 공정을 이용한 패턴 형성 방법에 관한 것이다.
고집적화된 반도체 소자를 제조하는데 있어서 패턴들의 미세화가 필수적이다. 좁은 면적 내에 많은 소자를 집적시키기 위하여 개별 소자의 크기를 가능한 한 작게 형성하여야 하며, 이를 위하여 형성하고자 하는 패턴들 각각의 폭과 상기 패턴들 사이의 간격의 합인 피치를 작게 하여야 한다. 최근, 반도체 소자의 디자인 룰(design rule)이 급격하게 감소되고 있고, 반도체 소자 구현에 필요한 패턴들을 형성하기 위한 포토 리소그래피 공정의 해상도 한계로 인하여 미세 피치를 가지는 패턴들을 형성하는데 한계가 있다.
본 발명이 이루고자 하는 일 기술적 과제는 패턴 결함을 최소화할 수 있는 패턴 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 특정 막의 선택적 식각을 용이하게 제어할 수 있는 패턴 형성 방법을 제공하는데 있다.
본 발명의 개념에 따르면, 패턴 형성 방법은 기판 상에 하부막을 형성하는 것; 상기 하부막 상에, 상기 기판의 상면에 평행한 제1 방향으로 연장되는 마스크 패턴을 형성하는 것; 및 상기 기판 상에 이온 빔을 이용한 식각 공정을 수행하는 것을 포함할 수 있다. 상기 이온 빔은 상기 기판의 상기 상면에 수직한 방향 및 상기 제1 방향을 포함하는 평면에 평행하게 조사되고, 상기 기판의 상기 상면에 대하여 일 경사각을 가지도록 조사될 수 있다. 상기 식각 공정을 수행하는 것은, 상기 하부막 또는 상기 마스크 패턴이 선택적으로 식각되도록 상기 이온 빔의 상기 경사각을 조절하는 것을 포함할 수 있다.
본 발명의 개념에 따르면, 패턴 형성 방법은 기판 상에 하부막을 형성하는 것; 상기 하부막 상에, 제1 방향으로 연장되고 상기 제1 방향에 교차하는 제2 방향으로 이격되는 마스크 패턴들을 형성하는 것; 및 상기 기판 상에 이온 빔을 이용한 식각 공정을 수행하는 것을 포함할 수 있다. 상기 제1 방향 및 상기 제2 방향은 상기 기판의 상면에 평행할 수 있다. 상기 이온 빔은 상기 기판의 상기 상면에 대하여 일 경사각을 가지도록 조사될 수 있다. 상기 식각 공정을 수행하는 것은, 상기 하부막 또는 상기 마스크 패턴들이 선택적으로 식각되도록 상기 이온 빔의 상기 경사각을 조절하는 것을 포함할 수 있다.
본 발명의 개념에 따르면, 이온 빔의 경사각을 조절함으로써, 상기 이온 빔을 이용한 상기 식각 공정 동안 특정 막의 선택적 식각을 용이하게 제어할 수 있다. 더하여, 상기 이온 빔의 회전각 및 상기 경사각을 조절함으로써, 상기 이온 빔을 이용한 상기 식각 공정 동안 패턴들의 결함을 최소화할 수 있다.
도 1은 본 발명의 실시예들에 따른 패턴 형성 방법에 이용되는 이온 빔 식각 장비의 개략도이다.
도 2 및 도 3은 각각 본 발명의 개념에 따른 패턴 형성 방법을 설명하기 위한 사시도 및 평면도이다.
도 4는 도 2의 기판 상으로 조사되는 이온 빔의 경사각 및 회전각을 나타내는 개념도이다.
도 5는 이온 빔의 경사각 및 물질막의 종류에 따른 식각 속도를 나타내는 그래프이다.
도 6은 본 발명의 일부 실시예들에 따른 패턴 형성 방법을 나타내는 순서도이다.
도 7 및 도 8은 본 발명의 일부 실시예들에 따른 패턴 형성 방법을 설명하기 위한 사시도 및 평면도이다.
도 9는 도 8의 Ⅰ-Ⅰ' 에 따른 단면도이다.
도 10은 본 발명의 일부 실시예들에 따른 패턴 형성 방법을 나타내는 순서도이다.
도 11 및 도 14는 본 발명의 일부 실시예들에 따른 패턴 형성 방법을 설명하기 위한 사시도들이다.
도 12는 도 11의 평면도이다.
도 13은 도 12의 Ⅰ-Ⅰ'에 따른 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 패턴 형성 방법에 이용되는 이온 빔 식각 장비의 개략도이다.
도 1을 참조하면, 이온 빔 식각 장비(1000)는 그 내부에서 이온 빔(IB)을 이용한 식각 공정이 수행되는 챔버(10)를 포함할 수 있다. 상기 챔버(10)는 플라즈마를 생성하는 소스부(source part, 20), 및 상기 플라즈마로부터 추출된 상기 이온 빔(IB)이 조사되는 공정부(process part, 30)를 포함할 수 있다. 상기 장비(1000)는 상기 챔버(10) 내에 제공되고, 상기 소스부(20)와 상기 공정부(30) 사이에 배치되는 그리드(50)를 포함할 수 있다. 상기 그리드(50)는 상기 플라즈마로부터 상기 이온 빔(IB)을 추출할 수 있다. 상기 그리드(50)는 수직적으로 서로 중첩하는 복수의 전극 플레이트들(40)을 포함할 수 있고, 상기 복수의 전극 플레이트들(40)의 각각은 이를 관통하는 복수의 슬릿들(40S)을 가질 수 있다. 상기 이온 빔(IB)은 상기 복수의 전극 플레이트들(40)에 인가되는 전기장에 의해 상기 플라즈마로부터 추출되고 상기 공정부(30) 내부로 가속될 수 있다. 상기 이온 빔(IB)은 상기 복수의 슬릿들(40S)을 통하여 상기 공정부(30) 내부로 조사될 수 있다. 상기 장비(1000)는 상기 공정부(30) 내에 제공되는 스테이지(60)를 포함할 수 있다. 상기 스테이지(60)는 상기 공정부(30) 내에 제공되는 기판(100)을 로드할 수 있다. 상기 이온 빔(IB)은 상기 기판(100)의 상면(100U)에 대하여 일 경사각(θt)으로 조사될 수 있고, 상기 이온 빔(IB)을 이용한 상기 식각 공정이 상기 기판(100) 상에 수행될 수 있다.
도 2 및 도 3은 각각 본 발명의 개념에 따른 패턴 형성 방법을 설명하기 위한 사시도 및 평면도이다. 도 4는 도 2의 기판 상으로 조사되는 이온 빔의 경사각 및 회전각을 나타내는 개념도이다. 도 5는 이온 빔의 경사각 및 물질막의 종류에 따른 식각 속도를 나타내는 그래프이다.
도 2 및 도 3을 참조하면, 상기 기판(100) 상에 하부막(110)이 제공될 수 있고, 상기 하부막(110) 상에 마스크 패턴들(120)이 제공될 수 있다. 상기 마스크 패턴들(120)은 제1 방향(D1)으로 연장되고 제2 방향(D2)으로 서로 이격될 수 있다. 상기 제1 방향(D1) 및 상기 제2 방향(D2)은 상기 기판(100)의 상기 상면(100U)에 평행할 수 있고, 서로 교차할 수 있다. 상기 마스크 패턴들(120)은 상기 제1 방향(D1)으로 연장되는 라인 형태일 수 있다. 상기 이온 빔(IB)이 상기 마스크 패턴들(120)이 제공된 상기 기판(100) 상에 조사되어 상기 식각 공정이 수행될 수 있다.
도 3 및 도 4를 참조하면, 상기 이온 빔(IB)은 상기 기판(100)의 상기 상면(100U)에 대하여 일 경사각(tilt angle, θt)으로 기울어지도록 조사될 수 있고, 상기 제2 방향(D2)으로부터 일 회전각(rotation angle, θr)으로 회전되도록 조사될 수 있다. 상기 경사각(θt)은 상기 기판(100)의 상기 상면(100U)과 상기 이온 빔(IB)의 입사 방향(Di) 사이의 각도로 정의될 수 있다. 상기 회전각(θr)은 상기 기판(100)의 상기 상면(100U)에 수직한 제3 방향(D3) 및 상기 제2 방향(D2)을 포함하는 평면과 상기 제3 방향(D3) 및 상기 이온 빔(IB)의 상기 입사 방향(Di)을 포함하는 평면 사이의 각도로 정의될 수 있다. 상기 이온 빔(IB)의 상기 입사 방향(Di)은 상기 경사각(θt) 및 상기 회전각(θr)에 의해 결정될 수 있다. 상기 이온 빔(IB)의 상기 입사 방향(Di)은 상기 기판(100)의 상기 상면(100U)에 비-수직할 수 있다.
상기 회전각(θr)은, 상기 기판(100)의 상기 상면(100U) 상에서 상기 제1 방향(D1)과 상기 제2 방향(D2)이 이루는 각도와 실질적으로 동일할 수 있다. 이 경우, 상기 이온 빔(IB)의 상기 입사 방향(Di)은 상기 제1 방향(D1) 및 상기 제3 방향(D3)과 동일 평면 상에 있을 수 있다. 즉, 상기 이온 빔(IB)은 상기 제1 방향(D1) 및 상기 제3 방향(D3)을 포함하는 평면에 평행하게 조사될 수 있다. 일 예로, 상기 제1 방향(D1)과 상기 제2 방향(D2)은 상기 기판(100)의 상기 상면(100U) 상에서 서로 직교할 수 있고, 상기 회전각(θr)은 90도일 수 있다.
상기 경사각(θt)은 0도보다 크고 90도보다 작을 수 있다. 상기 경사각(θt)은 상기 마스크 패턴들(120)이 상기 하부막(110)에 대하여(또는, 상기 하부막(110)이 상기 마스크 패턴들(120)에 대하여) 식각 선택성을 가지도록 조절될 수 있다. 상기 마스크 패턴들(120)은 상기 하부막(110)과 다른 물질을 포함할 수 있다. 상기 경사각(θt)은 상기 마스크 패턴들(120) 및 상기 하부막(110)을 구성하는 물질에 따라 다르게 조절될 수 있다.
도 5를 참조하면, 제1 물질막(M1)이 상기 이온 빔(IB)을 이용한 상기 식각 공정에 의해 식각되는 경우, 상기 제1 물질막(M1)의 식각 속도는 상기 이온 빔(IB)의 상기 경사각(θt)이 상대적으로 저각일 때 최대가 될 수 있다. 상기 제1 물질막(M1)은 산화물 및 질화물 중 적어도 하나를 포함할 수 있다. 상기 제1 물질막(M1)은, 일 예로, 실리콘 산화물, 실리콘 질화물, 및 금속 질화물(일 예로, TiN) 중 적어도 하나를 포함할 수 있다. 제2 물질막(M2)이 상기 이온 빔(IB)을 이용한 상기 식각 공정에 의해 식각되는 경우, 상기 제2 물질막(M2)의 식각 속도는 상기 이온 빔(IB)의 상기 경사각(θt)이 상대적으로 고각일 때 최대가 될 수 있다. 상기 제2 물질막(M2)은 금속(일 예로, W, Ta, Ru 등)을 포함할 수 있다. 상기 이온 빔(IB)의 상기 경사각(θt)이 상대적으로 저각일 때(S1 구간), 상기 제1 물질막(M1)의 식각 속도는 상기 제2 물질막(M2)의 식각 속도보다 빠를 수 있다. 상기 이온 빔(IB)의 상기 경사각(θt)이 상대적으로 고각일 때(S2 구간), 상기 제2 물질막(M2)의 식각 속도는 상기 제1 물질막(M1)의 식각 속도보다 빠를 수 있다.
도 2, 도 3, 및 도 5를 참조하면, 일부 실시예들에 따르면, 상기 하부막(110)은 상기 제1 물질막(M1)을 포함하고 상기 마스크 패턴들(120)은 상기 제2 물질막(M2)을 포함할 수 있다. 상기 마스크 패턴들(120)이 제공된 상기 기판(100) 상에 상기 이온 빔(IB)을 이용한 상기 식각 공정이 수행될 수 있다. 상기 이온 빔(IB)의 상기 경사각(θt)이 상대적으로 저각(일 예로, 0도 내지 60도 범위 내)으로 조절되는 경우, 상기 식각 공정 동안 상기 하부막(110)의 식각 속도는 상기 마스크 패턴들(120)의 식각 속도는 보다 빠를 수 있다. 즉, 상기 식각 공정 동안 상기 이온 빔(IB)의 상기 경사각(θt)을 상대적으로 저각으로 조절함으로써 상기 하부막(110)의 선택적 식각이 가능할 수 있다. 상기 이온 빔(IB)의 상기 경사각(θt)이 상대적으로 고각(일 예로, 60도 내지 90도 범위 내)으로 조절되는 경우, 상기 식각 공정 동안 상기 마스크 패턴들(120)의 식각 속도는 상기 하부막(110)의 식각 속도보다 빠를 수 있다. 즉, 상기 식각 공정 동안 상기 이온 빔(IB)의 상기 경사각(θt)을 상대적으로 고각으로 조절함으로써 상기 마스크 패턴들(120)의 선택적 식각이 가능할 수 있다.
다른 실시예들에 따르면, 상기 하부막(110)은 상기 제2 물질막(M2)을 포함하고 상기 마스크 패턴들(120)은 상기 제1 물질막(M1)을 포함할 수 있다. 상기 마스크 패턴들(120)이 제공된 상기 기판(100) 상에 상기 이온 빔(IB)을 이용한 상기 식각 공정이 수행될 수 있다. 상기 이온 빔(IB)의 상기 경사각(θt)이 상대적으로 저각(일 예로, 0도 내지 60도 범위 내)으로 조절되는 경우, 상기 식각 공정 동안 상기 마스크 패턴들(120)의 식각 속도는 상기 하부막(110)의 식각 속도보다 빠를 수 있다. 즉, 상기 식각 공정 동안 상기 이온 빔(IB)의 상기 경사각(θt)을 상대적으로 저각으로 조절함으로써 상기 마스크 패턴들(120)의 선택적 식각이 가능할 수 있다. 상기 이온 빔(IB)의 상기 경사각(θt)이 상대적으로 고각(일 예로, 60도 내지 90도 범위 내)으로 조절되는 경우, 상기 식각 공정 동안 상기 하부막(110)의 식각 속도는 상기 마스크 패턴들(120)의 식각 속도보다 빠를 수 있다. 즉, 상기 식각 공정 동안 상기 이온 빔(IB)의 상기 경사각(θt)을 상대적으로 고각으로 조절함으로써 상기 하부막(110)의 선택적 식각이 가능할 수 있다.
상기 하부막(110) 및 상기 마스크 패턴들(120)을 구성하는 물질에 따라 상기 이온 빔(IB)의 상기 경사각(θt)을 다르게 조절함으로써, 상기 식각 공정 동안 상기 하부막(110) 또는 상기 마스크 패턴들(120)의 선택적 식각이 용이하게 제어될 수 있다.
도 6은 본 발명의 일부 실시예들에 따른 패턴 형성 방법을 나타내는 순서도이다. 도 7 및 도 8은 본 발명의 일부 실시예들에 따른 패턴 형성 방법을 설명하기 위한 사시도 및 평면도이다. 도 9는 도 8의 Ⅰ-Ⅰ' 에 따른 단면도이다.
도 6 내지 도 9를 참조하면, 상기 기판(100) 상에 상기 하부막(110)이 형성될 수 있고(S10), 상기 하부막(110) 상에 상기 마스크 패턴들(120)이 형성될 수 있다(S20). 상기 마스크 패턴들(120)은 상기 제1 방향(D1)으로 연장되고 상기 제2 방향(D2)으로 서로 이격되도록 형성될 수 있다. 본 실시예들에 따르면, 상기 마스크 패턴들(120)은 상기 제2 방향(D2)에 따른 폭(W)을 가질 수 있고, 상기 마스크 패턴들(120) 중 적어도 하나는 상기 폭(W)이 상대적으로 좁은 부분(120N, 이하, 협폭 부분)을 포함할 수 있다. 상기 마스크 패턴들(120)은 상기 하부막(110)과 다른 물질로 형성될 수 있다. 상기 마스크 패턴들(120)이 형성된 상기 기판(100)이, 도 1을 참조하여 설명한, 상기 이온 빔 식각 장비(1000)의 상기 스테이지(60) 상에 로드될 수 있다. 상기 이온 빔(IB)이 상기 기판(100)의 상기 상면(100U)을 향하여 조사될 수 있다. 상기 이온 빔(IB)을 이용한 상기 식각 공정을 수행하여 상기 하부막(110)이 식각될 수 있다(S30). 상기 식각 공정을 수행하는 것은, 상기 마스크 패턴들(120)을 식각 마스크로 이용하여 상기 하부막(110)을 선택적으로 식각하는 것을 포함할 수 있다.
상기 식각 공정을 수행하는 것은 상기 이온 빔(IB)의 상기 경사각(θt)을 조절하는 것을 포함할 수 있다. 상기 이온 빔(IB)의 상기 경사각(θt)은 상기 마스크 패턴들(120)이 상기 하부막(110)에 대하여 식각 선택성을 가지도록(일 예로, 상기 하부막(110)의 식각 속도가 상기 마스크 패턴들(120)의 식각 속도보다 빠르도록) 조절될 수 있다. 상기 이온 빔(IB)의 상기 경사각(θt)은 상기 마스크 패턴들(120)에 대하여 상기 하부막(110)이 선택적으로 식각되도록 조절될 수 있다. 일 예로, 상기 하부막(110)이 도 5의 상기 제1 물질막(M1)을 포함하고 상기 마스크 패턴들(120)이 도 5의 상기 제2 물질막(M2)을 포함하는 경우, 상기 이온 빔(IB)의 상기 경사각(θt)은 상대적으로 저각(일 예로, 0도 내지 60도 범위 내)으로 조절될 수 있다. 다른 예로, 상기 하부막(110)이 도 5의 상기 제2 물질막(M2)을 포함하고 상기 마스크 패턴들(120)이 도 5의 상기 제1 물질막(M1)을 포함하는 경우, 상기 이온 빔(IB)의 상기 경사각(θt)은 상대적으로 고각(일 예로, 60도 내지 90도 범위 내)으로 조절될 수 있다. 상기 이온 빔(IB)의 상기 경사각(θt)은 0도보다 크고 90도보다 작을 수 있다.
상기 식각 공정을 수행하는 것은 상기 이온 빔(IB)의 상기 회전각(θr)을 조절하는 것을 포함할 수 있다. 상기 이온 빔(IB)의 상기 회전각(θr)은 상기 이온 빔(IB)이 상기 제1 방향(D1) 및 상기 제3 방향(D3)을 포함하는 상기 평면에 평행하게 조사되도록 조절될 수 있다. 일 예로, 상기 제1 방향(D1)은 상기 제2 방향(D2)에 수직할 수 있고, 상기 이온 빔(IB)의 상기 회전각(θr)은 90도일 수 있다.
이온 빔(IBa)이 상기 기판(100)의 상기 상면(100U)에 수직하게 조사되는 경우, 상기 이온 빔(IBa)이 상기 마스크 패턴들(120) 내부로 침투되는 깊이(PDa)는 상대적으로 깊을 수 있다. 이에 따라, 상기 식각 공정 동안, 상기 마스크 패턴들(120)의 손실이 증가할 수 있다. 더하여, 상기 이온 빔(IBa)이 상기 기판(100)의 상기 상면(100U)에 수직하게 조사되는 경우, 상기 마스크 패턴들(120)의 상기 협폭 부분(120N)이 과식각되어 패턴 끊어짐과 같은 불량이 발생될 수 있다.
본 실시예들에 따르면, 상기 이온 빔(IB)은 상기 기판(100)의 상기 상면(100U)에 대하여 상기 경사각(θt)으로 기울어지도록 조사될 수 있다. 이 경우, 상기 이온 빔(IB)이 상기 마스크 패턴들(120) 내부로 침투되는 깊이(PD)는 상대적으로 얕을 수 있다. 이에 따라, 상기 식각 공정 동안 상기 마스크 패턴들(120)의 손실이 감소할 수 있다. 상기 이온 빔(IB)은 상기 경사각(θt)으로 기울어지도록 조사되되, 상기 제1 방향(D1) 및 상기 제3 방향(D3)을 포함하는 상기 평면에 평행하게 조사될 수 있다. 이 경우, 상기 식각 공정 동안 상기 협폭 부분(120N)의 식각이 억제될 수 있고, 이에 따라, 상기 마스크 패턴들(120) 내에 패턴 끊어짐과 같은 불량이 발생되는 것이 억제될 수 있다. 더하여, 상기 마스크 패턴들(120)의 측면 거칠기가 감소될 수 있다. 본 실시예들에 따르면, 상기 이온 빔(IB)의 상기 경사각(θt)을 조절함으로써, 상기 식각 공정 동안 상기 하부막(110)의 선택적 식각이 용이할 수 있다.
도 10은 본 발명의 일부 실시예들에 따른 패턴 형성 방법을 나타내는 순서도이다. 도 11 및 도 14는 본 발명의 일부 실시예들에 따른 패턴 형성 방법을 설명하기 위한 사시도들이다. 도 12는 도 11의 평면도이고, 도 13은 도 12의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 10 내지 도 13을 참조하면, 상기 기판(100) 상에 상기 하부막(110)이 형성될 수 있고(S12), 상기 하부막(110) 상에 상기 마스크 패턴들(120)이 형성될 수 있다(S22). 상기 마스크 패턴들(120)은 상기 제1 방향(D1)으로 연장되고 상기 제2 방향(D2)으로 서로 이격되도록 형성될 수 있다. 본 실시예들에 따르면, 상기 마스크 패턴들(120) 사이에 적어도 하나의 돌출 패턴(120P)이 제공될 수 있다. 상기 돌출 패턴(120P)은, 상기 마스크 패턴들(120) 중 적어도 하나의 측면으로부터 연장된, 상기 마스크 패턴들(120)의 일부일 수 있다. 상기 돌출 패턴(120P)은 서로 인접하는 마스크 패턴들(120)의 브릿지 불량(bridge defect)을 초래할 수 있다. 상기 마스크 패턴들(120) 중 적어도 하나는 그 상부가 리세스된 부분(120T, 이하 노치(notch)부분)을 포함할 수 있다. 상기 마스크 패턴들(120)은 상기 하부막(110)과 다른 물질을 포함할 수 있다. 상기 마스크 패턴들(120)이 형성된 상기 기판(100)이, 도 1을 참조하여 설명한, 상기 이온 빔 식각 장비(1000)의 상기 스테이지(60) 상에 로드될 수 있다. 상기 이온 빔(IB)이 상기 기판(100)의 상기 상면(100U)을 향하여 조사될 수 있다. 상기 이온 빔(IB)을 이용한 상기 식각 공정을 수행하여 상기 마스크 패턴들(120)이 전처리(pre-treated)될 수 있다(S32). 상기 마스크 패턴들(120)을 전처리하는 것은, 상기 하부막(110)의 식각 전에, 상기 식각 공정을 수행하여 상기 마스크 패턴들(120) 사이의 상기 돌출 패턴(120P)을 제거하는 것을 포함할 수 있다.
상기 식각 공정을 수행하는 것은 상기 이온 빔(IB)의 상기 경사각(θt)을 조절하는 것을 포함할 수 있다. 상기 이온 빔(IB)의 상기 경사각(θt)은 상기 하부막(110)이 상기 마스크 패턴들(120)에 대하여 식각 선택성을 가지도록(일 예로, 상기 마스크 패턴들(120)의 식각 속도가 상기 하부막(110)의 식각 속도보다 빠르도록) 조절될 수 있다. 상기 이온 빔(IB)의 상기 경사각(θt)은 상기 하부막(110)에 대하여 상기 마스크 패턴들(120)의 상기 일부(즉, 상기 돌출 패턴(120P))이 선택적으로 식각되도록 조절될 수 있다. 일 예로, 상기 하부막(110)이 도 5의 상기 제1 물질막(M1)을 포함하고 상기 마스크 패턴들(120)이 도 5의 상기 제2 물질막(M2)을 포함하는 경우, 상기 이온 빔(IB)의 상기 경사각(θt)은 상대적으로 고각(일 예로, 60도 내지 90도 범위 내)으로 조절될 수 있다. 다른 예로, 상기 하부막(110)이 도 5의 상기 제2 물질막(M2)을 포함하고 상기 마스크 패턴들(120)이 도 5의 상기 제1 물질막(M1)을 포함하는 경우, 상기 이온 빔(IB)의 상기 경사각(θt)은 상대적으로 저각(일 예로, 0도 내지 60도 범위 내)으로 조절될 수 있다. 상기 이온 빔(IB)의 상기 경사각(θt)은 0도보다 크고 90도보다 작을 수 있다.
상기 식각 공정을 수행하는 것은 상기 이온 빔(IB)의 상기 회전각(θr)을 조절하는 것을 포함할 수 있다. 상기 이온 빔(IB)의 상기 회전각(θr)은 상기 이온 빔(IB)이 상기 제1 방향(D1) 및 상기 제3 방향(D3)을 포함하는 상기 평면에 평행하게 조사되도록 조절될 수 있다. 일 예로, 상기 제1 방향(D1)은 상기 제2 방향(D2)에 수직할 수 있고, 상기 이온 빔(IB)의 상기 회전각(θr)은 90도일 수 있다.
도 9에 도시된 바와 같이, 상기 이온 빔(IBa)이 상기 기판(100)의 상기 상면(100U)에 수직하게 조사되는 경우, 상기 이온 빔(IBa)이 상기 마스크 패턴들(120) 내부로 침투되는 깊이(PDa)는 상대적으로 깊을 수 있다. 상기 이온 빔(IBa)을 이용한 식각 공정을 수행하여 상기 마스크 패턴들(120) 사이의 상기 돌출 패턴(120P)을 제거하는 경우, 상기 식각 공정 동안 상기 노치 부분(120T)이 과식각되어 패턴 끊어짐과 같은 불량이 발생될 수 있다.
본 실시예들에 따르면, 상기 이온 빔(IB)은 상기 기판(100)의 상기 상면(100U)에 대하여 상기 경사각(θt)으로 기울어지도록 조사되되, 상기 제1 방향(D1) 및 상기 제3 방향(D3)을 포함하는 상기 평면에 평행하게 조사될 수 있다. 이 경우, 상기 마스크 패턴들(120) 사이의 상기 돌출 패턴(120P)의 제거가 용이할 수 있고, 상기 식각 공정 동안 상기 노치 부분(120T)의 식각이 억제될 수 있다. 더하여, 상기 이온 빔(IB)의 상기 경사각(θt)을 조절함으로써, 상기 돌출 패턴(120P)의 선택적 식각이 용이할 수 있다.
도 10 및 도 14를 참조하면, 상기 전처리된 마스크 패턴들(122)을 식각 마스크로 이용하여 상기 하부막(110)이 식각될 수 있다(S42). 일부 실시예들에 따르면, 상기 하부막(110)을 식각하는 것은, 도 6 내지 도 9를 참조하여 설명한 바와 같이, 상기 이온 빔(IB)을 이용한 상기 식각 공정을 수행하는 것을 포함할 수 있다(도 6의 S30). 이 경우, 상기 식각 공정을 수행하는 것은, 상기 전처리된 마스크 패턴들(122)을 식각 마스크로 이용하여 상기 하부막(110)을 선택적으로 식각하는 것을 포함할 수 있다. 상기 이온 빔(IB)의 상기 경사각(θt)은 상기 전처리된 마스크 패턴들(122)에 대하여 상기 하부막(110)이 선택적으로 식각되도록 조절될 수 있고, 상기 이온 빔(IB)의 상기 회전각(θr)은 상기 이온 빔(IB)이 상기 제1 방향(D1) 및 상기 제3 방향(D3)을 포함하는 상기 평면에 평행하게 조사되도록 조절될 수 있다. 상기 하부막(110)이 식각되어 상기 기판(100) 상에 하부 패턴들(112)이 형성될 수 있다.
본 발명의 개념에 따르면, 상기 이온 빔(IB)의 상기 회전각(θr) 및 상기 경사각(θt)을 조절함으로써, 상기 이온 빔(IB)을 이용한 상기 식각 공정 동안 상기 마스크 패턴들(120)의 결함을 최소화할 수 있고, 상기 하부막(110) 또는 상기 마스크 패턴들(120)의 선택적 식각을 용이하게 제어할 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
1000: 이온 빔 식각 장비 10: 챔버
20: 소스부 30: 공정부
50: 그리드 60: 스테이지
100: 기판 110: 하부막
120: 마스크 패턴 IB: 이온 빔
120N: 협폭 부분 120T: 노치 부분
120P: 돌출 패턴 122: 전처리된 마스크 패턴
112: 하부 패턴

Claims (20)

  1. 기판 상에 하부막을 형성하는 것;
    상기 하부막 상에, 상기 기판의 상면에 평행한 제1 방향으로 연장되는 마스크 패턴을 형성하는 것; 및
    상기 기판 상에 이온 빔을 이용한 식각 공정을 수행하는 것을 포함하되,
    상기 이온 빔은 상기 기판의 상기 상면에 수직한 방향 및 상기 제1 방향을 포함하는 평면에 평행하게 조사되고, 상기 기판의 상기 상면에 대하여 일 경사각을 가지도록 조사되고,
    상기 식각 공정을 수행하는 것은, 상기 하부막 또는 상기 마스크 패턴이 선택적으로 식각되도록 상기 이온 빔의 상기 경사각을 조절하는 것을 포함하고,
    상기 하부막 및 상기 마스크 패턴 중 하나는 금속을 포함하고, 상기 하부막 및 상기 마스크 패턴 중 나머지 하나는 산화물 및 질화물 중 적어도 하나를 포함하는 패턴 형성 방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 하부막 및 상기 마스크 패턴 중 상기 나머지 하나는 실리콘 산화물, 실리콘 질화물, 및 금속 질화물 중 적어도 하나를 포함하는 패턴 형성 방법.
  4. 청구항 1에 있어서,
    상기 이온 빔의 상기 경사각은 0도 보다 크고 90도보다 작은 패턴 형성 방법.
  5. 청구항 1에 있어서,
    상기 마스크 패턴을 형성하는 것은, 상기 제1 방향으로 연장되고 상기 제1 방향에 교차하는 제2 방향으로 서로 이격되는 복수의 상기 마스크 패턴들을 형성하는 것을 포함하되,
    상기 제2 방향은 상기 기판의 상기 상면에 평행하고, 상기 기판의 상기 상면에 수직한 상기 방향은 제3 방향이고,
    상기 식각 공정을 수행하는 것은, 상기 이온 빔이 상기 제3 방향 및 상기 제1 방향을 포함하는 상기 평면에 평행하게 조사되도록 상기 이온 빔의 회전각을 조절하는 것을 포함하는 패턴 형성 방법.
  6. 청구항 1에 있어서,
    상기 식각 공정을 수행하는 것은, 상기 마스크 패턴을 식각 마스크로 이용하여 상기 하부막을 식각하는 것을 포함하는 패턴 형성 방법.
  7. 청구항 6에 있어서,
    상기 식각 공정을 수행하는 것은, 상기 마스크 패턴에 대하여 상기 하부막이 선택적으로 식각되도록 상기 이온 빔의 상기 경사각을 조절하는 것을 포함하는 패턴 형성 방법.
  8. 청구항 1에 있어서,
    상기 식각 공정을 수행하는 것은, 상기 하부막의 식각 전에 상기 마스크 패턴을 전처리하여 상기 마스크 패턴의 일부를 제거하는 것을 포함하는 패턴 형성 방법.
  9. 청구항 8에 있어서,
    상기 식각 공정을 수행하는 것은, 상기 하부막에 대하여 상기 마스크 패턴의 상기 일부가 선택적으로 식각되도록 상기 이온 빔의 상기 경사각을 조절하는 것을 포함하는 패턴 형성 방법.
  10. 청구항 9에 있어서,
    상기 식각 공정을 수행하는 것은, 상기 전처리된 마스크 패턴을 식각 마스크로 이용하여 상기 하부막을 식각하는 것을 포함하는 패턴 형성 방법.
  11. 청구항 10에 있어서,
    상기 식각 공정을 수행하는 것은, 상기 전처리된 마스크 패턴에 대하여 상기 하부막이 선택적으로 식각되도록 상기 이온 빔의 상기 경사각을 조절하는 것을 포함하는 패턴 형성 방법.
  12. 기판 상에 하부막을 형성하는 것;
    상기 하부막 상에 마스크 패턴을 형성하되, 상기 마스크 패턴은 제1 방향으로 연장되고 상기 제1 방향에 교차하는 제2 방향으로 이격되는 복수의 마스크 패턴들을 포함하는 것; 및
    상기 기판 상에 이온 빔을 이용한 식각 공정을 수행하는 것을 포함하되,
    상기 제1 방향 및 상기 제2 방향은 상기 기판의 상면에 평행하고,
    상기 이온 빔은 상기 기판의 상기 상면에 대하여 일 경사각을 가지도록 조사되고,
    상기 식각 공정을 수행하는 것은, 상기 하부막 또는 상기 마스크 패턴이 선택적으로 식각되도록 상기 이온 빔의 상기 경사각을 조절하는 것을 포함하고,
    상기 식각 공정을 수행하는 것은, 상기 이온 빔이 상기 기판의 상기 상면에 수직한 제3 방향 및 상기 제1 방향을 포함하는 평면에 평행하게 조사되도록 상기 이온 빔의 회전각을 조절하는 것을 포함하고,
    상기 하부막 및 상기 마스크 패턴 중 하나는 금속을 포함하고, 상기 하부막 및 상기 마스크 패턴 중 나머지 하나는 산화물 및 질화물 중 적어도 하나를 포함하는 패턴 형성 방법.
  13. 청구항 12에 있어서,
    상기 이온 빔의 입사 방향은 상기 기판의 상기 상면에 비-수직한 패턴 형성 방법.
  14. 삭제
  15. 청구항 12에 있어서,
    상기 제1 방향 및 상기 제2 방향은 서로 수직하고,
    상기 이온 빔의 상기 회전각은 90도인 패턴 형성 방법.
  16. 청구항 12에 있어서,
    상기 식각 공정을 수행하는 것은, 상기 마스크 패턴들을 식각 마스크로 이용하여 상기 하부막을 식각하는 것을 포함하되,
    상기 하부막은 실리콘 산화물, 실리콘 질화물, 및 금속 질화물 중 적어도 하나를 포함하고, 상기 마스크 패턴들은 금속을 포함하고,
    상기 이온 빔의 상기 경사각은 0도보다 크고 60도보다 작은 범위 내에서 조절되는 패턴 형성 방법.
  17. 청구항 12에 있어서,
    상기 식각 공정을 수행하는 것은, 상기 하부막의 식각 전에 상기 마스크 패턴들을 전처리(pre-treating)하여 상기 마스크 패턴들의 적어도 일부를 제거하는 것을 포함하되,
    상기 마스크 패턴들은 실리콘 산화물, 실리콘 질화물, 및 금속 질화물 중 적어도 하나를 포함하고, 상기 하부막은 금속을 포함하고,
    상기 이온 빔의 상기 경사각은 0도보다 크고 60도보다 작은 범위 내에서 조절되는 패턴 형성 방법.
  18. 청구항 12에 있어서,
    상기 마스크 패턴들은 이들 사이에 제공되는 돌출패턴을 포함하고,
    상기 식각 공정을 수행하는 것은:
    상기 하부막의 식각 전에 상기 마스크 패턴들을 전처리하여 상기 돌출 패턴을 제거하는 것; 및
    상기 돌출 패턴이 선택적으로 식각되도록 상기 이온 빔의 상기 경사각을 조절하는 것을 포함하는 패턴 형성 방법.
  19. 청구항 18에 있어서,
    상기 식각 공정을 수행하는 것은:
    상기 전처리된 마스크 패턴들을 식각 마스크로 이용하여 상기 하부막을 식각하는 것; 및
    상기 하부막이 선택적으로 식각되도록 상기 이온 빔의 상기 경사각을 조절하는 것을 포함하는 패턴 형성 방법.
  20. 청구항 18에 있어서,
    상기 돌출 패턴은, 상기 마스크 패턴들 중 적어도 하나의 일 측면으로부터 연장되는, 상기 마스크 패턴들의 일부인 패턴 형성 방법.
KR1020170105667A 2017-08-21 2017-08-21 패턴 형성 방법 KR102491093B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170105667A KR102491093B1 (ko) 2017-08-21 2017-08-21 패턴 형성 방법
US15/923,014 US10522351B2 (en) 2017-08-21 2018-03-16 Method of forming a pattern
CN201810952223.6A CN109427580A (zh) 2017-08-21 2018-08-21 形成图案的方法
US16/514,643 US10867796B2 (en) 2017-08-21 2019-07-17 Method of forming a pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170105667A KR102491093B1 (ko) 2017-08-21 2017-08-21 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20190020557A KR20190020557A (ko) 2019-03-04
KR102491093B1 true KR102491093B1 (ko) 2023-01-20

Family

ID=65360740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170105667A KR102491093B1 (ko) 2017-08-21 2017-08-21 패턴 형성 방법

Country Status (3)

Country Link
US (2) US10522351B2 (ko)
KR (1) KR102491093B1 (ko)
CN (1) CN109427580A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707081B2 (en) * 2017-11-15 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Fine line patterning methods
CN116988065A (zh) * 2022-04-24 2023-11-03 江苏鲁汶仪器股份有限公司 一种类光栅结构金属电极制造方法和电极

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040264044A1 (en) 2003-06-24 2004-12-30 Shimadzu Corporation Composite coating device and method of forming overcoat on magnetic head using the same
US20140077319A1 (en) 2012-09-18 2014-03-20 Kabushiki Kaisha Toshiba Magnetoresistive effect element and manufacturing method thereof
US20150104882A1 (en) * 2013-10-10 2015-04-16 Avalanche Technology Inc. Fabrication method for high-density mram using thin hard mask

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54113315A (en) * 1978-01-30 1979-09-04 Secr Defence Brit Magnetic reluctance reader
US4272348A (en) * 1978-11-20 1981-06-09 International Business Machines Corporation Bubble device fabrication
US5444007A (en) 1994-08-03 1995-08-22 Kabushiki Kaisha Toshiba Formation of trenches having different profiles
US6794256B1 (en) 2003-08-04 2004-09-21 Advanced Micro Devices Inc. Method for asymmetric spacer formation
CN100395824C (zh) * 2004-12-13 2008-06-18 Tdk股份有限公司 磁记录介质的制造方法
KR101576205B1 (ko) * 2008-12-11 2015-12-10 삼성전자주식회사 극자외선 포토마스크, 이를 제조하기 위한 방법 및 장치
CN102254808B (zh) * 2010-05-19 2013-10-30 中国科学院微电子研究所 减小ler的方法及实施该方法的装置
US8133804B1 (en) 2010-10-01 2012-03-13 Varian Semiconductor Equipment Associates, Inc. Method and system for modifying patterned photoresist using multi-step ion implantation
KR20130053191A (ko) 2011-11-15 2013-05-23 삼성전자주식회사 반응성 이온 빔 에칭 장치
CN104584196B (zh) * 2012-06-29 2017-02-22 佳能安内华股份有限公司 离子束处理方法和离子束处理装置
US9773973B2 (en) * 2012-11-26 2017-09-26 Canon Anelva Corporation Process for producing magnetoresistive effect element and device producing method
JP6271235B2 (ja) 2013-01-24 2018-01-31 キヤノンアネルバ株式会社 フィンｆｅｔの製造方法およびデバイスの製造方法
US20160064239A1 (en) 2014-08-28 2016-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Integrated Circuit Patterning
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US9536748B2 (en) 2014-10-21 2017-01-03 Lam Research Corporation Use of ion beam etching to generate gate-all-around structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040264044A1 (en) 2003-06-24 2004-12-30 Shimadzu Corporation Composite coating device and method of forming overcoat on magnetic head using the same
US20140077319A1 (en) 2012-09-18 2014-03-20 Kabushiki Kaisha Toshiba Magnetoresistive effect element and manufacturing method thereof
US20150104882A1 (en) * 2013-10-10 2015-04-16 Avalanche Technology Inc. Fabrication method for high-density mram using thin hard mask

Also Published As

Publication number Publication date
US20190057872A1 (en) 2019-02-21
US10522351B2 (en) 2019-12-31
KR20190020557A (ko) 2019-03-04
US20190341258A1 (en) 2019-11-07
US10867796B2 (en) 2020-12-15
CN109427580A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
KR102574460B1 (ko) 기판을 패턴화하는 방법
TWI779214B (zh) 使用角度化離子來選擇性地沉積層的方法、系統及裝置
KR102408866B1 (ko) 기판을 패턴화하기 위한 구조체들을 형성하기 위한 방법, 기판을 패턴화하는 방법, 및 마스크를 형성하는 방법
KR102363138B1 (ko) 기판 및 그 위에 배치된 층을 패턴화하는 방법 및 디바이스 구조체를 형성하는 방법
JP2018521509A5 (ja) 基板をパターン化する方法
TWI754174B (zh) 具有深度調變的斜角光柵的光學組件及其形成方法
KR102491093B1 (ko) 패턴 형성 방법
JP2019530222A5 (ko)
US8974683B2 (en) Method and system for modifying resist openings using multiple angled ions
KR102462052B1 (ko) 측벽 에칭을 달성하기 위한 방법
KR20180073790A (ko) 반도체 소자의 미세 패턴 형성 방법
US20240136197A1 (en) Modifying patterned features using a directional etch
EP3161857B1 (en) Method of forming a wavelike hard nanomask on a topographic feature
JP2006000945A (ja) プラズマエッチング方法
KR20060119331A (ko) 이온주입장비의 이온빔 추출장치
JP6128189B2 (ja) ダイヤモンドバイトおよびその製造方法
TW201946147A (zh) 達成側壁蝕刻的方法
JP2006222378A (ja) ステンシルマスク及びその製造方法
KR20050059789A (ko) 반도체소자의 브릿지 제거방법
JP2005286293A (ja) ステンシルマスクおよびその製造方法、並びに半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant