KR20180073790A - 반도체 소자의 미세 패턴 형성 방법 - Google Patents

반도체 소자의 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20180073790A
KR20180073790A KR1020160177024A KR20160177024A KR20180073790A KR 20180073790 A KR20180073790 A KR 20180073790A KR 1020160177024 A KR1020160177024 A KR 1020160177024A KR 20160177024 A KR20160177024 A KR 20160177024A KR 20180073790 A KR20180073790 A KR 20180073790A
Authority
KR
South Korea
Prior art keywords
patterns
mask
upper mask
mask patterns
preliminary
Prior art date
Application number
KR1020160177024A
Other languages
English (en)
Inventor
이일형
박종철
김종규
박종순
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160177024A priority Critical patent/KR20180073790A/ko
Priority to US15/661,418 priority patent/US10361078B2/en
Publication of KR20180073790A publication Critical patent/KR20180073790A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

미세 패턴 형성 방법은, 기판 상에 상부 마스크막을 형성하는 것, 상기 상부 마스크막 상에 예비 마스크 패턴들을 형성하는 것; 및 상기 예비 마스크 패턴들을 식각 마스크로 상기 상부 마스크 막을 식각하여 상부 마스크 패턴들을 형성하는 것을 포함한다. 상기 상부 마스크 패턴들을 형성하는 것은, 이온 빔을 이용한 식각 공정을 수행하여 상기 상부 마스크막을 식각하는 것을 포함한다. 상기 상부 마스크 패턴들은 상기 예비 마스크 패턴들의 각각의 아래에 형성되는 제1 상부 마스크 패턴, 및 상기 예비 마스크 패턴들 사이에 형성되고 상기 제1 상부 마스크 패턴으로부터 이격되는 제2 상부 마스크 패턴을 포함한다.

Description

반도체 소자의 미세 패턴 형성 방법{METHOD OF FORMING FINE PATTERNS OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 미세 패턴 형성 방법에 대한 것으로, 보다 상세하게는 이온 빔 식각 방법을 이용한 미세 패턴 형성 방법에 대한 것이다.
고집적화된 반도체 소자를 제조하는데 있어서 패턴들의 미세화가 필수적이다. 좁은 면적 내에 많은 소자를 집적시키기 위하여 개별 소자의 크기를 가능한 한 작게 형성하여야 하며, 이를 위하여 형성하고자 하는 패턴들 각각의 폭과 상기 패턴들 사이의 간격의 합인 피치를 작게 하여야 한다. 최근, 반도체 소자의 디자인 룰(design rule)이 급격하게 감소되고 있고, 반도체 소자 구현에 필요한 패턴들을 형성하기 위한 포토 리소그래피 공정의 해상도 한계로 인하여 미세 피치를 가지는 패턴들을 형성하는데 한계가 있다.
본 발명이 이루고자 하는 일 기술적 과제는 제조 공정이 단순화된 미세 패턴 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 미세 패턴들의 피치(pitch)를 용이하게 조절할 수 있는 미세 패턴 형성 방법을 제공하는데 있다.
본 발명에 따른 미세 패턴 형성 방법은, 기판 상에 상부 마스크막을 형성하는 것; 상기 상부 마스크막 상에 예비 마스크 패턴들을 형성하는 것; 및 상기 예비 마스크 패턴들을 식각 마스크로 상기 상부 마스크 막을 식각하여 상부 마스크 패턴들을 형성하는 것을 포함할 수 있다. 상기 상부 마스크 패턴들을 형성하는 것은, 이온 빔을 이용한 식각 공정을 수행하여 상기 상부 마스크막을 식각하는 것을 포함할 수 있다. 상기 상부 마스크 패턴들은 상기 예비 마스크 패턴들의 각각의 아래에 형성되는 제1 상부 마스크 패턴, 및 상기 예비 마스크 패턴들 사이에 형성되고 상기 제1 상부 마스크 패턴으로부터 이격되는 제2 상부 마스크 패턴을 포함할 수 있다.
본 발명에 따른 미세 패턴 형성 방법은, 기판 상에 상부 마스크막을 형성하는 것; 상기 상부 마스크막 상에 예비 마스크 패턴들을 형성하는 것; 및 상기 예비 마스크 패턴들을 식각 마스크로 상기 상부 마스크 막을 식각하여 상부 마스크 패턴들을 형성하는 것을 포함할 수 있다. 상기 상부 마스크 패턴들을 형성하는 것은, 이온 빔을 이용한 식각 공정을 수행하여 상기 상부 마스크막을 식각하는 것을 포함할 수 있다. 상기 식각 공정 동안 상기 이온 빔의 입사각은, 상기 상부 마스크막이 상기 예비 마스크 패턴들 사이에서 상기 이온 빔이 조사되지 않는 그늘진 영역(shaded area)을 가지도록 제어될 수 있다.
본 발명의 개념에 따르면, 예비 마스크 패턴들이 형성된 기판 상에 이온 빔을 이용한 식각 공정이 수행되어, 상기 예비 마스크 패턴들보다 작은 피치를 갖는 상부 마스크 패턴들이 형성될 수 있다. 상기 상부 마스크 패턴들을 식각 마스크로 이용하여 하부막들을 식각함으로써, 미세 패턴들이 형성될 수 있다. 상기 상부 마스크 패턴들이 상기 식각 공정에 의해 상기 예비 마스크 패턴들보다 작은 피치를 가지도록 형성됨에 따라, 상기 미세 패턴들을 형성하기 위한 제조 공정이 단순화될 수 있다.
더하여, 상기 식각 공정 동안 상기 이온 빔의 입사각, 이온 전류, 이온 에너지, 및 조사 시간 중 적어도 하나를 제어함으로서, 상기 상부 마스크 패턴들의 피치가 용이하게 제어될 수 있고, 이에 따라, 상기 상부 마스크 패턴들을 식각 마스크로 이용하여 형성되는 상기 미세 패턴들의 피치가 용이하게 제어될 수 있다.
도 1 내지 도 5는 본 발명의 일부 실시예들에 따른 미세 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 6a 내지 도 11a는 본 발명의 일부 실시예들에 따른 미세 패턴 형성 방법을 설명하기 위한 도면들로, 도 2의 A부분에 대응하는 도면들이다.
도 6b 내지 도 11b는 본 발명의 일부 실시예들에 따른 미세 패턴 형성 방법을 설명하기 위한 도면들로, 도 3의 B부분에 대응하는 도면들이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1 내지 도 5는 본 발명의 일부 실시예들에 따른 미세 패턴 형성 방법을 설명하기 위한 단면도들이다. 도 6a 내지 도 11a는 본 발명의 일부 실시예들에 따른 미세 패턴 형성 방법을 설명하기 위한 도면들로, 도 2의 A부분에 대응하는 도면들이다. 도 6b 내지 도 11b는 본 발명의 일부 실시예들에 따른 미세 패턴 형성 방법을 설명하기 위한 도면들로, 도 3의 B부분에 대응하는 도면들이다.
도 1을 참조하면, 기판(100) 상에 식각 대상막(110), 하부 마스크막(120), 상부 마스크막(130), 및 예비 마스크막(140)이 차례로 적층될 수 있다. 상기 식각 대상막(110), 상기 하부 마스크막(120), 상기 상부 마스크막(130), 및 상기 예비 마스크막(140)은 상기 기판(100)의 상면에 수직한 제1 방향(D1)을 따라 차례로 적층될 수 있다. 상기 기판(100)은 반도체 기판(일 예로, 실리콘 기판, 게르마늄 기판, 및/또는 실리콘-게르마늄 기판 등)일 수 있다. 상기 식각 대상막(110)은 도전막이거나 절연막일 수 있다. 상기 하부 마스크막(120)은 상기 식각 대상막(110)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있고, 상기 상부 마스크막(130)은 상기 하부 마스크막(120)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다. 상기 예비 마스크막(140)은 상기 상부 마스크막(130)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다.
상기 예비 마스크막(140) 상에 희생 패턴들(150)이 형성될 수 있다. 상기 희생 패턴들(150)은 상기 기판(100)의 상기 상면에 평행한 제2 방향(D2)을 따라 배열될 수 있다. 일부 실시예들에 따르면, 상기 희생 패턴들(150)은 상기 기판(100)의 상기 상면에 평행하고 상기 제2 방향(D2)에 교차하는 방향으로 연장되는 라인 형태일 수 있으나, 본 발명의 개념은 이에 한정되지 않는다. 상기 희생 패턴들(150)은 포토 레지스트 패턴들이거나 하드 마스크 패턴들일 수 있다. 상기 희생 패턴들(150)이 하드 마스크 패턴들인 경우, 상기 희생 패턴들(150)은 산화물, 질화물, 및/또는 산질화물을 포함하되, 상기 예비 마스크막(140)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다. 상기 희생 패턴들(150)을 형성하는 것은, 상기 희생 패턴들(150)의 평면적 형상을 정의하는 포토 마스크를 이용한 포토 리소그래피 공정을 수행하는 것을 포함할 수 있다.
도 2를 참조하면, 상기 희생 패턴들(150)을 식각 마스크로 상기 예비 마스크막(140)을 식각하여, 상기 상부 마스크막(130) 상에 예비 마스크 패턴들(142)이 형성될 수 있다. 상기 예비 마스크 패턴들(142)은 상기 기판(100)의 상기 상면에 평행하고 상기 제2 방향(D2)에 교차하는 상기 방향으로 연장되는 라인 형태일 수 있으나, 본 발명의 개념은 이에 한정되지 않는다. 상기 예비 마스크 패턴들(142)은 상기 제2 방향(D2)을 따라 배열될 수 있다. 상기 예비 마스크 패턴들(142)의 각각은 상기 제1 방향(D1)에 따른 높이(H)를 가질 수 있고, 상기 제2 방향(D2)에 따른 제1 폭(W1)을 가질 수 있다. 상기 예비 마스크 패턴들(142)은 상기 제2 방향(D2)을 따라 제1 거리(d1)로 서로 이격될 수 있다. 상기 예비 마스크 패턴들(142)의 피치(pitch)는 상기 제1 폭(W1) 및 상기 제1 거리(d1)의 합으로 정의될 수 있다. 상기 예비 마스크 패턴들(142)의 각각은 서로 대향하는 제1 측벽(142S1) 및 제2 측벽(142S2)을 가질 수 있고, 상기 예비 마스크 패턴들(142)의 각각의 상기 제1 측벽(142S1)은 바로 인접하는 예비 마스크 패턴(142)의 상기 제2 측벽(142S2)과 마주할 수 있다. 상기 예비 마스크 패턴들(142) 사이에 상기 상부 마스크막(130)의 상면이 노출될 수 있다.
상기 예비 마스크 패턴들(142)이 형성된 상기 기판(100) 상에 이온 빔(IB)을 이용한 식각 공정이 수행될 수 있다. 상기 식각 공정 동안, 상기 이온 빔(IB)은 상기 상부 마스크막(130)의 상기 상면에 대하여 일 입사각(θ)으로 조사될 수 있다. 상기 입사각(θ)은 상기 기판(100)의 상기 상면과 상기 이온 빔(IB) 사이의 각도로 정의될 수 있다. 상기 이온 빔(IB)은 상기 예비 마스크 패턴들(142)의 각각의 상기 제1 측벽(142S1)을 향하여 조사되는 제1 이온 빔(IB1), 및 상기 예비 마스크 패턴들(142)의 각각의 상기 제2 측벽(142S2)을 향하여 조사되는 제2 이온 빔(IB2)을 포함할 수 있다. 일부 실시예들에 따르면, 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)은 상기 상부 마스크막(130)의 상기 상면에 대하여 서로 동일한 입사각(θ)으로 조사될 수 있다. 일 예로, 상기 식각 공정 동안 상기 기판(100)은 상기 기판(100)의 상기 상면에 수직한 법선을 회전축으로 회전할 수 있고, 이에 따라, 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)은 상기 입사각(θ)으로 순차로 조사될 수 있다. 다른 예로, 상기 식각 공정 동안 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)은 서로 대칭을 이루도록 상기 입사각(θ)으로 동시에 조사될 수 있다.
상기 식각 공정 동안, 상기 상부 마스크막(130)은 상기 예비 마스크 패턴들(142) 사이에서 상기 이온 빔(IB)이 조사되지 않는 그늘진 영역(shaded area, 138)을 가질 수 있다. 상기 이온 빔(IB)의 상기 입사각(θ)은 상기 상부 마스크막(130)이 상기 그늘진 영역(138)을 가지도록 제어될 수 있다.
구체적으로, 도 6a를 참조하면, 상기 이온 빔(IB)이 제1 입사각(θa)으로 조사되는 경우, 상기 제1 입사각(θa)은 아래의 수학식1에 의해 정의될 수 있다.
[수학식1]
θa= arctan(H/d1)
여기서, θa는 상기 제1 입사각(θa)이고, H는 상기 예비 마스크 패턴들(142)의 각각의 상기 높이(H)이고, d1은 상기 예비 마스크 패턴들(142) 사이의 상기 제1 거리(d1)이다. 상기 이온 빔(IB)이 상기 제1 입사각(θa)으로 조사되는 경우, 상기 예비 마스크 패턴들(142) 사이의 상기 상부 마스크막(130)의 상기 상면은 상기 이온 빔(IB)에 부분적으로 노출될 수 있다. 상기 예비 마스크 패턴들(142) 사이의 상기 상부 마스크막(130)의 상기 상면 상으로 조사되는 상기 이온 빔(IB)의 일부는 상기 예비 마스크 패턴들(142)에 의해 차단(block)될 수 있고, 이에 따라, 상기 상부 마스크막(130)은 상기 예비 마스크 패턴들(142) 사이에서 상기 이온 빔(IB)이 조사되지 않는 상기 그늘진 영역(shaded area, 138)을 가질 수 있다.
도 7a를 참조하면, 상기 이온 빔(IB)이 제2 입사각(θb)으로 조사되는 경우, 상기 제2 입사각(θb)은 아래의 수학식2에 의해 정의될 수 있다.
[수학식2]
θb= arctan((2xH)/d1)
여기서, θb는 상기 제2 입사각(θb)이고, H 및 d1은 수학식1에서의 정의와 동일하다. 상기 이온 빔(IB)이 상기 제2 입사각(θb)으로 조사되는 경우, 상기 예비 마스크 패턴들(142) 사이의 상기 상부 마스크막(130)의 상기 상면은 상기 이온 빔(IB)에 전부 노출될 수 있다. 이에 따라, 상기 상부 마스크막(130)은 상기 예비 마스크 패턴들(142) 사이에서 상기 그늘진 영역(shaded area, 138)을 갖지 않을 수 있다.
도 2를 다시 참조하면, 상기 이온 빔(IB)의 상기 입사각(θ)은 상기 제1 입사각(θa)보다 크거나 같고 상기 제2 입사각(θb)보다 작을 수 있다(즉, θa≤θ<θb). 이에 따라, 상기 식각 공정 동안 상기 상부 마스크막(130)은 상기 예비 마스크 패턴들(142) 사이에서 상기 그늘진 영역(138)을 가질 수 있다.
도 3을 참조하면, 상기 식각 공정에 의해 상기 상부 마스크막(130)이 패터닝되어 상부 마스크 패턴들(136)이 형성될 수 있다. 상기 상부 마스크 패턴들(136)은 상기 예비 마스크 패턴들(142)의 각각의 아래에 형성되는 제1 상부 마스크 패턴(132), 및 상기 예비 마스크 패턴들(142) 사이에 형성되는 제2 상부 마스크 패턴(134)을 포함할 수 있다. 상기 예비 마스크 패턴들(142)은 상기 식각 공정 동안 식각 마스크로 이용될 수 있고, 이에 따라, 상기 예비 마스크 패턴들(142)의 각각의 아래에 상기 제1 상부 마스크 패턴(132)이 형성될 수 있다. 상기 상부 마스크막(130)은 상기 예비 마스크 패턴들(142) 사이에서 상기 그늘진 영역(138)을 가질 수 있고, 상기 그늘진 영역(138)은 상기 이온 빔(IB)에 노출되지 않기 때문에 상기 식각 공정에 의해 식각되지 않을 수 있다. 이에 따라, 상기 상부 마스크막(130)의 상기 그늘진 영역(138)의 적어도 일부는 상기 식각 공정에 의해 제거되지 않고 상기 예비 마스크 패턴들(142) 사이에 남아 상기 제2 상부 마스크 패턴(134)을 정의할 수 있다.
구체적으로, 도 6a 및 도 6b를 참조하면, 상기 이온 빔(IB)이 상기 제1 입사각(θa)으로 조사되는 경우, 상기 예비 마스크 패턴들(142) 사이에서 상기 상부 마스크막(130)은 상기 이온 빔(IB)에 노출되는 영역, 및 상기 이온 빔(IB)에 노출되지 않는 상기 그늘진 영역(shaded area, 138)을 포함할 수 있다. 상기 상부 마스크막(130)의 상기 노출된 영역은 상기 식각 공정에 의해 식각될 수 있고, 이에 따라, 상기 상부 마스크막(130)을 관통하는 개구부(160)가 형성될 수 있다. 상기 이온 빔(IB)이 상기 예비 마스크 패턴들(142)의 각각의 상기 제1 측벽(142S1)을 향하여 조사되는 상기 제1 이온 빔(IB1), 및 상기 예비 마스크 패턴들(142)의 각각의 상기 제2 측벽(142S2)을 향하여 조사되는 상기 제2 이온 빔(IB2)을 포함함에 따라, 상기 예비 마스크 패턴들(142) 사이에 한 쌍의 상기 개구부들(160)이 형성될 수 있다. 상기 한 쌍의 개구부들(160) 중 하나는, 상기 제1 이온 빔(IB1)에 노출되는, 상기 상부 마스크막(130)의 일 영역이 식각되어 형성될 수 있고, 상기 한 쌍의 개구부들(160) 중 다른 하나는, 상기 제2 이온 빔(IB2)에 노출되는, 상기 상부 마스크막(130)의 다른 영역이 식각되어 형성될 수 있다. 상기 그늘진 영역(138)은 상기 식각 공정에 의해 식각되지 않고 상기 예비 마스크 패턴들(142) 사이에 남아 상기 제2 상부 마스크 패턴(134)을 정의할 수 있다. 상기 제2 상부 마스크 패턴(134)은 상기 한 쌍의 개구부들(160)에 의해 정의되는 측벽들을 가질 수 있다. 상기 제1 상부 마스크 패턴(132)은 상기 한 쌍의 개구부들(160) 중 대응하는 하나에 의해 상기 제2 상부 마스크 패턴(134)으로부터 이격될 수 있다.
도 7a 및 도 7b를 참조하면, 상기 이온 빔(IB)이 상기 제2 입사각(θb)으로 조사되는 경우, 상기 예비 마스크 패턴들(142) 사이의 상기 상부 마스크막(130)의 상기 상면은 상기 이온 빔(IB)에 전부 노출될 수 있다. 이에 따라, 상기 예비 마스크 패턴들(142) 사이의 상기 상부 마스크막(130)은 상기 식각 공정에 의해 식각될 수 있고, 상기 상부 마스크 패턴들(136)의 각각은 상기 예비 마스크 패턴들(142)의 각각의 아래에 국소적으로 형성될 수 있다. 즉, 상기 상부 마스크 패턴들(136)은 상기 예비 마스크 패턴들(142) 사이에 형성되지 않을 수 있다.
도 2 및 도 3을 참조하면, 상기 이온 빔(IB)의 상기 입사각(θ)이 상기 제1 입사각(θa)보다 크거나 같고 상기 제2 입사각(θb)보다 작도록 제어됨에 따라(즉, θa≤θ<θb), 상기 상부 마스크막(130)은 상기 예비 마스크 패턴들(142) 사이에서 상기 그늘진 영역(138)을 가질 수 있다. 상기 그늘진 영역(138)은 상기 식각 공정 동안 식각되지 않고 남아 상기 제2 상부 마스크 패턴(134)을 정의할 수 있다. 이에 따라, 상기 상부 마스크 패턴들(136)은 상기 예비 마스크 패턴들(142)의 각각의 아래의 상기 제1 상부 마스크 패턴(132), 및 상기 예비 마스크 패턴들(142) 사이의 상기 제2 상부 마스크 패턴(134)을 포함할 수 있다.
도 3을 다시 참조하면, 상기 상부 마스크 패턴들(136)은 상기 제2 방향(D2)을 따라 배열될 수 있다. 상기 상부 마스크 패턴들(136)은 상기 기판(100)의 상기 상면에 평행하고 상기 제2 방향(D2)에 교차하는 상기 방향으로 연장되는 라인 형태일 수 있으나, 본 발명의 개념은 이에 한정되지 않는다. 상기 상부 마스크 패턴들(136)은 상기 제2 방향(D2)을 따라 제2 거리(d2)로 서로 이격될 수 있다. 상기 제2 상부 마스크 패턴(134)은 상기 제2 방향(D2)을 따라 제2 거리(d2)로 상기 제1 상부 마스크 패턴(132)으로부터 이격될 수 있다. 상기 제1 상부 마스크 패턴(132)은 상기 제2 방향(D2)에 따른 제2 폭(W2)을 가질 수 있고, 상기 제2 상부 마스크 패턴(134)은 상기 제2 방향(D2)에 따른 제3 폭(W3)을 가질 수 있다. 상기 제2 폭(W2) 및 상기 제3 폭(W3)은 서로 같거나 다를 수 있다. 상기 상부 마스크 패턴들(136)의 피치(pitch)는 상기 제2 폭(W2) 및 상기 제2 거리(d2)의 합, 또는 상기 제3 폭(W3) 및 상기 제2 거리(d2)의 합으로 정의될 수 있다. 상기 상부 마스크 패턴들(136)의 상기 피치(pitch)는 상기 예비 마스크 패턴들(142)의 상기 피치(pitch)보다 작을 수 있다. 상기 상부 마스크 패턴들(136) 사이에서 상기 하부 마스크막(120)의 상면이 노출될 수 있다.
일부 실시예들에 따르면, 상기 이온 빔(IB)의 상기 입사각(θ)을 제어하여 상기 상부 마스크 패턴들(136) 사이의 상기 제2 거리(d2) 및 상기 제2 상부 마스크 패턴(134)의 상기 제3 폭(W3)이 조절될 수 있다.
구체적으로, 도 8a를 참조하면, 상기 이온 빔(IB)의 상기 입사각(θ)이 증가함에 따라(즉, θ1<θ2<θ3, 여기서, θa≤θ1, θ3<θb), 상기 그늘진 영역(138)의 크기가 감소할 수 있다(즉, s1 > s2 > s3). 이에 따라, 상기 예비 마스크 패턴들(142) 사이에서 상기 이온 빔(IB)에 노출되는, 상기 상부 마스크막(130)의 상기 노출된 영역의 크기가 증가할 수 있다.
도 8b를 참조하면, 상기 상부 마스크막(130)의 상기 노출된 영역은 상기 식각 공정에 의해 식각될 수 있고, 이에 따라, 상기 상부 마스크막(130)을 관통하는 상기 개구부(160)가 형성될 수 있다. 상기 이온 빔(IB)이 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)을 포함함에 따라, 상기 예비 마스크 패턴들(142) 사이에 상기 한 쌍의 개구부들(160)이 형성될 수 있다. 상기 한 쌍의 개구부들(160) 중 하나는, 상기 제1 이온 빔(IB1)에 노출되는, 상기 상부 마스크막(130)의 일 영역이 식각되어 형성될 수 있고, 상기 한 쌍의 개구부들(160) 중 다른 하나는, 상기 제2 이온 빔(IB2)에 노출되는, 상기 상부 마스크막(130)의 다른 영역이 식각되어 형성될 수 있다. 상기 상부 마스크 패턴들(136) 사이의 상기 제2 거리(d2)는 상기 한 쌍의 개구부들(160)의 각각의 폭(width)에 대응할 수 있다. 상기 이온 빔(IB)의 상기 입사각(θ)이 증가함에 따라(즉, θ1<θ2<θ3, 여기서, θa≤θ1, θ3<θb), 상기 한 쌍의 개구부들(160)의 각각의 상기 폭이 증가할 수 있고, 이에 따라, 상기 상부 마스크 패턴들(136) 사이의 상기 제2 거리(d2)가 증가할 수 있다(즉, d2<d2_1). 상기 그늘진 영역(138)은 상기 식각 공정에 의해 식각되지 않고 상기 예비 마스크 패턴들(142) 사이에 남아 상기 제2 상부 마스크 패턴(134)을 정의할 수 있다. 상기 제2 상부 마스크 패턴(134)은 상기 한 쌍의 개구부들(160)에 의해 정의되는 측벽들을 가질 수 있다. 상기 이온 빔(IB)의 상기 입사각(θ)이 증가함에 따라(즉, θ1<θ2<θ3, 여기서, θa≤θ1, θ3<θb), 상기 그늘진 영역(138)의 크기가 감소할 수 있고(즉, s1 > s2 > s3), 이에 따라, 상기 제2 상부 마스크 패턴(134)의 상기 제3 폭(W3)이 감소할 수 있다(즉, W3>W3_1).
도 2 및 도 3을 다시 참조하면, 상기 식각 공정은 불활성 가스 또는 반응성 가스를 이온 소스로 이용하는 이온 빔 식각 공정일 수 있다. 일부 실시예들에 따르면, 상기 식각 공정은 불활성 가스(일 예로, 아르곤 가스)를 이온 소스로 이용할 수 있다. 이 경우, 상기 예비 마스크 패턴들(142)은 상기 상부 마스크막(130)보다 원자간 결합력이 강한 물질을 포함할 수 있다. 일 예로, 상기 예비 마스크 패턴들(142)은 단원자로 이루어진 금속 물질(일 예로, 텅스텐)을 포함할 수 있고, 상기 상부 마스크막(130)은 반도체 물질(일 예로, 실리콘) 및 이종원자로 이루어진 화합물(일 예로, 산화물, 질화물, 및/또는 산질화물) 중 적어도 하나를 포함할 수 있다. 상기 예비 마스크 패턴들(142)이 상기 상부 마스크막(130)보다 원자간 결합력이 강한 물질을 포함함에 따라, 상기 예비 마스크 패턴들(142)은 상기 식각 공정 동안 상기 상부 마스크막(130)에 대하여 식각 선택성을 가질 수 있다. 다른 실시예들에 따르면, 상기 식각 공정은 반응성 가스(일 예로, 산소 가스 또는 사불화탄소(CF4) 가스)를 이온 소스로 이용할 수 있다. 이 경우, 상기 예비 마스크 패턴들(142)은 상기 상부 마스크막(130)보다 상기 반응성 가스로부터 생성되는 이온과의 반응성이 낮은 물질을 포함할 수 있다. 이에 따라, 상기 예비 마스크 패턴들(142)은 상기 식각 공정 동안 상기 상부 마스크막(130)에 대하여 식각 선택성을 가질 수 있다. 일 예로, 상기 상부 마스크막(130)은 실리콘, 탄소 함유 실리콘, 산화물, 질화물, 및 산질화물 중 적어도 하나를 포함할 수 있고, 상기 예비 마스크 패턴들(142)은 실리콘, 탄소 함유 실리콘, 산화물, 질화물, 및 산질화물 중 적어도 하나를 포함하되, 상기 상부 마스크막(130)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다.
일부 실시예들에 따르면, 상기 식각 공정이 불활성 가스(일 예로, 아르곤 가스)를 이온 소스로 이용하는 이온 빔 식각 공정인 경우, 상기 이온 빔(IB)의 이온 에너지(ion energy), 이온 전류(ion current), 및 조사 시간(irradiation time) 중 적어도 하나를 제어하여 상기 상부 마스크 패턴들(136) 사이의 상기 제2 거리(d2) 및 상기 제2 상부 마스크 패턴(134)의 상기 제3 폭(W3)이 조절될 수 있다.
구체적으로, 도 9a를 참조하면, 상기 이온 빔(IB)이 상기 입사각(θ)을 가지고 조사되는 경우, 상기 이온 빔(IB)의 이온 에너지(ion energy), 이온 전류(ion current), 및 조사 시간(irradiation time) 중 적어도 하나가 변경되더라도, 상기 상부 마스크막(130)은 상기 예비 마스크 패턴들(142) 사이에서 상기 이온 빔(IB)에 부분적으로 노출될 수 있다. 즉, 상기 상부 마스크막(130)은 상기 예비 마스크 패턴들(142) 사이에서 상기 이온 빔(IB)에 노출되는 영역, 및 상기 그늘진 영역(138)을 포함할 수 있다.
도 9b를 참조하면, 상기 상부 마스크막(130)의 상기 노출된 영역이 상기 식각 공정에 의해 식각될 수 있고, 이에 따라, 상기 상부 마스크막(130)을 관통하는 상기 개구부(160)가 형성될 수 있다. 상기 이온 빔(IB)이 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)을 포함함에 따라, 상기 예비 마스크 패턴들(142) 사이에 상기 한 쌍의 개구부들(160)이 형성될 수 있다. 상기 상부 마스크 패턴들(136) 사이의 상기 제2 거리(d2)는 상기 한 쌍의 개구부들(160)의 각각의 폭(width)에 대응할 수 있다. 상기 식각 공정이 불활성 가스(일 예로, 아르곤 가스)를 이온 소스로 이용하는 경우, 상기 식각 공정의 물리적 식각 특성으로 인해, 상기 식각 공정 동안 상기 예비 마스크 패턴들(142)이 손실될 수 있다. 이 경우, 상기 이온 빔(IB)의 이온 에너지(ion energy), 이온 전류(ion current), 및 조사 시간(irradiation time) 중 적어도 하나가 증가함에 따라 상기 예비 마스크 패턴들(142)의 측벽들의 손실이 증가할 수 있고, 이에 따라, 상기 한 쌍의 개구부들(160)의 각각의 상기 폭이 증가할 수 있다. 즉, 상기 이온 빔(IB)의 이온 에너지(ion energy), 이온 전류(ion current), 및 조사 시간(irradiation time) 중 적어도 하나가 증가함에 따라 상기 상부 마스크 패턴들(136) 사이의 상기 제2 거리(d2)가 증가할 수 있다(즉, d2<d2_2). 상기 그늘진 영역(138)은 상기 식각 공정에 의해 식각되지 않고 상기 예비 마스크 패턴들(142) 사이에 남아 상기 제2 상부 마스크 패턴(134)을 정의할 수 있다. 상기 제2 상부 마스크 패턴(134)은 상기 한 쌍의 개구부들(160)에 의해 정의되는 측벽들을 가질 수 있다. 상기 제2 상부 마스크 패턴(134)의 상기 제3 폭(W3)은, 상기 이온 빔(IB)의 이온 에너지(ion energy), 이온 전류(ion current), 및 조사 시간(irradiation time) 중 적어도 하나가 증가함에 따라 감소하거나(즉, W3>W3_2) 실질적으로 일정하게 유지될 수 있다(즉, W3≒W3_2).
일부 실시예들에 따르면, 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)은 서로 다른 입사각(θ)으로 조사되도록 제어될 수 있다. 이에 따라, 상기 상부 마스크 패턴들(136) 사이의 상기 제2 거리(d2) 및 상기 제2 상부 마스크 패턴(134)의 상기 제3 폭(W3)이 조절될 수 있다.
구체적으로, 도 10a를 참조하면, 상기 제1 이온 빔(IB1)은 상기 상부 마스크막(130)의 상기 상면에 대하여 제3 입사각(θc)으로 조사될 수 있고, 상기 제2 이온 빔(IB2)은 상기 상부 마스크막(130)의 상기 상면에 대하여 제4 입사각(θd)으로 조사될 수 있다. 상기 제3 입사각(θc) 및 상기 제4 입사각(θd)의 각각은, 도 6a 및 도 7a를 참조하여 설명한 바와 같이, 상기 제1 입사각(θa)보다 크거나 같고 상기 제2 입사각(θb)보다 작되(즉, θa≤θc<θb, θa≤θd<θb), 상기 제3 입사각(θc)은 상기 제4 입사각(θd)과 다를 수 있다(즉, θc≠θd). 상기 제3 입사각(θc) 및 상기 제4 입사각(θd)은 상기 상부 마스크막(130)이 상기 예비 마스크 패턴들(142) 사이에서 상기 그늘진 영역(138)을 가지도록 제어될 수 있다.
도 10b를 참조하면, 상기 예비 마스크 패턴들(142) 사이에서 상기 제1 이온 빔(IB1)에 노출되는, 상기 상부 마스크막(130)의 일 영역이 상기 식각 공정에 의해 식각되어 제1 개구부(160a)가 형성될 수 있다. 상기 예비 마스크 패턴들(142) 사이에서 상기 제2 이온 빔(IB2)에 노출되는, 상기 상부 마스크막(130)의 다른 영역이 상기 식각 공정에 의해 식각되어 제2 개구부(160b)가 형성될 수 있다. 상기 그늘진 영역(138)은 상기 식각 공정에 의해 식각되지 않고 상기 예비 마스크 패턴들(142) 사이에 남아 상기 제2 상부 마스크 패턴(134)을 정의할 수 있다. 상기 제2 상부 마스크 패턴(134)은 상기 제1 개구부(160a) 및 상기 제2 개구부(160b)에 의해 정의되는 측벽들을 가질 수 있다. 상기 제1 상부 마스크 패턴(132)은 상기 제1 개구부(160a) 및 상기 제2 개구부(160b) 중 대응하는 하나에 의해 상기 제2 상부 마스크 패턴(134)으로부터 이격될 수 있다. 상기 제1 개구부(160a)에 의해 서로 이격되는 상기 제1 상부 마스크 패턴(132) 및 상기 제2 상부 마스크 패턴(134) 사이의 거리(d2_3a)는 상기 제1 개구부(160a)의 폭에 대응할 수 있다. 상기 제2 개구부(160b)에 의해 서로 이격되는 상기 제1 상부 마스크 패턴(132) 및 상기 제2 상부 마스크 패턴(134) 사이의 거리(d2_3b)는 상기 제2 개구부(160b)의 폭에 대응할 수 있다. 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)이 서로 다른 상기 제3 입사각(θc) 및 상기 제4 입사각(θd)으로 각각 조사되도록 제어됨에 따라, 상기 제1 개구부(160a) 및 상기 제2 개구부(160b)는 서로 다른 폭(width)을 가질 수 있다. 즉, 상기 제1 개구부(160a)에 의해 서로 이격되는 상기 제1 상부 마스크 패턴(132) 및 상기 제2 상부 마스크 패턴(134) 사이의 상기 거리(d2_3a)는, 상기 제2 개구부(160b)에 의해 서로 이격되는 상기 제1 상부 마스크 패턴(132) 및 상기 제2 상부 마스크 패턴(134) 사이의 상기 거리(d2_3b)와 다를 수 있다. 따라서, 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)이 서로 다른 입사각(θ)으로 조사되도록 제어됨에 따라, 상기 상부 마스크 패턴들(136) 사이의 상기 제2 거리(d2)가 다양하게 조절될 수 있다. 상기 제1 상부 마스크 패턴(132)은, 도 3을 참조하여 설명한 바와 같이, 상기 제2 폭(W2)을 가질 수 있다. 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)이 서로 다른 상기 제3 입사각(θc) 및 상기 제4 입사각(θd)으로 각각 조사되도록 제어됨에 따라, 상기 제2 상부 마스크 패턴(134)의 상기 제3 폭(W3)이 조절될 수 있다. 상기 제3 입사각(θc) 및 상기 제4 입사각(θd)은 상기 제2 상부 마스크 패턴(134)이, 상기 제1 상부 마스크 패턴(132)의 상기 제2 폭(W2)과 다른 소정의 폭(W3_3)을 가지도록 제어될 수 있다. 이 경우, 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)이 서로 다른 입사각(θ)으로 조사되도록 제어됨에 따라, 상기 상부 마스크 패턴들(136)은 서로 다른 폭을 갖는 상기 제1 상부 마스크 패턴(132) 및 상기 제2 상부 마스크 패턴(134)을 포함할 수 있다.
일부 실시예들에 따르면, 상기 식각 공정이 불활성 가스(일 예로, 아르곤 가스)를 이온 소스로 이용하는 이온 빔 식각 공정인 경우, 상기 제1 이온 빔(IB1) 및 상기 제2 이온 빔(IB2)은 서로 동일한 입사각(θ)으로 조사되도록 제어되되, 상기 제1 이온 빔(IB1)의 이온 에너지, 이온 전류, 및 조사 시간 중 적어도 하나가 상기 제2 이온 빔(IB2)과 다를 수 있다.
구체적으로, 도 11a를 참조하면, 상기 제1 이온 빔(IB1)은 상기 상부 마스크막(130)의 상기 상면에 대하여 상기 제3 입사각(θc)으로 조사될 수 있고, 상기 제2 이온 빔(IB2)은 상기 상부 마스크막(130)의 상기 상면에 대하여 상기 제4 입사각(θd)으로 조사될 수 있다. 상기 제3 입사각(θc) 및 상기 제4 입사각(θd)의 각각은, 도 6a 및 도 7a를 참조하여 설명한 바와 같이, 상기 제1 입사각(θa)보다 크거나 같고 상기 제2 입사각(θb)보다 작을 수 있다(즉, θa≤θc<θb, θa≤θd<θb). 본 실시예에 따르면, 도 10a 및 도 10b를 참조하여 설명한 바와 달리, 상기 제3 입사각(θc) 및 상기 제4 입사각(θd)은 서로 같되(즉, θc=θd), 상기 제1 이온 빔(IB1)의 이온 에너지, 이온 전류, 및 조사 시간 중 적어도 하나가 상기 제2 이온 빔(IB2)과 다를 수 있다. 상기 제3 입사각(θc) 및 상기 제4 입사각(θd)은 상기 상부 마스크막(130)이 상기 예비 마스크 패턴들(142) 사이에서 상기 그늘진 영역(138)을 가지도록 제어될 수 있다.
도 11b를 참조하면, 상기 제1 이온 빔(IB1)의 이온 에너지, 이온 전류, 및 조사 시간 중 적어도 하나가 상기 제2 이온 빔(IB2)과 다르도록 제어됨에 따라, 도 10a 및 도 10b를 참조하여 설명한 바와 같이, 상기 제1 개구부(160a) 및 상기 제2 개구부(160b)는 서로 다른 폭(width)을 가지도록 형성될 수 있다. 따라서, 상기 상부 마스크 패턴들(136) 사이의 상기 제2 거리(d2)가 다양하게 조절될 수 있다. 이 경우, 상기 제2 상부 마스크 패턴(134)은, 상기 제1 상부 마스크 패턴(132)의 상기 제2 폭(W2)과 다른 상기 소정의 폭(W3_3)을 가질 수 있고, 이에 따라, 상기 상부 마스크 패턴들(136)은 서로 다른 폭을 갖는 상기 제1 상부 마스크 패턴(132) 및 상기 제2 상부 마스크 패턴(134)을 포함할 수 있다.
도 4를 참조하면, 상기 상부 마스크 패턴들(136)이 형성된 후, 상기 예비 마스크 패턴들(142)이 제거될 수 있다. 상기 예비 마스크 패턴들(142)을 제거하는 것은, 상기 상부 마스크 패턴들(136) 및 상기 하부 마스크막(120)에 대하여 식각 선택성을 갖는 식각 공정을 수행하는 것을 포함할 수 있다. 상기 상부 마스크 패턴들(136)을 식각 마스크로 상기 하부 마스크막(120)을 식각하여 하부 마스크 패턴들(122)이 형성될 수 있다. 상기 하부 마스크 패턴들(122)은 상기 기판(100)의 상기 상면에 평행하고 상기 제2 방향(D2)에 교차하는 상기 방향으로 연장되는 라인 형태일 수 있으나, 본 발명의 개념은 이에 한정되지 않는다. 상기 하부 마스크 패턴들(122)의 각각은 상기 제2 방향(D2)을 따른 제4 폭(W4)을 가질 수 있고, 상기 하부 마스크 패턴들(122)은 상기 제2 방향(D2)을 따라 제3 거리(d3)로 서로 이격될 수 있다. 상기 하부 마스크 패턴들(122)의 피치(pitch)는 상기 제4 폭(W4) 및 상기 제3 거리(d3)의 합으로 정의될 수 있다. 상기 하부 마스크 패턴들(122)의 상기 피치(pitch)는 상기 상부 마스크 패턴들(136)의 상기 피치와 실질적으로 동일할 수 있다.
도 5를 참조하면, 상기 하부 마스크 패턴들(122)을 식각 마스크로 상기 식각 대상막(110)을 식각하여 패턴들(112)이 형성될 수 있다. 상기 상부 마스크 패턴들(136)은 일 예로, 상기 패턴들(112)을 형성하기 위한 식각 공정 동안 손실되어 제거되거나, 다른 예로, 상기 패턴들(112)을 형성하기 위한 상기 식각 공정 전에 추가적인 공정을 수행하여 제거될 수 있다. 상기 추가적인 공정이 수행되는 경우, 상기 상부 마스크 패턴들(136)을 제거하는 것은 상기 하부 마스크 패턴들(122) 및 상기 식각 대상막(110)에 대하여 식각 선택성을 갖는 식각 공정을 수행하는 것을 포함할 수 있다. 상기 패턴들(112)은 상기 기판(100)의 상기 상면에 평행하고 상기 제2 방향(D2)에 교차하는 상기 방향으로 연장되는 라인 형태일 수 있으나, 본 발명의 개념은 이에 한정되지 않는다. 상기 패턴들(112)의 각각은 상기 제2 방향(D2)을 따른 제5 폭(W5)을 가질 수 있고, 상기 패턴들(112)은 상기 제2 방향(D2)을 따라 제4 거리(d4)로 서로 이격될 수 있다. 상기 패턴들(112)의 피치(pitch)는 상기 제5 폭(W5) 및 상기 제4 거리(d4)의 합으로 정의될 수 있다. 상기 패턴들(122)의 상기 피치(pitch)는 상기 하부 마스크 패턴들(122)의 상기 피치와 실질적으로 동일할 수 있다. 상기 패턴들(122)의 상기 피치(pitch)는, 도 2를 참조하여 설명한, 상기 예비 마스크 패턴들(142)의 상기 피치(pitch)보다 작을 수 있다.
본 발명의 개념에 따르면, 예비 마스크 패턴들이 형성된 기판 상에 이온 빔을 이용한 식각 공정이 수행될 수 있다. 상기 식각 공정 동안 상기 예비 마스크 패턴들은 식각 마스크로 이용될 수 있고, 상기 식각 공정에 의해 상부 마스크막이 식각되어 상부 마스크 패턴들이 형성될 수 있다. 상기 식각 공정 동안 상기 이온 빔의 입사각을 제어함으로써, 상기 상부 마스크 패턴들은 상기 예비 마스크 패턴들보다 작은 피치를 가지도록 형성될 수 있다. 즉, 상기 상부 마스크 패턴들은 상기 예비 마스크 패턴들의 각각의 아래의 제1 상부 마스크 패턴, 및 상기 예비 마스크 패턴들 사이의 제2 상부 마스크 패턴을 포함할 수 있다. 이 후, 상기 상부 마스크 패턴들을 식각 마스크로 이용하여 하부막들을 식각함으로써, 미세 피치를 갖는 패턴들이 형성될 수 있다. 상기 상부 마스크 패턴들이 상기 식각 공정에 의해 상기 예비 마스크 패턴들보다 작은 피치를 가지도록 형성됨에 따라, 미세 피치를 갖는 패턴들을 형성하기 위한 제조 공정이 단순화될 수 있다. 더하여, 상기 식각 공정 동안 상기 이온 빔의 입사각, 이온 전류, 이온 에너지, 및 조사 시간 중 적어도 하나를 제어함으로서, 상기 상부 마스크 패턴들의 피치가 용이하게 제어될 수 있다. 이에 따라, 상기 상부 마스크 패턴들을 식각 마스크로 이용하여 형성되는 상기 패턴들의 피치가 용이하게 제어될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100: 기판 110: 식각 대상막
120: 하부 마스크막 130: 상부 마스크막
140: 예비 마스크막 150: 희생 패턴들
142: 예비 마스크 패턴들 136: 상부 마스크 패턴들
132: 제1 상부 마스크 패턴 134: 제2 상부 마스크 패턴
122: 하부 마스크 패턴들 112: 패턴들
160, 160a, 160b: 개구부들

Claims (20)

  1. 기판 상에 상부 마스크막을 형성하는 것;
    상기 상부 마스크막 상에 예비 마스크 패턴들을 형성하는 것; 및
    상기 예비 마스크 패턴들을 식각 마스크로 상기 상부 마스크 막을 식각하여 상부 마스크 패턴들을 형성하는 것을 포함하되,
    상기 상부 마스크 패턴들을 형성하는 것은, 이온 빔을 이용한 식각 공정을 수행하여 상기 상부 마스크막을 식각하는 것을 포함하고,
    상기 상부 마스크 패턴들은 상기 예비 마스크 패턴들의 각각의 아래에 형성되는 제1 상부 마스크 패턴, 및 상기 예비 마스크 패턴들 사이에 형성되고 상기 제1 상부 마스크 패턴으로부터 이격되는 제2 상부 마스크 패턴을 포함하는 미세 패턴 형성 방법.
  2. 청구항 1에 있어서,
    상기 식각 공정 동안 상기 이온 빔의 입사각은, 상기 상부 마스크막이 상기 예비 마스크 패턴들 사이에서 상기 이온 빔이 조사되지 않는 그늘진 영역(shaded area)을 가지도록 제어되는 미세 패턴 형성 방법.
  3. 청구항 2에 있어서,
    상기 상부 마스크막의 상기 그늘진 영역의 적어도 일부는 상기 식각 공정에 의해 제거되지 않고 상기 예비 마스크 패턴들 사이에 남아, 상기 제2 상부 마스크 패턴을 정의하는 미세 패턴 형성 방법.
  4. 청구항 1에 있어서,
    상기 식각 공정 동안 상기 이온 빔의 입사각은 제1 각도보다 크거나 같고 제2 각도보다 작되, 상기 제1 각도 및 상기 제2 각도는 아래의 수학식1 및 수학식2에 의해 각각 정의되는 미세 패턴 형성 방법.
    [수학식1]
    θa= arctan(H/d1)
    [수학식2]
    θb= arctan((2xH)/d1)
    여기서, θa 및 θb는 각각 상기 제1 각도 및 상기 제2 각도이고, H는 상기 예비 마스크 패턴들의 각각의 높이이고, d1은 상기 예비 마스크 패턴들 사이의 거리이다.
  5. 청구항 1에 있어서,
    상기 상부 마스크막을 식각하는 것은, 서로 바로 인접하는 한 쌍의 상기 예비 마스크 패턴들 사이에 상기 상부 마스크막을 관통하는 한 쌍의 개구부들을 형성하는 것을 포함하고,
    상기 제2 상부 마스크 패턴은 상기 한 쌍의 개구부들에 의해 정의되는 측벽들을 갖는 미세 패턴 형성 방법.
  6. 청구항 5에 있어서,
    상기 제1 상부 마스크 패턴은 상기 한 쌍의 개구부들 중 대응하는 하나에 의해 상기 제2 상부 마스크 패턴으로부터 이격되는 미세 패턴 형성 방법.
  7. 청구항 6에 있어서,
    상기 한 쌍의 개구부들의 각각은 상기 기판의 상면에 평행한 방향에 따른 폭을 가지되,
    상기 상부 마스크막을 식각하는 것은, 상기 이온 빔의 입사각, 이온 에너지, 이온 전류, 및 조사 시간 중 적어도 하나를 제어하여 상기 한 쌍의 개구부들의 각각의 상기 폭을 조절하는 것을 포함하는 미세 패턴 형성 방법.
  8. 청구항 5에 있어서,
    상기 예비 마스크 패턴들의 각각은 서로 대향하는 제1 측벽 및 제2 측벽을 가지고, 상기 예비 마스크 패턴들의 각각의 상기 제1 측벽은 바로 인접하는 예비 마스크 패턴의 상기 제2 측벽과 마주하고,
    상기 이온 빔은 상기 예비 마스크 패턴들의 각각의 상기 제1 측벽을 향하여 조사되는 제1 이온 빔, 및 상기 예비 마스크 패턴들의 각각의 상기 제2 측벽을 향하여 조사되는 제2 이온 빔을 포함하되,
    상기 한 쌍의 개구부들의 각각은 상기 기판의 상면에 평행한 방향에 따른 폭을 가지고,
    상기 상부 마스크막을 식각하는 것은, 상기 제1 이온 빔의 입사각, 이온 에너지, 이온 전류, 및 조사 시간 중 적어도 하나가 상기 제2 이온 빔과 다르도록 제어하여 상기 한 쌍의 개구부들이 서로 다른 폭을 가지도록 조절하는 것을 포함하는 미세 패턴 형성 방법.
  9. 청구항 1에 있어서,
    상기 식각 공정은 불활성 가스를 이온 소스로 이용하는 미세 패턴 형성 방법.
  10. 청구항 9에 있어서,
    상기 예비 마스크 패턴들은 상기 상부 마스크막보다 원자간 결합력이 강한 물질을 포함하는 미세 패턴 형성 방법.
  11. 청구항 1에 있어서,
    상기 식각 공정은 반응성 가스를 이온 소스로 이용하고,
    상기 예비 마스크 패턴들은 상기 상부 스크막에 대하여 식각 선택성을 갖는 물질을 포함하는 미세 패턴 형성 방법.
  12. 청구항 1에 있어서,
    상기 기판과 상기 상부 마스크막 사이에 식각 대상막을 형성하는 것;
    상기 식각 대상막과 상기 상부 마스크막 사이에 하부 마스크막을 형성하는 것;
    상기 상부 마스크 패턴들을 식각 마스크로 상기 하부 마스크막을 식각하여 하부 마스크 패턴들을 형성하는 것; 및
    상기 하부 마스크 패턴들을 식각 마스크로 상기 식각 대상막을 식각하여 패턴들을 형성하는 것을 더 포함하는 미세 패턴 형성 방법.
  13. 청구항 1에 있어서,
    상기 상부 마스크 패턴들의 피치(pitch)는 상기 예비 마스크 패턴들의 피치보다 작은 미세 패턴 형성 방법.
  14. 기판 상에 상부 마스크막을 형성하는 것;
    상기 상부 마스크막 상에 예비 마스크 패턴들을 형성하는 것; 및
    상기 예비 마스크 패턴들을 식각 마스크로 상기 상부 마스크 막을 식각하여 상부 마스크 패턴들을 형성하는 것을 포함하되,
    상기 상부 마스크 패턴들을 형성하는 것은, 이온 빔을 이용한 식각 공정을 수행하여 상기 상부 마스크막을 식각하는 것을 포함하고,
    상기 식각 공정 동안 상기 이온 빔의 입사각은, 상기 상부 마스크막이 상기 예비 마스크 패턴들 사이에서 상기 이온 빔이 조사되지 않는 그늘진 영역(shaded area)을 가지도록 제어되는 미세 패턴 형성 방법.
  15. 청구항 14에 있어서,
    상기 이온 빔의 상기 입사각은 제1 각도보다 크거나 같고 제2 각도보다 작되, 상기 제1 각도 및 상기 제2 각도는 아래의 수학식1 및 수학식2에 의해 각각 정의되는 미세 패턴 형성 방법.
    [수학식1]
    θa= arctan(H/d1)
    [수학식2]
    θb= arctan((2xH)/d1)
    여기서, θa 및 θb는 각각 상기 제1 각도 및 상기 제2 각도이고, H는 상기 예비 마스크 패턴들의 각각의 높이이고, d1은 상기 예비 마스크 패턴들 사이의 거리이다.
  16. 청구항 15에 있어서,
    상기 예비 마스크 패턴들의 각각은 서로 대향하는 제1 측벽 및 제2 측벽을 가지고, 상기 예비 마스크 패턴들의 각각의 상기 제1 측벽은 바로 인접하는 예비 마스크 패턴의 상기 제2 측벽과 마주하고,
    상기 이온 빔은 상기 예비 마스크 패턴들의 각각의 상기 제1 측벽을 향하여 조사되는 제1 이온 빔, 및 상기 예비 마스크 패턴들의 각각의 상기 제2 측벽을 향하여 조사되는 제2 이온 빔을 포함하되,
    상기 제1 이온 빔 및 상기 제2 이온 빔의 각각의 입사각은 상기 제1 각도보다 크거나 같고 상기 제2 각도보다 작은 미세 패턴 형성 방법.
  17. 청구항 14에 있어서,
    상기 상부 마스크 패턴들은 상기 예비 마스크 패턴들의 각각의 아래의 제1 상부 마스크 패턴, 및 상기 예비 마스크 패턴들 사이의 제2 상부 마스크 패턴을 포함하고,
    상기 상부 마스크막의 상기 그늘진 영역의 적어도 일부는 상기 식각 공정에 의해 제거되지 않고 상기 예비 마스크 패턴들 사이에 남아, 상기 제2 상부 마스크 패턴을 정의하는 미세 패턴 형성 방법.
  18. 청구항 17에 있어서,
    상기 제1 상부 마스크 패턴 및 상기 제2 상부 마스크 패턴은 상기 기판의 상면에 평행한 방향을 따라 서로 이격되는 미세 패턴 형성 방법.
  19. 청구항 18에 있어서,
    상기 제1 상부 마스크 패턴 및 상기 제2 상부 마스크 패턴은 상기 기판의 상기 상면에 평행한 상기 방향을 따라 교대로 그리고 반복적으로 배열되는 미세 패턴 형성 방법.
  20. 청구항 18에 있어서,
    상기 상부 마스크막을 식각하는 것은, 상기 이온 빔의 입사각, 이온 에너지, 이온 전류, 및 조사 시간 중 적어도 하나를 제어하여 상기 제1 상부 마스크 패턴과 상기 제2 상부 마스크 패턴 사이의 거리를 제어하는 것을 포함하는 미세 패턴 형성 방법.
KR1020160177024A 2016-12-22 2016-12-22 반도체 소자의 미세 패턴 형성 방법 KR20180073790A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160177024A KR20180073790A (ko) 2016-12-22 2016-12-22 반도체 소자의 미세 패턴 형성 방법
US15/661,418 US10361078B2 (en) 2016-12-22 2017-07-27 Method of forming fine patterns of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160177024A KR20180073790A (ko) 2016-12-22 2016-12-22 반도체 소자의 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20180073790A true KR20180073790A (ko) 2018-07-03

Family

ID=62629949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160177024A KR20180073790A (ko) 2016-12-22 2016-12-22 반도체 소자의 미세 패턴 형성 방법

Country Status (2)

Country Link
US (1) US10361078B2 (ko)
KR (1) KR20180073790A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7196295B2 (ja) * 2018-10-31 2022-12-26 アプライド マテリアルズ インコーポレイテッド テーパー状の傾斜したフィンを作製するための制御されたハードマスク成形
US11749564B2 (en) * 2020-09-22 2023-09-05 Applied Materials, Inc. Techniques for void-free material depositions

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684271B1 (ko) 2005-03-11 2007-02-20 한국표준과학연구원 금속, 반도체, 절연체 패턴의 선폭과 크기를 줄이는 방법
KR20090016843A (ko) 2007-08-13 2009-02-18 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP4768848B2 (ja) * 2009-12-07 2011-09-07 株式会社東芝 電鋳用原盤及びその製造方法
KR101834253B1 (ko) 2010-12-03 2018-03-06 삼성전자주식회사 막질 간 인터믹싱을 제어하는 ｄｐｔ 공정을 이용한 반도체 소자의 제조방법 및 그 방법에 의해 제조된 반도체 소자
US9166154B2 (en) 2012-12-07 2015-10-20 Avalance Technology, Inc. MTJ stack and bottom electrode patterning process with ion beam etching using a single mask
US9257637B2 (en) 2013-02-03 2016-02-09 Yimin Guo Method of manufacturing MRAM memory elements
KR102132215B1 (ko) 2014-04-03 2020-07-09 삼성전자주식회사 자기 터널 접합 구조물 형성 방법 및 이를 이용한 자기 메모리 소자의 제조 방법
US9500946B2 (en) 2015-01-29 2016-11-22 Tel Epion Inc. Sidewall spacer patterning method using gas cluster ion beam

Also Published As

Publication number Publication date
US10361078B2 (en) 2019-07-23
US20180182623A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
US11488823B2 (en) Techniques to engineer nanoscale patterned features using ions
TWI473143B (zh) 在半導體裝置中形成微型圖案之方法
US7803709B2 (en) Method of fabricating pattern in semiconductor device using spacer
US20080017996A1 (en) Semiconductor device
KR20110055912A (ko) 반도체 소자의 콘택홀 형성방법
JP6889773B2 (ja) 基板およびその上に配置された層のパターニング方法、ならびにデバイス構造の形成方法
US9698015B2 (en) Method for patterning a semiconductor substrate
JP2019530222A5 (ko)
CN105719957B (zh) 用于通过线端缩减切割部件的光刻技术
KR20180073790A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
US8084832B2 (en) Semiconductor device
US10431459B2 (en) Methods of fabricating semiconductor device
KR102491093B1 (ko) 패턴 형성 방법
TWI723078B (zh) 半導體裝置及其製造方法
US20070197038A1 (en) Method for manufacturing semiconductor device
KR20000006136A (ko) 반도체디바이스및그제조방법
US20200111893A1 (en) Semiconductor structure and fabrication method thereof
JP2011171642A (ja) 半導体装置の製造方法
US10950443B2 (en) Method for forming patterns
US20140045124A1 (en) Method of manufacturing semiconductor device
JP7238623B2 (ja) 荷電粒子線露光用マスク，荷電粒子線露光用マスクの製造方法
US20140319700A1 (en) Semiconductor device and method of manufacturing same
US20140252556A1 (en) Single-mask spacer technique for semiconductor device features
KR102231044B1 (ko) 표시장치용 콘택 구조 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application