KR20090016843A

KR20090016843A - 반도체 소자 제조 방법

Info

Publication number: KR20090016843A
Application number: KR1020070081119A
Authority: KR
Inventors: 강혜란
Original assignee: 주식회사 하이닉스반도체
Priority date: 2007-08-13
Filing date: 2007-08-13
Publication date: 2009-02-18

Abstract

본 발명은 이온빔 방식을 이용하여 비정질카본막의 식각형상(profile) 불량문제를 해결하는 반도체 소자의 제조 방법을 제공하기 위한 것으로, 이를 위해 피식각층 상에 비정질카본막을 형성하는 단계, 상기 비정질카본막 상에 하드마스크막패턴을 형성하는 단계, 상기 하드마스크막패턴 및 이온빔으로 상기 비정질카본막을 패터닝하는 단계 및 패터닝된 비정질카본막을 식각장벽으로 피식각층을 식각하는 단계를 포함하여 이루어지므로써, 반도체 소자의 식각기술을 향상시킬 수 있는 효과가 있다.

하드마스크막패턴, 비정질카본막, 이중노광식각, 식각형상, 이온빔

Description

반도체 소자 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 비정질카본막을 미세패터닝하기 위한 반도체 소자의 제조 방법에 관한 것이다.

반도체 소자의 디자인룰(design rule)이 감소됨에 따라 소자간 간격이 감소하고, 패터닝을 위한 포토레지스트(photo-resist)의 식각장벽마진(margin)이 감소하고 있다.

따라서, 포토레지스트만으로는 피식각층을 충분히 식각할 수 없기 때문에 포토레지스트와 피식각층 사이에 하드마스크막을 개재시키고 있다. 그리고, 하드마스크막으로는 비정질카본막이 대표된다.

그런데, 비정질카본막을 미세패터닝하기 위한 식각공정에서 다음과 같은 문제점이 발생되고 있다.

먼저, 'N₂와 O₂의 혼합가스'를 이용하여 비정질카본막을 식각할 경우, 식각된 비정질카본막의 선폭이 작아서 피식각층 식각시 하드마스크로서의 역할을 수행 하기 어렵다. 때문에 도 1a의 전자현미경사진과 같이 위글링(12, wiggling)현상이 발생된 비정질카본막(11)이 형성된다.

또한, 'N₂와 H₂의 혼합가스'를 이용하여 비정질카본막을 식각할 경우, 식각된 비정질카본막의 선폭이 커지지만 폴리머(polymer)가 다량발생하고, 식각되는 영역에 재증착(redeposition)되어 도 1b의 전자현미경사진과 같이 식각되는 영역이 막혀버리(13)는 문제점이 발생한다.

따라서, 비정질카본막의 미세패터닝시 위와 같은 결함을 해결할 수 있는 기술이 요구되고 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 이온빔 방식을 이용하여 비정질카본막의 식각형상(profile) 불량문제를 해결하는 반도체 소자의 제조 방법을 제공하는데 그 목적으로 한다.

상기의 목적을 달성하기 위한 본 발명의 반도체 소자 제조 방법은 피식각층 상에 비정질카본막을 형성하는 단계, 상기 비정질카본막 상에 하드마스크막패턴을 형성하는 단계, 상기 하드마스크막패턴 및 이온빔으로 상기 비정질카본막을 패터닝하는 단계 및 패터닝된 비정질카본막을 식각장벽으로 피식각층을 식각하는 단계를 포함하여 이루어짐을 특징으로 한다.

상술한 바와 같은 과제 해결 수단을 바탕으로 하는 본 발명은 이온빔 방식 특히, 집속이온빔 방식으로 비정질카본막을 식각하여 정상적인 패턴을 형성한다.

따라서, 보다 효율적인 식각장벽층을 제공할 수 있어서, 반도체 소자의 식각기술을 향상시킬 수 있는 효과가 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.

후술하는 실시예는 미세패터닝 기술을 적용하고 4층의 하드마스크를 이용하는 기술로서, 4층의 하드마스크의 하부층에 해당하는 비정질카본막의 식각에서 수직 프로파일(profile)을 갖도록 식각하는 기술이다.

이를 위해 비정질카본막의 식각은 이온빔 방식, 보다 자세하게는 집속이온빔 방식을 사용한다.

집속이온빔 방식은 집속된 이온 에너지의 충격력에 의해 이온이 피식각층의 표면에 충돌하여 표면원자를 스퍼터링(sputtering)하는 것이다. 이러한 집속이온빔 방식은 제조공정상에서 파티클(particle)의 발생원, 구조 등을 분석하는데 널리 사용된다. 그리고, 집속이온빔 방식은 정교한 디멘젼 콘트롤(dimensional control)을 통해 나노구조(nano structure)를 구현할 수 있다.

그리고, 미세패터닝 기술의 예를 들면 이중노광식각기술(Double Exposure and Etch Technology : DEET)일 수 있다.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정순서도이다.

도 2a에 도시된 바와 같이, 기판(21) 상에 피식각층(22)과 비정질카본막(23) 및 하드마스크막(28)을 순차적으로 형성한다.

피식각층(22)은 최종 패터닝되는 박막일 수 있으나, 경우에 따라서는 피식각 층(22)을 식각장벽으로 하부에 위치하는 박막을 식각하기 위한 하드마스크막일 수 있다. 이를 위해 피식각층(22)은 산화막으로 형성할 수 있으며, 보다 자세하게는 TEOS막(Tetra Ethyl Ortho Silicate)일 수 있다.

하드마스크막(28)은 4층의 적층막으로, 각 층은 자신의 하부층에 대해 높은 식각선택비를 갖는다. 이를 위해 제1실리콘산화질화막(24, SiON)과 제1폴리실리콘막(25, polysilicon)과 제2실리콘산화질화막(26) 및 제2폴리실리콘막(27)이 순차적으로 적층된 구조를 갖는다.

이어서, 하드마스크막(28) 상에 제1반사방지막(29)과 제1포토레지스트패턴(30)을 순차적으로 형성한다.

제1반사방지막(29)은 유기계 반사방지막일 수 있으며, 노광공정에서 반사에 의한 제1포토레지스트패턴(30)의 결함을 방지하기 위한 박막이다.

도 2b에 도시된 바와 같이, 제1포토레지스트패턴(30)을 식각장벽으로 제1반사방지막(29)과 제2폴리실리콘막(27)을 식각하여 제2폴리실리콘막패턴(27A)을 형성한다.

이어서, 제1포토레지스트패턴(30)과 제1반사방지막(29)을 제거한다.

도 2c에 도시된 바와 같이, 제2폴리실리콘막패턴(27A) 사이를 채우도록 제2반사방지막(31)을 형성하고, 제2반사방지막(31) 상에 제2포토레지스트패턴(32)을 형성한다.

도 2d에 도시된 바와 같이, 제2포토레지스트패턴(32)을 식각장벽으로 제2반사방지막(31)을 식각하고, 제2폴리실리콘막패턴(27A)과 제2포토레지스트패턴(32)을 식각장벽으로 제2실리콘산화질화막(26)을 식각하여 제2실리콘산화질화막패턴을 형성한다.

이어서, 제2실리콘산화질화막패턴을 식각장벽으로 제1폴리실리콘막(25)과 제1실리콘산화질화막(24)을 식각하여 각각 제1폴리실리콘막패턴(25A)과 제1실리콘산화질화막패턴(24A)을 형성한다.

이때, 제2폴리실리콘막패턴(27A)과 제2실리콘산화질화막패턴은 각각 제1폴리실리콘막(24)과 제1실리콘산화질화막(24) 식각시 소모되어 제거된다.

도 2e에 도시된 바와 같이, 이온빔(ion beam) 방식으로 비정질카본막(23)을 식각하여 비정질카본막패턴(23A)을 형성한다.

이온빔 방식의 예를 들면 집속이온빔(Focus Ion Beam) 방식일 수 있다.

집속이온빔 방식은 낮은 에너지, 예컨대 25~30keV로 이온화시킨 아르곤(Ar)을 사용하여 스퍼터링방식으로 식각하는 것을 특징으로 한다.

그리고, 챔버 내에서 기판(21)을 잡는 척(chuck, mechanical stage)에 틸트(tilt)를 주거나, 집속이온빔의 변수(parameter)를 조절하여 식각되는 박막의 패터닝을 가변시킬 수 있다.

예를 들어, 7nm의 작은 집속이온빔 스팟사이즈(spot size)를 가진 집속이온빔 방식은 빔의 방사형태, 예컨대 각(angle), 형상(shape) 및 크기(size)를 자유자재로 조절할 수 있는 장점이 있다. 또한, 집속이온빔의 형상조절을 통해 2차원이 아닌 1차원적으로 빔을 방사할 수 있어서, 주변 패턴에 대한 어택(attack)을 방지할 수 있다.

그리고, 저압(low perssure)의 환경에서 비정질카본막(23)을 식각하므로써, 집속이온빔 식각에서 나타나는 낮은 식각율의 단점을 극복할 수 있다.

이어서, 하드마스크패턴(28B)을 제거한다.

도 2f에 도시된 바와 같이, 비정질카본막패턴(23A)을 식각장벽으로 피식각층(22)을 식각하여 피식각층패턴(22A)을 형성한다.

전술한 바와 같은 본 발명의 실시예는 비정질카본막의 식각을 이온빔 방식, 보다 자세하게는 집속이온빔 방식으로 진행한다.

집속이온빔 방식은 집속된 이온 에너지의 충격력에 의해 이온이 피식각층의 표면에 충돌하여 표면원자를 스퍼터링(sputtering)하는 것이다. 그리고, 집속이온빔 방식은 정교한 디멘젼 콘트롤(dimensional control)을 실시할 수 있어서, 수직 프로파일을 갖는 비정질카본막패턴을 제조할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

도 1a는 위글링(wiggling)현상이 발생된 비정질카본막을 촬영한 전자현미경사진.

도 1b는 식각영역 상부가 막혀버린 비정질카본막을 촬영한 전자현미경사진.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정순서도.

* 도면의 주요부분에 대한 부호의 설명 *

21 : 기판 22 : 피식각층

23A : 비정질카본막패턴 24A : 제1실리콘산화질화막패턴

25A : 제1폴리실리콘막패턴 28B : 하드마스크패턴

Claims

피식각층 상에 비정질카본막을 형성하는 단계;

상기 비정질카본막 상에 하드마스크막패턴을 형성하는 단계;

하드마스크막패턴 및 이온빔으로 상기 비정질카본막을 패터닝하는 단계; 및

패터닝된 비정질카본막을 식각장벽으로 피식각층을 식각하는 단계

를 포함하는 반도체 소자 제조 방법.
제1항에 있어서,

상기 이온빔방식은 집속이온빔방식으로 진행하는 반도체 소자 제조 방법.
제2항에 있어서,

상기 집속이온빔방식은 아르곤(As) 이온빔으로 진행하는 반도체 소자 제조 방법.
제3항에 있어서,

상기 아르곤 이온빔은 25~30keV의 에너지로 이온화된 아르곤 가스를 사용하 는 반도체 소자 제조 방법.
제1항에 있어서,

상기 하드마스크막패턴은 이중노광식각공정으로 형성하는 반도체 소자 제조 방법.
제1항에 있어서,

상기 하드마스크막패턴을 형성하는 단계는,

상기 비정질카본막 상에 제1적층막, 제2적층막 및 제1포토레지스트패턴을 순차적으로 형성하는 단계;

상기 제1포토레지스트패턴을 식각장벽으로 상기 제2적층막을 식각하여 제2적층막패턴을 형성하는 단계;

상기 제1포토레지스트패턴을 제거하는 단계;

상기 제2적층막패턴 사이의 상기 제1적층막 상에 제2포토레지스트패턴을 형성하는 단계; 및

상기 제2포토레지스트패턴 및 상기 제2적층막패턴을 식각장벽으로 상기 제1적층막을 식각하여 하드마스크막패턴을 형성하는 단계

를 포함하는 반도체 소자 제조 방법.
제6항에 있어서,

상기 제1적층막과 제2적층막은 각각 실리콘산화질화막과 폴리실리콘막을 포함하는 반도체 소자 제조 방법.