CN101308787A - 多晶硅的刻蚀方法 - Google Patents
多晶硅的刻蚀方法 Download PDFInfo
- Publication number
- CN101308787A CN101308787A CNA2007100406424A CN200710040642A CN101308787A CN 101308787 A CN101308787 A CN 101308787A CN A2007100406424 A CNA2007100406424 A CN A2007100406424A CN 200710040642 A CN200710040642 A CN 200710040642A CN 101308787 A CN101308787 A CN 101308787A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- section
- layers
- gate oxide
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Weting (AREA)
Abstract
本发明提供一种形成类倒梯形多晶硅截面的方法，涉及半导体器件制造工艺。采用传统的干法刻蚀制程无法获得形状一致且特征线宽均匀性较好的类倒梯形多晶硅截面。本发明的方法包括下列步骤：首先提供一基板，并在基板上形成一栅氧化层；接着，在栅氧化层上依次淀积数层多晶硅层，且该数层多晶硅层的掺杂浓度依次减小；然后，对该数层多晶硅层进行干法刻蚀，以形成垂直截面；以及对该数层多晶硅层进行湿法刻蚀，以形成类倒梯形截面。采用本发明的方法能够获得上宽下窄的类倒梯形多晶硅截面，并能保证良好的特征线宽均匀性。
Description
技术领域
本发明涉及半导体器件制造工艺，尤其涉及多晶硅的刻蚀方法。
背景技术
在非易失性存储器，例如与非逻辑门(NAND)闪存单元的制作过程中，希望形成上宽下窄的类倒梯形多晶硅截面。因为如果多晶硅截面是垂直的或者上窄下宽的形状，则在后续完成氧化物填充后再进行栅极刻蚀的过程中，难以将多晶硅刻蚀干净，需要执行额外的清理步骤来去除底部残留的多晶硅。
若采用传统的干法刻蚀制程来获得类倒梯形的多晶硅截面，则由于刻蚀过程很难控制，无法获得形状一致且特征线宽均匀性较好的多晶硅截面。
发明内容
本发明的目的在于提供一种多晶硅的刻蚀方法，以获得上宽下窄的类倒梯形多晶硅截面，并保证良好的特征线宽均匀性。
为了达到上述的目的，本发明提供一种多晶硅的刻蚀方法，它包括：a)提供一基板，并在基板上形成一栅氧化层；b)在所述的栅氧化层上依次淀积数层多晶硅层，且该数层多晶硅层的掺杂浓度依次减小；c)对所述的数层多晶硅层进行干法刻蚀，以形成垂直截面；以及d)对所述的数层多晶硅层进行湿法刻蚀，以形成类倒梯形截面。
在上述的方法中，步骤b)在栅氧化层上淀积2～10层多晶硅层。
在上述的方法中，步骤d)采用硝酸与氢氟酸对所述的数层多晶硅层进行湿法刻蚀。
在上述的方法中，通过改变多晶硅层的掺杂浓度或湿法刻蚀的反应时间，可以调整多晶硅截面侧边的倾斜程度。
本发明通过在栅氧化层上淀积若干层掺杂浓度依次减小的多晶硅层，利用掺杂浓度与刻蚀速率成单调递增关系的原理，使这些多晶硅层在湿法刻蚀过程中刻蚀速率依次减小，以形成上宽下窄的类倒梯形多晶硅截面，从而在后续的栅极刻蚀过程中可以将多晶硅刻蚀干净，无需执行额外的清理步骤来去除多晶硅残留。此外，通过对掺杂浓度、反应时间的有效控制，还可保证特征线宽的均匀性。
附图说明
本发明的多晶硅刻蚀方法由以下的实施例及附图给出。
图1a～图1e是本发明具体实施例的流程图。
具体实施方式
以下将对本发明的多晶硅的刻蚀方法作进一步的详细描述。
图1a～图1e是将本发明的方法应用到与非逻辑门的制作中的一个实施例的流程图，该制作流程包括下列步骤：
首先，如图1a所示，提供一基板10，并在基板10上形成一栅氧化层20。
接着，如图1b所示，在栅氧化层20上依次淀积数层多晶硅层，于本实施例中，采用四层多晶硅，且该四层多晶硅31、32、33、34的掺杂浓度依次减小，为的是在后续的湿法刻蚀过程中获得不同的刻蚀速率。
然后，如图1c所示，在多晶硅层34表面淀积硬掩膜，并根据特征尺寸的要求刻蚀出相应的线宽。当然，根据不同的器件制造工艺，也可在多晶硅层34表面淀积其它的材料。
随后，如图1d所示，在前一步硬掩膜刻蚀的基础上，再对多晶硅层31～34进行干法刻蚀，以形成垂直的多晶硅截面。在该步骤中，特征线宽的均匀性可以得到良好的控制。
最后，采用硝酸和氢氟酸对多晶硅层31～34进行湿法刻蚀。由于刻蚀速率与多晶硅的掺杂浓度成单调递增关系，因此，多晶硅层31～34的刻蚀速率依次减小，从而形成如图1e所示的上宽下窄的类倒梯形截面。
于本发明的其它实施例中，可根据多晶硅截面侧边平整性的要求，淀积2～10层多晶硅层，层数越多，每一层的厚度越小，最终得到的多晶硅截面的侧边越平整，其形状也越接近于倒梯形。此外，由于多晶硅掺杂浓度越高、湿法刻蚀时间越长，其刻蚀速率越大、形成多晶硅截面的侧边越倾斜。因此，通过对多晶硅掺杂浓度及湿法刻蚀时间的控制，可以对多晶硅截面侧边的倾斜程度进行调整。
Claims (4)
1、一种多晶硅的刻蚀方法，其特征在于，包括：
a)提供一基板，并在基板上形成一栅氧化层；
b)在所述的栅氧化层上依次淀积数层多晶硅层，且该数层多晶硅层的掺杂浓度依次减小；
c)对所述的数层多晶硅层进行干法刻蚀，以形成垂直截面；以及
d)对所述的数层多晶硅层进行湿法刻蚀，以形成类倒梯形截面。
2、如权利要求1所述的多晶硅的刻蚀方法，其特征在于：步骤b)中在栅氧化层上淀积2～10层多晶硅层。
3、如权利要求1所述的多晶硅的刻蚀方法，其特征在于：步骤d)采用硝酸与氢氟酸对所述的数层多晶硅层进行湿法刻蚀。
4、如权利要求1所述的多晶硅的刻蚀方法，其特征在于：通过改变多晶硅层的掺杂浓度或湿法刻蚀的反应时间，可以调整多晶硅截面侧边的倾斜程度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100406424A CN100527359C (zh) | 2007-05-15 | 2007-05-15 | 多晶硅的刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100406424A CN100527359C (zh) | 2007-05-15 | 2007-05-15 | 多晶硅的刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101308787A true CN101308787A (zh) | 2008-11-19 |
| CN100527359C CN100527359C (zh) | 2009-08-12 |
Family
ID=40125147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100406424A Active CN100527359C (zh) | 2007-05-15 | 2007-05-15 | 多晶硅的刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100527359C (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752233B (zh) * | 2008-12-04 | 2012-02-29 | 上海华虹Nec电子有限公司 | 在位掺杂多晶硅栅的方法 |
| CN102468145A (zh) * | 2010-11-01 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN102479692A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(北京)有限公司 | 形成栅极的方法 |
| CN102479691A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极及mos晶体管的形成方法 |
| CN103864004A (zh) * | 2012-12-07 | 2014-06-18 | 精工爱普生株式会社 | 振子的制造方法 |
| CN105226021A (zh) * | 2014-06-26 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109887842A (zh) * | 2019-01-08 | 2019-06-14 | 上海华虹宏力半导体制造有限公司 | 多晶硅的刻蚀方法 |
| CN111508835A (zh) * | 2020-04-26 | 2020-08-07 | 深圳市昭矽微电子科技有限公司 | 图形结构及其形成方法 |
| WO2023060692A1 (zh) * | 2021-10-15 | 2023-04-20 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
-
2007
- 2007-05-15 CN CNB2007100406424A patent/CN100527359C/zh active Active
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752233B (zh) * | 2008-12-04 | 2012-02-29 | 上海华虹Nec电子有限公司 | 在位掺杂多晶硅栅的方法 |
| CN102468145A (zh) * | 2010-11-01 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN102479692A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(北京)有限公司 | 形成栅极的方法 |
| CN102479691A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极及mos晶体管的形成方法 |
| CN103864004A (zh) * | 2012-12-07 | 2014-06-18 | 精工爱普生株式会社 | 振子的制造方法 |
| CN103864004B (zh) * | 2012-12-07 | 2017-04-12 | 精工爱普生株式会社 | 振子的制造方法 |
| CN105226021A (zh) * | 2014-06-26 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109887842A (zh) * | 2019-01-08 | 2019-06-14 | 上海华虹宏力半导体制造有限公司 | 多晶硅的刻蚀方法 |
| CN111508835A (zh) * | 2020-04-26 | 2020-08-07 | 深圳市昭矽微电子科技有限公司 | 图形结构及其形成方法 |
| WO2023060692A1 (zh) * | 2021-10-15 | 2023-04-20 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100527359C (zh) | 2009-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100527359C (zh) | 多晶硅的刻蚀方法 | |
| CN105493266A (zh) | 半导体结构和制造半导体结构的方法 | |
| CN101281857A (zh) | 半导体器件的制造方法 | |
| CN104851886B (zh) | 分栅式存储器件及其制造方法 | |
| TW201727360A (zh) | 形成圖案的方法 | |
| CN108807404B (zh) | 半导体制造方法及半导体结构 | |
| CN104124139B (zh) | 半导体结构的形成方法 | |
| CN104217986A (zh) | 浅沟槽隔离结构的制作方法和nand闪存的制作方法 | |
| US20160247719A1 (en) | Semiconductor Devices And Fabrication Methods With Improved Word Line Resistance and Reduced Salicide Bridge Formation | |
| CN105206512A (zh) | 改进多重图形化掩膜层的方法 | |
| CN102479680A (zh) | 半导体器件的制造方法 | |
| CN112614775A (zh) | 半导体器件及其制造方法 | |
| CN111312590B (zh) | 一种改善鳍型场效应晶体管栅高均匀性的方法 | |
| US7494874B2 (en) | Method of manufacturing a flash memory device | |
| CN101179017A (zh) | 分离栅浮栅尖端的制造方法 | |
| CN109300781B (zh) | Ono膜层的制造方法 | |
| TWI688013B (zh) | 半導體結構及其製造方法 | |
| CN102479695A (zh) | 提高金属栅化学机械平坦化工艺均匀性的方法 | |
| CN109473432A (zh) | 提高flash数据保持能力的工艺方法 | |
| CN109767987A (zh) | 一种后栅极形成方法 | |
| CN104465489A (zh) | 半导体器件及其形成方法 | |
| CN108560030B (zh) | 金属钨的沉积方法 | |
| CN108630526B (zh) | 一种改善层间介质层空洞的方法 | |
| CN103730368B (zh) | 半导体器件制造方法 | |
| US20170162402A1 (en) | Method of manufacturing a semiconductor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111117 Address after: 201203 No. 18 Zhangjiang Road, Shanghai Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 No. 18 Zhangjiang Road, Shanghai Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |