CN108560030B - 金属钨的沉积方法 - Google Patents

金属钨的沉积方法 Download PDF

Info

Publication number
CN108560030B
CN108560030B CN201810554478.7A CN201810554478A CN108560030B CN 108560030 B CN108560030 B CN 108560030B CN 201810554478 A CN201810554478 A CN 201810554478A CN 108560030 B CN108560030 B CN 108560030B
Authority
CN
China
Prior art keywords
tungsten
layer
graphics field
deposition
large scale
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810554478.7A
Other languages
English (en)
Other versions
CN108560030A (zh
Inventor
蔡旻錞
许家彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810554478.7A priority Critical patent/CN108560030B/zh
Publication of CN108560030A publication Critical patent/CN108560030A/zh
Application granted granted Critical
Publication of CN108560030B publication Critical patent/CN108560030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种金属钨的沉积方法，包括步骤：步骤一、提供一表面形成有多种大小的图形的衬底；步骤二、进行第一次钨沉积，形成的第一层钨满足将小尺寸图形区域的图形的间距填满以及未将大尺寸图形区域的图形的间距填满；步骤三、进行钨表面处理并在大尺寸图形区域的图形的间距区域外的第一层钨的表面形成能降低后续钨沉积速率的第一基材；步骤四、进行第二次钨沉积，形成第二层钨满足将大尺寸图形区域的图形的间距填满，第一基材使第二层钨在大尺寸图形区域的图形的间距区域外的厚度降低从而降低整个钨层在在大尺寸图形区域的图形的间距区域内外的落差。本发明能降低钨层在具有不同大小图形上的落差，能降低生产成本和降低缺陷。

Description

金属钨的沉积方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种金属钨的沉积方法。
背景技术
如图1所示，是现有金属钨的沉积方法形成的钨层的结构图；现有方法中，钨层102沉积在具有图形101结构的半导体衬底表面，现有方法中，钨层102采用一次沉积形成。而在同一半导体衬底表面上通常形成有大小不同的图形101，图1中显示了小尺寸图形区域103和大尺寸图形区域104。小尺寸图形区域103的图形101的尺寸更小，小尺寸图形区域103的图形101之间的间距d101也更小即d101小于大尺寸图形区域104的图形101之间的间距d102。
由于一次沉积需要保证小尺寸图形区域103和大尺寸图形区域104中的图形间距都填满，由于小尺寸图形区域103的图形间距更小，故小尺寸图形区域103的图形间距会先填满；后续为了填满大尺寸图形区域104的图形间距，势必会使得在小尺寸图形区域103的间距顶部于各图形101的顶部沉积过厚的钨层102，最后会使得钨层102在各区域的表面不平坦，形成图1所示的落差h101。
由于钨层102的表面不平坦，最后需要进行钨的化学机械研磨(WCMP)工艺来对钨层102进行平坦化，虽然WCMP最后能实现钨层102的平坦化，但是现有方法具有如下缺陷：
1、钨层102的沉积厚度过厚，这会增加钨沉积的工艺成本并降低产量即出货量(throughput)。
2、钨层102在沉积后过高的落差，使得WCMP的时间延长，较长时间的WCMP会带来一定的缺陷(defect)以及增加成本并降低产量。
发明内容
本发明所要解决的技术问题是提供一种金属钨的沉积方法，能降低钨层在具有不同大小图形上的落差，能降低生产成本和降低缺陷。
为解决上述技术问题，本发明提供的金属钨的沉积方法包括如下步骤：
步骤一、提供一衬底，在所述衬底表面形成有多种大小的图形，根据图形的尺寸分为大尺寸图形区域和小尺寸图形区域，所述大尺寸图形区域的图形的尺寸比所述小尺寸图形区域的图形的尺寸大，所述大尺寸图形区域的图形的间距比所述小尺寸图形区域的图形的间距大。
步骤二、进行第一次钨沉积，所述第一次钨沉积形成的第一层钨满足将所述小尺寸图形区域的图形的间距填满以及未将所述大尺寸图形区域的图形的间距填满，所述第一层钨在所述大尺寸图形区域的图形的间距区域和所述大尺寸图形区域的图形的间距外的区域之间形成有落差。
步骤三、进行钨表面处理，所述钨表面处理在所述小尺寸图形区域的所述第一层钨的表面以及所述大尺寸图形区域的图形顶部的所述第一层钨表面形成第一基材，所述第一基材表面的钨沉积速率低于所述第一基材外的所述第一层钨表面的钨沉积速率。
步骤四、进行第二次钨沉积，所述第二次钨沉积形成的第二层钨满足将所述大尺寸图形区域的图形的间距填满，由所述第一层钨和所述第二层钨叠加形成所需的钨层；所述第一基材降低所述大尺寸图形区域的图形的间距外的所述第二次钨沉积速率，使所述第二层钨在所述大尺寸图形区域的图形的间距外的厚度降低从而降低所述钨层在所述大尺寸图形区域的图形的间距区域内外之间的落差。
进一步的改进是，所述衬底为半导体衬底。
进一步的改进是，所述衬底为硅衬底。
进一步的改进是，所述图形由层间膜光刻刻蚀形成。
进一步的改进是，步骤二中所述第一层钨还延伸到所述小尺寸图形区域的图形的表面和所述大尺寸图形区域的图形的表面。
进一步的改进是，步骤三中所述钨表面处理工艺为氮化处理工艺，形成的所述第一基材为氮化钨。
进一步的改进是，步骤四中控制所述第二层钨在所述大尺寸图形区域的图形的间距外的厚度，使所述钨层在所述大尺寸图形区域的图形的间距区域内外之间的落差降低到所需的平坦化要求。
进一步的改进是，步骤四之后还包括对所述钨层进行化学机械研磨工艺，使所述钨层减薄并平坦化。
进一步的改进是，所述第一次钨沉积采用化学气相沉积工艺；或者，所述第一次钨沉积采用物理气相沉积工艺。
进一步的改进是，所述第二次钨沉积采用化学气相沉积工艺；或者，所述第二次钨沉积采用物理气相沉积工艺。
进一步的改进是，所述第一次钨沉积和所述第二次钨沉积的工艺条件相同。
本发明根据衬底表面的图形大小的不同，对钨沉积的工艺做了特别的设定，将钨沉积拆分成两次进行，第一次钨沉积满足将小尺寸图形区域的图形的间距填满以及未将大尺寸图形区域的图形的间距填满；之后进行了一次钨表面处理工艺，钨表面处理工艺会在大尺寸图形区域的图形的间距区域外的第一层钨的表面即小尺寸图形区域的第一层钨的表面以及大尺寸图形区域的图形顶部的第一层钨的表面形成不利于钨沉积第一基材；接着进行第二次钨沉积，由于第二次钨沉积是在形成了第一基材的基础上进行了，故第二次钨沉积能在实现将大尺寸图形区域的图形的间距填满的同时降低在大尺寸图形区域的图形的间距区域外的钨沉积速率，最后能降低钨层在大尺寸图形区域的图形的间距区域内外之间的落差。这种钨层的落差的减少，能减少整个钨层的沉积量，也即和现有技术相比，本发明的钨层的厚度更薄，所以能降低整个钨沉积的成本并从而能提高出货量。
另外，本发明通过钨层落差的减少，使得后续WCMP的研磨时间，较短的WCMP的研磨时间会降低缺陷产生量，从而能提高成本；同时，WCMP的研磨时间的减少能进一步降低工艺成本并提高出货量。
另外，本发明利用在钨表面进行氮化处理时对表面较高的钨表面的处理效果强于表面较低的钨表面的处理效果的特点，在氮化处理方法进行钨表面处理工艺后会自动在大尺寸图形区域的图形的间距区域外的第一层钨的表面形成第一基材，所以本发明的还具有工艺简单，易实现的特点。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有金属钨的沉积方法形成的钨层的结构图；
图2是本发明实施例金属钨的沉积方法的流程图；
图3A-图3C是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图2所示，是本发明实施例金属钨的沉积方法的流程图；如图3A至图3C所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例金属钨的沉积方法包括如下步骤：
步骤一、如图3A所示，提供一衬底，在所述衬底表面形成有多种大小的图形1，根据图形1的尺寸分为大尺寸图形区域4和小尺寸图形区域3，所述大尺寸图形区域4的图形1的尺寸比所述小尺寸图形区域3的图形1的尺寸大，所述大尺寸图形区域4的图形1的间距d2比所述小尺寸图形区域3的图形1的间距d1大。
本发明实施例中，所述衬底为半导体衬底如硅衬底。
所述图形1由层间膜光刻刻蚀形成。
步骤二、如图3A所示，进行第一次钨沉积，所述第一次钨沉积形成的第一层钨2a满足将所述小尺寸图形区域3的图形1的间距填满以及未将所述大尺寸图形区域4的图形1的间距填满，所述第一层钨2a在所述大尺寸图形区域4的图形1的间距区域和所述大尺寸图形区域4的图形1的间距外的区域之间形成有落差。
所述第一层钨2a还延伸到所述小尺寸图形区域3的图形1的表面和所述大尺寸图形区域4的图形1的表面。
所述第一次钨沉积采用化学气相沉积工艺；或者，所述第一次钨沉积采用物理气相沉积工艺。
步骤三、如图3B所示，进行钨表面处理，所述钨表面处理在所述小尺寸图形区域3的所述第一层钨2a的表面以及所述大尺寸图形区域4的图形1顶部的所述第一层钨2a表面形成第一基材5，所述第一基材5表面的钨沉积速率低于所述第一基材5外的所述第一层钨2a表面的钨沉积速率。
本发明实施例中，所述钨表面处理工艺为氮化处理工艺，形成的所述第一基材5为氮化钨。在进行氮化处理工艺时，利用在钨表面进行氮化处理时对表面较高的钨表面的处理效果强于表面较低的钨表面的处理效果的特点，再结合位于所述大尺寸图形区域4的间距中填充的所述第一层钨2a的表面较低的特点，能使所述氮化处理工艺后在所述大尺寸图形区域4的间距中的所述第一层钨2a不形成所述第一基材5，使所述第一基材5仅形成于表面较高的所述小尺寸图形区域3的所述第一层钨2a的表面以及所述大尺寸图形区域4的图形1顶部的所述第一层钨2a表面。
步骤四、如图3C所示，进行第二次钨沉积，所述第二次钨沉积形成的第二层钨2b满足将所述大尺寸图形区域4的图形1的间距填满，由所述第一层钨2a和所述第二层钨2b叠加形成所需的钨层2；所述第一基材5降低所述大尺寸图形区域4的图形1的间距外的所述第二次钨沉积速率，使所述第二层钨2b在所述大尺寸图形区域4的图形1的间距外的厚度降低从而降低所述钨层2在所述大尺寸图形区域4的图形1的间距区域内外之间的落差。
本发明实施例中，步骤四中控制所述第二层钨2b在所述大尺寸图形区域4的图形1的间距外的厚度，使所述钨层2在所述大尺寸图形区域4的图形1的间距区域内外之间的落差降低到所需的平坦化要求。
所述第二次钨沉积采用化学气相沉积工艺；或者，所述第二次钨沉积采用物理气相沉积工艺。较佳为，所述第一次钨沉积和所述第二次钨沉积的工艺条件相同。
步骤四之后还包括对所述钨层2进行化学机械研磨工艺，使所述钨层2减薄并平坦化。
本发明实施例根据衬底表面的图形1大小的不同，对钨沉积的工艺做了特别的设定，将钨沉积拆分成两次进行，第一次钨沉积满足将小尺寸图形区域3的图形1的间距填满以及未将大尺寸图形区域4的图形1的间距填满；之后进行了一次钨表面处理工艺，钨表面处理工艺会在大尺寸图形区域4的图形1的间距区域外的第一层钨2a的表面即小尺寸图形区域3的第一层钨2a的表面以及大尺寸图形区域4的图形1顶部的第一层钨2a的表面形成不利于钨沉积第一基材5；接着进行第二次钨沉积，由于第二次钨沉积是在形成了第一基材5的基础上进行了，故第二次钨沉积能在实现将大尺寸图形区域4的图形1的间距填满的同时降低在大尺寸图形区域4的图形1的间距区域外的钨沉积速率，最后能降低钨层2在大尺寸图形区域4的图形1的间距区域内外之间的落差。这种钨层2的落差的减少，能减少整个钨层2的沉积量，也即和现有技术相比，本发明实施例的钨层2的厚度更薄，所以能降低整个钨沉积的成本并从而能提高出货量。
另外，本发明实施例通过钨层2落差的减少，使得后续WCMP的研磨时间，较短的WCMP的研磨时间会降低缺陷产生量，从而能提高成本；同时，WCMP的研磨时间的减少能进一步降低工艺成本并提高出货量。
另外，本发明实施例利用在钨表面进行氮化处理时对表面较高的钨表面的处理效果强于表面较低的钨表面的处理效果的特点，在氮化处理方法进行钨表面处理工艺后会自动在大尺寸图形区域4的图形1的间距区域外的第一层钨2a的表面形成第一基材5，所以本发明实施例的还具有工艺简单，易实现的特点。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (11)

1.一种金属钨的沉积方法，其特征在于，包括如下步骤：
步骤一、提供一衬底，在所述衬底表面形成有多种大小的图形，根据图形的尺寸分为大尺寸图形区域和小尺寸图形区域，所述大尺寸图形区域的图形的尺寸比所述小尺寸图形区域的图形的尺寸大，所述大尺寸图形区域的图形的间距比所述小尺寸图形区域的图形的间距大；
步骤二、进行第一次钨沉积，所述第一次钨沉积形成的第一层钨满足将所述小尺寸图形区域的图形的间距填满以及未将所述大尺寸图形区域的图形的间距填满，所述第一层钨在所述大尺寸图形区域的图形的间距区域和所述大尺寸图形区域的图形的间距外的区域之间形成有落差；
步骤三、进行钨表面处理，所述钨表面处理在所述小尺寸图形区域的所述第一层钨的表面以及所述大尺寸图形区域的图形顶部的所述第一层钨表面形成第一基材，所述第一基材表面的钨沉积速率低于所述第一基材外的所述第一层钨表面的钨沉积速率；
步骤四、进行第二次钨沉积，所述第二次钨沉积形成的第二层钨满足将所述大尺寸图形区域的图形的间距填满，由所述第一层钨和所述第二层钨叠加形成所需的钨层；所述第一基材降低所述大尺寸图形区域的图形的间距外的所述第二次钨沉积速率，使所述第二层钨在所述大尺寸图形区域的图形的间距外的厚度降低从而降低所述钨层在所述大尺寸图形区域的图形的间距区域内外之间的落差。
2.如权利要求1所述的金属钨的沉积方法，其特征在于：所述衬底为半导体衬底。
3.如权利要求2所述的金属钨的沉积方法，其特征在于：所述衬底为硅衬底。
4.如权利要求3所述的金属钨的沉积方法，其特征在于：所述图形由层间膜光刻刻蚀形成。
5.如权利要求1所述的金属钨的沉积方法，其特征在于：步骤二中所述第一层钨还延伸到所述小尺寸图形区域的图形的表面和所述大尺寸图形区域的图形的表面。
6.如权利要求1所述的金属钨的沉积方法，其特征在于：步骤三中所述钨表面处理工艺为氮化处理工艺，形成的所述第一基材为氮化钨。
7.如权利要求1所述的金属钨的沉积方法，其特征在于：步骤四中控制所述第二层钨在所述大尺寸图形区域的图形的间距外的厚度，使所述钨层在所述大尺寸图形区域的图形的间距区域内外之间的落差降低到所需的平坦化要求。
8.如权利要求1或7所述的金属钨的沉积方法，其特征在于：步骤四之后还包括对所述钨层进行化学机械研磨工艺，使所述钨层减薄并平坦化。
9.如权利要求1所述的金属钨的沉积方法，其特征在于：所述第一次钨沉积采用化学气相沉积工艺；或者，所述第一次钨沉积采用物理气相沉积工艺。
10.如权利要求1所述的金属钨的沉积方法，其特征在于：所述第二次钨沉积采用化学气相沉积工艺；或者，所述第二次钨沉积采用物理气相沉积工艺。
11.如权利要求1或9或10所述的金属钨的沉积方法，其特征在于：所述第一次钨沉积和所述第二次钨沉积的工艺条件相同。
CN201810554478.7A 2018-06-01 2018-06-01 金属钨的沉积方法 Active CN108560030B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810554478.7A CN108560030B (zh) 2018-06-01 2018-06-01 金属钨的沉积方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810554478.7A CN108560030B (zh) 2018-06-01 2018-06-01 金属钨的沉积方法

Publications (2)

Publication Number Publication Date
CN108560030A CN108560030A (zh) 2018-09-21
CN108560030B true CN108560030B (zh) 2019-11-19

Family

ID=63552608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810554478.7A Active CN108560030B (zh) 2018-06-01 2018-06-01 金属钨的沉积方法

Country Status (1)

Country Link
CN (1) CN108560030B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097859A (zh) * 2006-06-28 2008-01-02 海力士半导体有限公司 闪速存储器件的栅极的形成方法
CN101540294A (zh) * 2008-03-21 2009-09-23 海力士半导体有限公司 制造具有界面阻挡层的半导体器件的方法
CN102412192A (zh) * 2011-05-23 2012-04-11 上海华力微电子有限公司 一种用于金属互连侧壁修补的工艺方法
CN104813444A (zh) * 2012-10-11 2015-07-29 应用材料公司 通过控制表面组成来调控钨生长

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507856B1 (ko) * 2002-12-30 2005-08-17 주식회사 하이닉스반도체 Ｍｏｓ트랜지스터 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097859A (zh) * 2006-06-28 2008-01-02 海力士半导体有限公司 闪速存储器件的栅极的形成方法
CN101540294A (zh) * 2008-03-21 2009-09-23 海力士半导体有限公司 制造具有界面阻挡层的半导体器件的方法
CN102412192A (zh) * 2011-05-23 2012-04-11 上海华力微电子有限公司 一种用于金属互连侧壁修补的工艺方法
CN104813444A (zh) * 2012-10-11 2015-07-29 应用材料公司 通过控制表面组成来调控钨生长

Also Published As

Publication number Publication date
CN108560030A (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
JP5550843B2 (ja) 半導体装置の製造方法
CN100527359C (zh) 多晶硅的刻蚀方法
CN105931982B (zh) 制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构
CN101577244A (zh) 层间介质层的平坦化方法及接触孔的形成方法
CN108431929A (zh) 使用稀释的tmah处理微电子基底的方法
US20150200111A1 (en) Planarization scheme for finfet gate height uniformity control
US9385086B2 (en) Bi-layer hard mask for robust metallization profile
KR102274848B1 (ko) 배리어층 제거 방법 및 반도체 구조체 형성 방법
CN104183546B (zh) 一种硅通孔工艺中籽晶层的形成方法
CN105845557A (zh) 实现多晶硅栅极平坦化的方法
CN108321087B (zh) 一种浮栅的形成方法
CN108560030B (zh) 金属钨的沉积方法
CN102456610B (zh) 控制背孔剖面形状的方法
CN105206512A (zh) 改进多重图形化掩膜层的方法
CN108470709A (zh) 浅沟槽绝缘结构的制造方法
US20150140233A1 (en) Methods for preferential growth of cobalt within substrate features
CN102479680A (zh) 半导体器件的制造方法
CN102479695B (zh) 提高金属栅化学机械平坦化工艺均匀性的方法
TW200415719A (en) Method of planarizing a semiconductor die
CN105514025B (zh) 在导线间形成空气间隙的方法
CN103035486A (zh) 同时填充及平坦化不同尺寸深沟槽的方法
CN101246884B (zh) 浅沟槽隔离区、浅沟槽隔离区掩膜版及浅沟槽隔离区制造方法
CN105244259A (zh) 一种多重图形化掩膜层的结构及制作方法
CN102142368A (zh) 一种晶圆表面平坦化方法
CN105990130B (zh) 平坦化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant