CN105931982B - 制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构 - Google Patents

制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构 Download PDF

Info

Publication number
CN105931982B
CN105931982B CN201510785674.1A CN201510785674A CN105931982B CN 105931982 B CN105931982 B CN 105931982B CN 201510785674 A CN201510785674 A CN 201510785674A CN 105931982 B CN105931982 B CN 105931982B
Authority
CN
China
Prior art keywords
shallow trench
trench isolation
dielectric
isolation dielectric
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510785674.1A
Other languages
English (en)
Other versions
CN105931982A (zh
Inventor
颜君旭
黄邦育
彭垂亚
陈静雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105931982A publication Critical patent/CN105931982A/zh
Application granted granted Critical
Publication of CN105931982B publication Critical patent/CN105931982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Abstract

一种用于制造浅沟槽隔离的方法包括：在衬底中形成沟槽；形成填充沟槽的间隙的底部浅沟槽隔离电介质；以及在底部浅沟槽隔离电介质上形成顶部浅沟槽隔离电介质。底部浅沟槽隔离电介质具有凹形中心部分，并且通过使用低沉积与溅射比率的高密度等离子体化学汽相沉积工艺在底部浅沟槽隔离电介质上沉积顶部浅沟槽隔离电介质。也公开了具有浅沟槽隔离的半导体结构。本发明实施例涉及制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构。

Description

制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构
技术领域
本发明实施例涉及制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构。
背景技术
集成电路的制造中的许多工艺需要在衬底中形成不同形状的沟槽以及需要沟槽的后续填充。例如，DRAM电路的制造需要电介质填充的沟槽以形成存储电容器。也有各种各样的电路拓扑结构(包括DRAM电路)，这些电路拓扑结构需要部分的电路通过浅沟槽隔离(STI)彼此隔离。
发明内容
根据本发明的一个实施例，提供了一种用于制造浅沟槽隔离的方法，包括：在衬底中形成沟槽；通过高密度等离子体化学汽相沉积(HDP-CVD)工艺在所述沟槽中形成底部浅沟槽隔离电介质；以及以具有与所述底部浅沟槽隔离电介质不同的沉积与溅射比率的另一HDP-CVD工艺在所述底部浅沟槽隔离电介质上形成顶部浅沟槽隔离电介质。
根据本发明的另一实施例，还提供了一种用于制造浅沟槽隔离的方法，包括：在衬底中形成沟槽；在所述沟槽中形成底部浅沟槽隔离电介质；通过高密度等离子体化学汽相沉积(HDP-CVD)工艺在所述底部浅沟槽隔离电介质和所述衬底上形成顶部浅沟槽隔离电介质；以及在所述顶部浅沟槽隔离电介质上形成掩模层以图案化所述顶部浅沟槽隔离电介质。
根据本发明的又一实施例，还提供了一种半导体结构，包括：衬底，所述衬底中具有沟槽；底部浅沟槽隔离电介质，形成在所述沟槽中；以及顶部浅沟槽隔离电介质，形成在所述底部浅沟槽隔离电介质上，其中，所述底部浅沟槽隔离电介质和所述顶部浅沟槽隔离电介质具有不同的反射指数，其中，所述沟槽、所述底部浅沟槽隔离电介质和所述顶部浅沟槽隔离电介质形成浅沟槽隔离。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳理解本发明的各方面。应该强调的是，根据工业中的标准实践，各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚讨论起见，各种部件的尺寸可以被任意增大或缩小。
图1A至图1H是根据一些实施例的用于制造浅沟槽隔离(STI)的方法的不同步骤的截面图。
图2是根据一些实施例的HDP-CVD装置的示意图。
图3是根据一些实施例的具有浅沟槽隔离的半导体结构的示意性截面图。
图4A至图4G是根据一些实施例的用于制造浅沟槽隔离(STI)的方法的不同步骤的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者之上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
另外，为便于描述，本文中可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一个(另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而对本文中使用的空间相对描述可以同样地作相应的解释。
浅沟槽隔离(STI)常用于半导体技术中以在集成电路中的有源器件区之间形成隔离。浅沟槽隔离的粗糙表面引起诸如光刻胶变形的缺陷，并且在随后的工艺中可以出现更多的缺陷。在形成浅沟槽隔离之后，例如，通常通过使用回溅射(sputter back)工艺对浅沟槽隔离实施平坦化。然而，在一些情况下，回溅射工艺引起额外的器件泄漏。回溅射浅沟槽隔离的工艺不仅会导致晶圆产量的损失，还消耗了大量的时间。此外，在回溅射工艺期间产生粒子，从而需要随后的清洗步骤以防止晶圆受到粒子的污染。因此，本发明提供了一种通过使用两步沟槽填充技术形成浅沟槽隔离的方法，因此，可以省略表面平坦化的额外的步骤。
参考图1A至图1H，图1A至图1H是根据一些实施例的在方法的各个制造步骤期间的用于制造部分或整个浅沟槽隔离(STI)的方法的不同步骤的截面图。应当理解，可以在该方法之前、期间和之后提供额外的步骤，并且对于该方法的额外的实施例，可以代替或消除下文描述的一些步骤。
参考图1A，在衬底110的整个表面上形成衬垫层120。可以以诸如通过化学汽相沉积(CVD)、物理汽相沉积(PVD)等的任何合适的方式在衬底上形成衬垫层120。例如，衬底110是由硅；诸如碳化硅、砷化铟或磷化铟的化合物半导体；或者诸如碳化硅锗、磷砷化镓或磷铟化镓的合金半导体制成的。衬垫层120可以具有大于约3.5的介电常数。例如，衬垫层120是由氮化硅(SiN)、碳化硅(SiC)、氮掺杂的碳化硅(SiC:N，也被称为NDC)、氮氧化硅(SiON)、氧掺杂的碳化硅(SiC:O，也被称为ODC)、或氧化硅(SiO2)制成的。在一些实施例中，该衬垫层120包括衬垫氧化物层和衬垫氮化物层。例如，通过低压化学汽相沉积(LPCVD)形成衬垫层120。
参考图1B，形成多个沟槽130。为了形成沟槽130，在衬底110上形成掩模层140。掩模层140为光刻胶层。通过光刻工艺图案化掩模层140，以形成多个部件和由衬垫层120上的部件限定的多个开口。根据预定的集成电路图案形成掩模层140的图案。然后，实施蚀刻工艺以形成沟槽130。在这一步骤之后去除图案化的掩模层140。
参考图1C，在沟槽130中填充底部浅沟槽隔离电介质150。例如，底部浅沟槽隔离电介质150是由氧化物制成的。底部浅沟槽隔离电介质150沉积在沟槽130中但是不覆盖衬垫层120。因为开口在沟槽130的顶部处的直径大于开口在沟槽130的底部处的直径，所以在每个沟槽130中的底部浅沟槽隔离电介质150的表面是凹形的。
参考图1D，在衬底110上形成顶部浅沟槽隔离电介质160。顶部浅沟槽隔离电介质160覆盖衬垫层120和底部浅沟槽隔离电介质150。顶部浅沟槽隔离电介质160是氧化物层。顶部浅沟槽隔离电介质160的厚度比底部浅沟槽隔离电介质150的厚度薄。
通过化学汽相沉积工艺在衬底110上形成底部浅沟槽隔离电介质150和顶部浅沟槽隔离电介质160。底部浅沟槽隔离电介质150和顶部浅沟槽隔离电介质160在衬底110上通过两步形成。在一些实施例中，在同一工艺室中形成底部浅沟槽隔离电介质150和顶部浅沟槽隔离电介质160。例如，由于高密度等离子体化学汽相沉积工艺(HDP-CVD)填充间隙的良好的能力，因此通过高密度等离子体化学汽相沉积工艺(HDP-CVD)来形成底部浅沟槽隔离电介质150和顶部浅沟槽隔离电介质160以防止空隙的生成。HDP-CVD是能够同时执行沉积和溅射工艺的化学汽相沉积的方法。HDP-CVD离子具有沉积组件和溅射组件，从而使得沉积和回溅射步骤在HDP-CVD工艺中在作为一个步骤的一个单一工艺室处原位实施。良好的间隙填充性能、高膜密度和低金属污染使得HDP-CVD对于浅沟槽隔离应用而言是合格的而不需要沉积后退火。
在一些实施例中，底部浅沟槽隔离电介质150和顶部浅沟槽隔离电介质160的配方基本上相同，但是在底部浅沟槽隔离电介质150和顶部浅沟槽隔离电介质160中使用的沉积反应物的比率是不同的。在一些实施例中，在氧化物沉积中使用的反应物气体包括硅烷(SiH4)和氧气(O2)，并且在沟槽130中填充氧化硅。可以调整引入工艺室的SiH4与O2的比率。当形成底部浅沟槽隔离电介质150时的引入工艺室的SiH4与O2的比率与当形成顶部浅沟槽隔离电介质160时的引入工艺室的SiH4与O2的比率是不同的。例如，用于形成底部浅沟槽隔离电介质150的SiH4与O2的比率大于用于形成顶部浅沟槽隔离电介质160的SiH4与O2的比率。即，底部浅沟槽隔离电介质150中的氧化硅(SixHy)具有更多的硅和更少的氧(x＞y)，并且顶部浅沟槽隔离电介质160中的氧化硅(SixHy)具有更少的硅和更多的氧(x＜y)。因此，底部浅沟槽隔离电介质150和顶部浅沟槽隔离电介质160具有不同的反射指数。在一些实施例中，由于顶部浅沟槽隔离电介质160是富氧层，因此底部浅沟槽隔离电介质150是富硅层，顶部浅沟槽隔离电介质160的反射指数在从约1.454至约1.456的范围内，并且底部浅沟槽隔离电介质150的反射指数在从约1.458至约1.460的范围内。可选地，可以将合适的掺杂剂引入工艺室内。沉积反应物可以使用其他用于氧化物沉积的合适的气体。
在间隙填充步骤中，在沟槽130中沉积底部浅沟槽隔离电介质150。在这一步骤中，反应物气体包括诸如SiH4和O2的沉积气体，从而沉积由氮化硅制成的底部浅沟槽隔离电介质150以填充沟槽130。当底部浅沟槽隔离电介质150填充沟槽130时，沉积底部浅沟槽隔离电介质150的工艺停止，从而使得底部浅沟槽隔离电介质150不覆盖衬垫层120。
当沟槽130填充有底部浅沟槽隔离电介质150之后，在衬底110上沉积顶部浅沟槽隔离电介质160。顶部浅沟槽隔离电介质160覆盖底部浅沟槽隔离电介质150和衬垫层120。当形成顶部浅沟槽隔离电介质160时，将溅射反应物与沉积反应物一起引入工艺室内。溅射反应物可以是气体，诸如氩气(Ar)、氧气(O2)或氢气(H2)。当通过等离子体增强反应沉积氧化硅膜时，诸如Ar离子、O2离子或H2离子的溅射反应物也形成在等离子体内部并且通过偏置RF功率导向至衬底110。所产生的高能量溅射离子轰击引起沉积的氧化硅膜的物理溅射。由于通过离子密度和离子能量控制溅射的程度，因此通过使用HDP-CVD可以实现期望的溅射速率。通过改变工艺控制参数可以调整沉积与溅射比率以实现期望的填充性能。
HDP-CVD工艺采用低沉积与溅射比率以沉积顶部浅沟槽隔离电介质160。然而，如果沉积与溅射比率太低，则顶部浅沟槽隔离电介质160不能成功地沉积在底部浅沟槽隔离电介质150上。如果沉积与溅射比率太高，则顶部浅沟槽隔离电介质160的表面变得过于粗糙。在一些实施例中，顶部浅沟槽隔离电介质160中的沉积与溅射比率在从约1.2至约3.0的范围内。因此，顶部浅沟槽隔离电介质160可以成功地沉积在底部浅沟槽隔离电介质150和衬垫层120上并且具有平滑的顶面。
底部浅沟槽隔离电介质150用于填充沟槽130，并且顶部浅沟槽隔离电介质160用于顶部轮廓修复。顶部浅沟槽隔离电介质160比底部浅沟槽隔离电介质150更薄，从而用于形成顶部浅沟槽隔离电介质160的原位沉积和溅射工艺不会导致产量的损失。
在一些实施例中，从衬底110的底面至顶部浅沟槽隔离电介质160的顶面的厚度为约680nm，其中，顶部浅沟槽隔离电介质160的厚度在从约45nm至约210nm的范围内。顶部浅沟槽隔离电介质160的厚度薄于沟槽130的深度，从而当以原位HDP-CVD工艺形成顶部浅沟槽隔离电介质160时，制造时间可以缩短并且产量损失可以降低，其中，原位HDP-CVD工艺提供沉积和溅射功能。
参考图1E，在顶部浅沟槽隔离电介质160上形成掩模层170。掩模层170是具有蚀刻掩模图案的光刻胶层。形成掩模层170以暴露出光刻胶层，已经通过微电子制造领域中的已知的传统的光刻方法对光刻胶层进行了处理，从而产生蚀刻掩模。掩模层170的图案引入其设计尺寸偏差以在掩模层170中生成暴露的图案开口172以在随后的处理步骤期间保护沟槽130的边缘。即，沟槽130被掩模层170覆盖并保护。通过在HDP-CVD工艺期间调整离子密度和离子能量来控制顶部浅沟槽隔离电介质160的轮廓以匹配掩模层170的图案。例如，具有顶部浅沟槽隔离电介质160的平坦表面以在其上放置图案化的掩模层170的面积大于图案化的掩模层170本身，从而掩模层170将不会变形。因为顶部浅沟槽隔离电介质160具有较薄的厚度并且是通过HDP-CVD工艺沉积的，所以顶部浅沟槽隔离电介质160的顶面是平滑的。
参考图1F，去除顶部浅沟槽隔离电介质160的暴露部分，该暴露部分暴露于开口172并且未被掩模层170覆盖。例如，通过蚀刻工艺去除暴露的顶部浅沟槽隔离电介质160。在到达衬垫层120处，停止用于蚀刻顶部浅沟槽隔离电介质160的暴露部分的步骤。因此，衬垫层120的未被掩模层170覆盖的部分也从开口172暴露。在该步骤之后去除掩模层170。
参考图1G，去除掩模层之后，实施平坦化工艺。平坦化工艺可以是化学机械抛光(CMP)工艺。将衬底110转移到用于抛光的CMP工作台。在抛光之后，冲洗衬底110。因此，清洗和平坦化衬底110的表面。在到达衬垫层120处，停止抛光衬底110的步骤。即，去除位于衬垫层120上方的顶部浅沟槽隔离电介质160的部分。
参考图1H，从衬底110去除剩余的衬垫层120(见图1G)。可以通过在衬垫层120和衬底110之间的具有高选择性的酸性组分来去除衬垫层120。酸性组分可以包括有机酸，诸如苯二羧酸、萘二甲酸、苯三羧酸、萘三羧酸、吡啶二甲酸、双吡啶二甲酸、甲酸、草酸、丙二酸、丁二酸、戊二酸、己二酸、庚二酸、以及环己二羧酸等。酸性组分可以包括无机酸，诸如HF、HCl、HBr、HI、HNO3、H3PO4、H2SO4、HClO4或它们的混合物。
因此，浅沟槽隔离包括沟槽130、形成在衬底110中的底部浅沟槽隔离电介质150和顶部浅沟槽隔离电介质160。剩余的顶部浅沟槽隔离电介质160在从约1nm到约12nm的范围内。顶部浅沟槽隔离电介质160的厚度较薄，从而使得当以提供沉积和溅射功能的原位HDP-CVD工艺形成顶部浅沟槽隔离电介质160时，制造时间可以缩短，并且产量损失可以降低。
参考图2，图2根据一些实施例示出了HDP-CVD装置的示意图。HDP-CVD装置200包括室210。该室210包括上容器212和下容器214。在一些实施例中，上容器212是由石英制成的并形成为圆顶状。室210包括用于将反应物气体引入室120内的至少一个气体入口220。反应物气体包括诸如硅烷(SiH4)和氧气(O2)的沉积气体和诸如氧气(O2)、氩气(Ar)或氢气(H2)的溅射气体。室210包括通向真空泵以在室210中产生真空环境的气体出口230。
HDP-CVD装置200包括安装在室210中的保持架240，并且衬底110固定在保持架240的上表面上。块242被安装在衬底110的外围处，以防止衬底110在保持架240的上表面上移动。线圈天线250安装在上容器212的外壁处，以接收来自RF发生器(未示出)的RF功率。当单一频带的RF功率或不同频带的RF功率施加到线圈天线250时，在腔210内的衬底110之上形成高密度等离子体260。
由于RF功率和沉积反应物与溅射反应物的比率均可以调整，所以在HDP-CVD工艺期间可以控制沉积与溅射比率。在一些实施例中，填充图1H中所示的浅沟槽隔离中的沟槽的步骤可以在单个HDP-CVD装置200内通过调整其反应物和其RF功率的比率来制造。
参考图1C、图1D和图2，在图1C中所示的间隙填充步骤中，将底部浅沟槽隔离电介质150沉积和填充沟槽130。然后图1D中示出了将顶部浅沟槽隔离电介质160沉积在底部浅沟槽隔离电介质150上。用于形成底部浅沟槽隔离电介质150和顶部浅沟槽隔离电介质160的沉积反应物基本上相同，但是具有不同的比率。例如，在形成底部浅沟槽隔离电介质150的步骤中，硅烷气体多于氧气；在形成顶部浅沟槽隔离电介质160的步骤中，氧气多于硅烷气体。形成顶部浅沟槽隔离电介质160的沉积与溅射比率在从约1.2至约3.0的范围内。因此，顶部浅沟槽隔离电介质160可以成功地沉积在底部浅沟槽隔离电介质150和衬垫层120上，并具有平滑的顶面。
参考图3，图3是根据一些实施例的具有浅沟槽隔离的半导体结构的示意性截面图。浅沟槽隔离310被广泛用于形成集成电路中的有源区之间的隔离。例如，浅沟槽隔离310用于隔离晶体管320、330。在一些实施例中，浅沟槽隔离310用于隔离晶体管和其他半导体组件。浅沟槽隔离310包括形成在晶体管320、330之间的沟槽312、填充沟槽312的底部浅沟槽隔离电介质314和顶部浅沟槽隔离电介质316。底部浅沟槽隔离电介质314和顶部浅沟槽隔离电介质316是由两个步骤形成的，其中，形成底部浅沟槽隔离电介质314以填充沟槽312的间隙，并且形成顶部浅沟槽隔离电介质316以修复浅沟槽隔离310的顶面的轮廓。沉积底部浅沟槽隔离电介质314以填充沟槽312的间隙，并且底部浅沟槽隔离电介质314不覆盖衬底300的顶面302。沟槽312在顶部处具有较宽的开口并且在底部处具有较窄的开口，从而使得底部浅沟槽隔离电介质314具有凹形的中心部分。当在衬底300上沉积顶部浅沟槽隔离电介质316时，顶部浅沟槽隔离电介质316填充位于凹形的中心部分之上的腔。通过HDP-CVD工艺沉积顶部浅沟槽隔离电介质316，HDP-CVD工艺提供沉积和溅射功能，从而可以调整顶部浅沟槽隔离电介质316的轮廓。在一些实施例中，通过低沉积与溅射比率的HDP-CVD工艺形成顶部浅沟槽隔离电介质316，其中，沉积与溅射比率在从约1.2至约3.0的范围内，从而顶部浅沟槽隔离电介质316可以成功地沉积在底部浅沟槽隔离电介质314上并且具有平滑的顶面。顶部浅沟槽隔离电介质316的厚度比沟槽312的深度薄，从而使得可以节约用于沉积顶部浅沟槽隔离电介质316的时间并且其产量可以减少。顶部浅沟槽隔离电介质316的平滑表面允许其上形成掩模层并且防止掩模层变形的步骤。可以在形成晶体管320、330的步骤期间去除从衬底300的顶面302突出的顶部浅沟槽隔离电介质316的部分。因此，只有少量的顶部浅沟槽隔离介电316仍然保留在沟槽312中。在一些实施例中，剩余的顶部浅沟槽隔离电介质316的厚度在从约10埃至约120埃的范围内。通过基本上相同的反应物但以不同的比率沉积底部浅沟槽隔离电介质314和顶部浅沟槽隔离电介质316。在一些实施例中，由于顶部浅沟槽隔离电介质316是富氧层，因此底部浅沟槽隔离电介质314是富硅层，顶部浅沟槽隔离电介质316的反射指数在从约1.454至约1.456的范围内，并且底部浅沟槽隔离电介质314的反射指数在从约1.458至约1.460的范围内。
参考图4A至图4G，图4A至图4G是根据一些实施例的在方法的各个制造步骤期间的用于制造部分或整个浅沟槽隔离(STI)的方法的不同步骤的截面图。应当理解，可以在该方法之前、期间和之后提供额外的步骤，并且对于该方法的额外的实施例，可以代替或消除下文描述的一些步骤。
参考图4A，在衬底410的整个表面上形成衬垫层420。可以以诸如通过化学汽相沉积(CVD)、物理汽相沉积(PVD)等的任何合适的方式在衬底上形成衬垫层420。例如，衬底410是由硅；诸如碳化硅、砷化铟或磷化铟的化合物半导体；或者诸如碳化硅锗、磷砷化镓或磷铟化镓的合金半导体制成的。衬垫层420可以具有大于约3.5的介电常数。例如，衬垫层420是由氮化硅(SiN)、碳化硅(SiC)、氮掺杂的碳化硅(SiC:N，也被称为NDC)、氮氧化硅(SiON)、氧掺杂的碳化硅(SiC:O，也被称为ODC)或氧化硅(SiO2)制成的。在一些实施例中，该衬垫层420包括衬垫氧化物层422和衬垫氮化物层424。
参考图4B，形成多个沟槽430。为了形成沟槽430，在衬底410上形成掩模层440。掩模层440为光刻胶层。通过光刻工艺图案化掩模层440，以形成多个部件和由衬垫层420上的部件限定的多个开口。然后，实施蚀刻工艺以形成沟槽430。在这一步骤之后去除图案化的掩模层440。
参考图4C，在沟槽430中填充底部浅沟槽隔离电介质450。例如，底部浅沟槽隔离电介质450是由氧化物制成的。底部浅沟槽隔离电介质450沉积在沟槽430中但是不完全填充沟槽430或覆盖衬垫层420。底部浅沟槽隔离电介质450通过填充沟槽430的底部的而用于降低纵横比。由于HDP-CVD的良好的间隙填充能力，所以通过高密度等离子体化学汽相沉积工艺(HDP-CVD)来形成底部浅沟槽隔离电介质450，HDP-CVD能够同时执行沉积和溅射工艺以防止空隙的生成。HDP-CVD离子具有沉积组件和溅射组件，从而使得沉积和回溅射步骤在HDP-CVD工艺中在作为一个步骤的一个单一工艺室处原位实施。在一些实施例中，沟槽430的初始纵横比是约10，然而，在沟槽430中沉积底部浅沟槽隔离电介质450之后，该纵横比降低至约3。通过改变工艺控制参数可以调整沉积与溅射比率以实现期望的填充性能。
参考图4D，在底部浅沟槽隔离电介质450上沉积顶部浅沟槽隔离电介质460。通过HDP-CVD工艺形成顶部浅沟槽隔离电介质460。用于形成顶部浅沟槽隔离电介质460的沉积与溅射比率高于用于形成底部浅沟槽隔离电介质450的沉积与溅射比率。与形成底部浅沟槽隔离电介质450相比，顶部浅沟槽隔离电介质460以较高的沉积速率形成，这是因为通过在沟槽430中沉积底部浅沟槽隔离电介质450降低了纵横比。在衬底410上沉积顶部浅沟槽隔离电介质之后，通过底部浅沟槽隔离电介质450和顶部浅沟槽隔离电介质460填充沟槽430。顶部浅沟槽隔离电介质460不仅填充沟槽430，还覆盖衬垫层420的顶面。因为以较高的沉积与溅射比率沉积顶部浅沟槽隔离电介质460，从而使得顶部浅沟槽隔离电介质460在沟槽430的拐角处具有倾斜的表面轮廓。即，顶部浅沟槽隔离电介质460的截面轮廓具有紧挨着沟槽430的多个三角形突起。
参考图4E，在顶部浅沟槽隔离电介质460上形成覆盖膜470。覆盖层470覆盖顶部浅沟槽隔离电介质460，并且提供比具有三角形突起的顶部浅沟槽隔离电介质460更平坦的顶部轮廓。在一些实施例中，在同一工艺室中形成底部浅沟槽隔离电介质450、顶部浅沟槽隔离电介质460和覆盖层470。对应于不同的沉积工艺，可以调整沉积反应物的比率、沉积反应物与溅射反应物的比率和偏置RF功率。由于底部浅沟槽隔离电介质450和顶部浅沟槽隔离电介质460是通过具有不同的沉积与溅射比率和反应物比率的HDP-CVD工艺形成的，所以底部浅沟槽隔离电介质450和顶部浅沟槽隔离电介质460具有不同的反射指数。在一些实施例中，由于顶部浅沟槽隔离电介质460是富氧层，因此底部浅沟槽隔离电介质450是富硅层，顶部浅沟槽隔离电介质460的反射指数在从约1.454至约1.456的范围内，并且底部浅沟槽隔离电介质450的反射指数在从约1.458至约1.460的范围内。
参考图4F，实施平坦化工艺。平坦化工艺可以是化学机械抛光(CMP)工艺。将衬底410转移到用于抛光的CMP工作台。在抛光之后，冲洗衬底410。因此，清洗和平坦化衬底410的表面。在到达衬垫层420处，停止抛光衬底410的步骤。即，去除位于衬垫层420上方的顶部浅沟槽隔离电介质460的部分和覆盖层470。
参考图4G，从衬底410去除剩余的衬垫层420(见图4F)。可以通过在衬垫层420和衬底410之间的具有高选择性的酸性组分来去除衬垫层420。酸性组分可以包括有机酸，诸如苯二羧酸、萘二甲酸、苯三羧酸、萘三羧酸、吡啶二甲酸、双吡啶二甲酸、甲酸、草酸、丙二酸、丁二酸、戊二酸、己二酸、庚二酸、以及环己二羧酸等。酸性组分可以包括无机酸，诸如HF、HCl、HBr、HI、HNO3、H3PO4、H2SO4、HClO4或它们的混合物。
因此，浅沟槽隔离包括在衬底410中形成的沟槽430、底部浅沟槽隔离电介质450和顶部浅沟槽隔离电介质460。由于通过在沟槽430中沉积底部浅沟槽隔离电介质450降低了纵横比，因此用于形成顶部浅沟槽隔离电介质460的沉积与溅射比率高于用于形成底部浅沟槽隔离电介质450的沉积与溅射比率。从而沟槽430被快速地填充而不会在其中产生空隙。
本发明提供了一种通过两步填充沟槽的间隙制造浅沟槽隔离的方法。在一些实施例中，浅沟槽隔离具有填充沟槽的间隙的底部浅沟槽隔离电介质以及沉积在底部浅沟槽隔离电介质上以修复浅沟槽隔离的顶部轮廓的顶部浅沟槽隔离电介质。通过低沉积与溅射比率HDP-CVD工艺形成顶部浅沟槽隔离电介质以获得平滑的表面。顶部浅沟槽隔离电介质的厚度薄于沟槽的深度，从而可以节约制造时间和HDP-CVD工艺的产量。在一些实施例中，底部浅沟槽隔离电介质用于降低沟槽的纵横比，从而使得顶部浅沟槽隔离电介质以高沉积与溅射比率HDP-CVD工艺形成。
本发明的一些实施例提供了一种用于制造浅沟槽隔离的方法，包括：在衬底中形成沟槽；通过高密度等离子体化学汽相沉积(HDP-CVD)工艺在沟槽中形成底部浅沟槽隔离电介质；以及通过与底部浅沟槽隔离电介质具有不同的沉积与溅射比率的另一HDP-CVD工艺在底部浅沟槽隔离电介质上形成顶部浅沟槽隔离电介质。
本发明的一些实施例提供了一种用于制造浅沟槽隔离的方法，包括：在衬底中形成沟槽；在沟槽中形成底部浅沟槽隔离电介质；通过高密度等离子体化学汽相沉积(HDP-CVD)工艺在底部浅沟槽隔离电介质和衬底上形成顶部浅沟槽隔离电介质；以及在顶部浅沟槽隔离电介质上形成掩模层以图案化顶部浅沟槽隔离电介质。
本发明的一些实施例提供了一种半导体结构，包括：其中具有沟槽的衬底；形成在沟槽中的底部浅沟槽隔离电介质；以及形成在底部浅沟槽隔离电介质上的顶部浅沟槽隔离电介质。底部浅沟槽隔离电介质和顶部浅沟槽隔离电介质具有不同的反射指数，其中，沟槽、底部浅沟槽隔离电介质和顶部浅沟槽隔离电介质形成浅沟槽隔离。
根据本发明的一个实施例，提供了一种用于制造浅沟槽隔离的方法，包括：在衬底中形成沟槽；通过高密度等离子体化学汽相沉积(HDP-CVD)工艺在所述沟槽中形成底部浅沟槽隔离电介质；以及以具有与所述底部浅沟槽隔离电介质不同的沉积与溅射比率的另一HDP-CVD工艺在所述底部浅沟槽隔离电介质上形成顶部浅沟槽隔离电介质。
在上述用于制造浅沟槽隔离的方法中，当所述底部浅沟槽隔离电介质填充所述沟槽时，停止形成所述底部浅沟槽隔离电介质。
在上述用于制造浅沟槽隔离的方法中，用于形成所述顶部浅沟槽隔离电介质的所述HDP-CVD工艺的所述沉积与溅射比率在从约1.2至约3.0的范围内。
在上述用于制造浅沟槽隔离的方法中，所述底部浅沟槽隔离电介质是由SixOy制成的，其中，x＞y。
在上述用于制造浅沟槽隔离的方法中，所述顶部浅沟槽隔离电介质是由SixOy制成的，其中，x＜y。
在上述用于制造浅沟槽隔离的方法中，在所述沟槽的底部沉积所述底部浅沟槽隔离电介质以降低所述沟槽的纵横比。
在上述用于制造浅沟槽隔离的方法中，形成所述顶部浅沟槽隔离电介质的所述沉积与溅射比率高于形成所述底部浅沟槽隔离电介质的沉积与溅射比率。
在上述用于制造浅沟槽隔离的方法中，还包括：在所述顶部浅沟槽隔离电介质上形成覆盖层。
在上述用于制造浅沟槽隔离的方法中，还包括：平坦化所述覆盖层和所述顶部浅沟槽隔离电介质。
根据本发明的另一实施例，还提供了一种用于制造浅沟槽隔离的方法，包括：在衬底中形成沟槽；在所述沟槽中形成底部浅沟槽隔离电介质；通过高密度等离子体化学汽相沉积(HDP-CVD)工艺在所述底部浅沟槽隔离电介质和所述衬底上形成顶部浅沟槽隔离电介质；以及在所述顶部浅沟槽隔离电介质上形成掩模层以图案化所述顶部浅沟槽隔离电介质。
在上述用于制造浅沟槽隔离的方法中，所述HDP-CVD工艺的沉积与溅射比率在从约1.2至约3.0的范围内。
在上述用于制造浅沟槽隔离的方法中，在所述HDP-CVD工艺中使用的沉积气体包括硅烷(SiH4)和氧气，并且在所述HDP-CVD工艺中使用的溅射气体包括氩气、氧气或氢气。
在上述用于制造浅沟槽隔离的方法中，还包括：在形成所述沟槽之前，在所述衬底上形成衬垫层，其中，在所述底部浅沟槽隔离电介质和所述衬垫层上形成所述顶部浅沟槽隔离电介质。
在上述用于制造浅沟槽隔离的方法中，还包括：蚀刻通过所述掩模层暴露出的所述顶部浅沟槽隔离电介质直至到达所述衬垫层；以及去除所述掩模层。
在上述用于制造浅沟槽隔离的方法中，还包括：通过化学机械抛光工艺去除所述顶部浅沟槽隔离电介质的位于所述衬垫层之上的部分，其中，剩余的顶部浅沟槽隔离电介质、所述底部浅沟槽隔离电介质和所述沟槽形成浅沟槽隔离。
在上述用于制造浅沟槽隔离的方法中，还包括：去除所述衬垫层。
在上述用于制造浅沟槽隔离的方法中，所述底部浅沟槽隔离电介质具有凹形表面，并且所述顶部浅沟槽隔离电介质形成在所述凹形表面上。
根据本发明的又一实施例，还提供了一种半导体结构，包括：衬底，所述衬底中具有沟槽；底部浅沟槽隔离电介质，形成在所述沟槽中；以及顶部浅沟槽隔离电介质，形成在所述底部浅沟槽隔离电介质上，其中，所述底部浅沟槽隔离电介质和所述顶部浅沟槽隔离电介质具有不同的反射指数，其中，所述沟槽、所述底部浅沟槽隔离电介质和所述顶部浅沟槽隔离电介质形成浅沟槽隔离。
在上述半导体结构中，所述底部浅沟槽隔离电介质具有凹形表面，并且所述顶部浅沟槽隔离电介质形成在所述底部浅沟槽隔离电介质的所述凹形表面上。
在上述半导体结构中，所述顶部浅沟槽隔离电介质的反射指数在从约1.454至约1.456的范围内，并且所述底部浅沟槽隔离电介质的反射指数在从约1.458至约1.460的范围内。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种用于制造浅沟槽隔离的方法，包括：
在衬底中形成沟槽；
通过高密度等离子体化学汽相沉积HDP-CVD工艺在所述沟槽中形成底部浅沟槽隔离电介质；以及
以具有与所述底部浅沟槽隔离电介质不同的沉积与溅射比率的另一HDP-CVD工艺在所述底部浅沟槽隔离电介质上形成顶部浅沟槽隔离电介质，其中，所述底部浅沟槽隔离电介质的反射指数大于所述顶部浅沟槽隔离电介质的反射指数。
2.根据权利要求1所述的用于制造浅沟槽隔离的方法，其中，当所述底部浅沟槽隔离电介质填充所述沟槽时，停止形成所述底部浅沟槽隔离电介质。
3.根据权利要求2所述的用于制造浅沟槽隔离的方法，其中，用于形成所述顶部浅沟槽隔离电介质的所述HDP-CVD工艺的所述沉积与溅射比率在从1.2至3.0的范围内。
4.根据权利要求3所述的用于制造浅沟槽隔离的方法，其中，所述底部浅沟槽隔离电介质是由SixOy制成的，其中，x＞y。
5.根据权利要求3所述的用于制造浅沟槽隔离的方法，其中，所述顶部浅沟槽隔离电介质是由SixOy制成的，其中，x＜y。
6.根据权利要求1所述的用于制造浅沟槽隔离的方法，其中，在所述沟槽的底部沉积所述底部浅沟槽隔离电介质以降低所述沟槽的纵横比。
7.根据权利要求6所述的用于制造浅沟槽隔离的方法，其中，形成所述顶部浅沟槽隔离电介质的所述沉积与溅射比率高于形成所述底部浅沟槽隔离电介质的沉积与溅射比率。
8.根据权利要求6所述的用于制造浅沟槽隔离的方法，还包括：在所述顶部浅沟槽隔离电介质上形成覆盖层。
9.根据权利要求8所述的用于制造浅沟槽隔离的方法，还包括：平坦化所述覆盖层和所述顶部浅沟槽隔离电介质。
10.一种用于制造浅沟槽隔离的方法，包括：
在衬底中形成沟槽；
在所述沟槽中形成底部浅沟槽隔离电介质；
通过高密度等离子体化学汽相沉积HDP-CVD工艺在所述底部浅沟槽隔离电介质和所述衬底上形成顶部浅沟槽隔离电介质，其中，所述底部浅沟槽隔离电介质的反射指数大于所述顶部浅沟槽隔离电介质的反射指数；以及
在所述顶部浅沟槽隔离电介质上形成掩模层以图案化所述顶部浅沟槽隔离电介质。
11.根据权利要求10所述的用于制造浅沟槽隔离的方法，其中，所述HDP-CVD工艺的沉积与溅射比率在从1.2至3.0的范围内。
12.根据权利要求10所述的用于制造浅沟槽隔离的方法，其中，在所述HDP-CVD工艺中使用的沉积气体包括硅烷(SiH4)和氧气，并且在所述HDP-CVD工艺中使用的溅射气体包括氩气、氧气或氢气。
13.根据权利要求10所述的用于制造浅沟槽隔离的方法，还包括：
在形成所述沟槽之前，在所述衬底上形成衬垫层，其中，在所述底部浅沟槽隔离电介质和所述衬垫层上形成所述顶部浅沟槽隔离电介质。
14.根据权利要求13所述的用于制造浅沟槽隔离的方法，还包括：
蚀刻通过所述掩模层暴露出的所述顶部浅沟槽隔离电介质直至到达所述衬垫层；以及
去除所述掩模层。
15.根据权利要求14所述的用于制造浅沟槽隔离的方法，还包括：
通过化学机械抛光工艺去除所述顶部浅沟槽隔离电介质的位于所述衬垫层之上的部分，其中，剩余的顶部浅沟槽隔离电介质、所述底部浅沟槽隔离电介质和所述沟槽形成浅沟槽隔离。
16.根据权利要求15所述的用于制造浅沟槽隔离的方法，还包括：去除所述衬垫层。
17.根据权利要求9所述的用于制造浅沟槽隔离的方法，其中，所述底部浅沟槽隔离电介质具有凹形表面，并且所述顶部浅沟槽隔离电介质形成在所述凹形表面上。
18.一种半导体结构，包括：
衬底，所述衬底中具有沟槽；
底部浅沟槽隔离电介质，形成在所述沟槽中；以及
顶部浅沟槽隔离电介质，形成在所述底部浅沟槽隔离电介质上，其中，所述底部浅沟槽隔离电介质的反射指数大于所述顶部浅沟槽隔离电介质的反射指数，其中，所述沟槽、所述底部浅沟槽隔离电介质和所述顶部浅沟槽隔离电介质形成浅沟槽隔离。
19.根据权利要求18所述的半导体结构，其中，所述底部浅沟槽隔离电介质具有凹形表面，并且所述顶部浅沟槽隔离电介质形成在所述底部浅沟槽隔离电介质的所述凹形表面上。
20.根据权利要求19所述的半导体结构，其中，所述顶部浅沟槽隔离电介质的反射指数在从1.454至1.456的范围内，并且所述底部浅沟槽隔离电介质的反射指数在从1.458至1.460的范围内。
CN201510785674.1A 2015-02-26 2015-11-16 制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构 Active CN105931982B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/632,690 2015-02-26
US14/632,690 US9978634B2 (en) 2015-02-26 2015-02-26 Method for fabricating shallow trench isolation and semiconductor structure using the same

Publications (2)

Publication Number Publication Date
CN105931982A CN105931982A (zh) 2016-09-07
CN105931982B true CN105931982B (zh) 2019-01-25

Family

ID=56798375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510785674.1A Active CN105931982B (zh) 2015-02-26 2015-11-16 制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构

Country Status (2)

Country Link
US (1) US9978634B2 (zh)
CN (1) CN105931982B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102352157B1 (ko) 2015-09-01 2022-01-17 삼성전자주식회사 집적회로 소자
US10020362B2 (en) * 2015-09-04 2018-07-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning
CN109300784A (zh) * 2018-09-30 2019-02-01 上海华力集成电路制造有限公司 半导体器件的介电层化学机械研磨方法
KR20200115762A (ko) * 2019-03-25 2020-10-08 삼성전자주식회사 반도체 소자
CN110265352B (zh) * 2019-06-24 2021-03-09 武汉新芯集成电路制造有限公司 浅沟槽隔离结构的形成方法及存储器件的形成方法
CN114093806B (zh) * 2022-01-24 2022-04-19 晶芯成(北京)科技有限公司 一种半导体结构的制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3123061B2 (ja) * 1990-06-13 2001-01-09 ソニー株式会社 バイアスｅｃｒ―ｃｖｄ法による埋め込み平坦化方法
US5930644A (en) * 1997-07-23 1999-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a shallow trench isolation using oxide slope etching
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
US7682927B2 (en) * 2005-03-25 2010-03-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
WO2007029178A2 (en) * 2005-09-06 2007-03-15 Nxp B.V. Method of manufacturing a semiconductor device with an isolation region and a device manufactured by the method
CN101330035B (zh) * 2007-06-18 2010-05-19 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其制造方法
CN100576491C (zh) * 2007-06-21 2009-12-30 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其制造方法
CN101359596B (zh) * 2007-07-31 2010-06-23 中芯国际集成电路制造(上海)有限公司 沟槽的填充方法及浅沟槽隔离的制造方法
KR20110024629A (ko) * 2009-09-02 2011-03-09 주식회사 하이닉스반도체 반도체 소자의 소자분리막 제조 방법
CN102655111A (zh) * 2011-03-04 2012-09-05 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制造方法
CN102693931A (zh) * 2011-03-23 2012-09-26 中国科学院微电子研究所 一种薄膜填充方法
CN102610554A (zh) * 2012-03-22 2012-07-25 上海华力微电子有限公司 一种提高高深宽比浅沟槽隔离填充特性的方法
CN103531520A (zh) * 2012-07-02 2014-01-22 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的形成方法及半导体结构
US8692299B2 (en) * 2012-08-24 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Two-step shallow trench isolation (STI) process
CN104282614B (zh) * 2013-07-01 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种形成浅沟槽隔离结构的方法
US8975155B2 (en) * 2013-07-10 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a shallow trench isolation structure
US9059244B2 (en) * 2013-10-15 2015-06-16 International Business Machines Corporation Fabricating shallow-trench isolation semiconductor devices to reduce or eliminate oxygen diffusion

Also Published As

Publication number Publication date
US20160254179A1 (en) 2016-09-01
CN105931982A (zh) 2016-09-07
US9978634B2 (en) 2018-05-22

Similar Documents

Publication Publication Date Title
CN105931982B (zh) 制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构
US7807532B2 (en) Method and structure for self aligned formation of a gate polysilicon layer
KR100279016B1 (ko) 반도체 제조시 비-컨포멀 디바이스 층을 평탄화하는 방법
US7608519B2 (en) Method of fabricating trench isolation of semiconductor device
CN112542377A (zh) 迭代自对准图案化
JP2008210909A (ja) 半導体装置の製造方法
US8105899B2 (en) Method and structure for performing a chemical mechanical polishing process
TW201432848A (zh) 隔離結構之製作方法
US20050023634A1 (en) Method of fabricating shallow trench isolation structure and microelectronic device having the structure
US20130193555A1 (en) Semiconductor Devices and Methods of Manufacture Thereof
JP2023145565A (ja) Ｐｅｃｖｄによるｓｉギャップ充填の方法
TWI742167B (zh) 半導體結構與其製作方法
TWI792360B (zh) 半導體裝置的形成方法及其用於製造積體電路的方法
CN102130036A (zh) 浅沟槽隔离结构制作方法
JP2004265989A (ja) 半導体装置の製造方法
US10879108B2 (en) Topographic planarization method for lithography process
TW202121527A (zh) 以多色選擇性非等向性蝕刻相鄰線的方法
US9721828B2 (en) Method to reduce particles during STI fill and reduce CMP scratches
CN111933568B (zh) 一种浅沟槽隔离结构的制作方法
KR100951557B1 (ko) ＴｉＮ 하부 전극을 갖는 반도체 메모리 소자 및 그제조방법
US20230170216A1 (en) Hard mask film including graphene layer intercalated structure and manufacturing method thereof
KR20010091086A (ko) 세리아 슬러리를 사용하는 반도체 소자의 평탄화 방법
KR101212060B1 (ko) 반도체 소자의 제조방법
KR100312647B1 (ko) 반도체 소자의 평탄화방법
KR100842904B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant