CN111933568B - 一种浅沟槽隔离结构的制作方法 - Google Patents

一种浅沟槽隔离结构的制作方法 Download PDF

Info

Publication number
CN111933568B
CN111933568B CN202011021046.3A CN202011021046A CN111933568B CN 111933568 B CN111933568 B CN 111933568B CN 202011021046 A CN202011021046 A CN 202011021046A CN 111933568 B CN111933568 B CN 111933568B
Authority
CN
China
Prior art keywords
shallow trench
layer
semiconductor substrate
width
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011021046.3A
Other languages
English (en)
Other versions
CN111933568A (zh
Inventor
蔡明洋
陶磊
王厚有
冯永波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202011021046.3A priority Critical patent/CN111933568B/zh
Publication of CN111933568A publication Critical patent/CN111933568A/zh
Application granted granted Critical
Publication of CN111933568B publication Critical patent/CN111933568B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种浅沟槽隔离结构的制作方法，可改善现有浅沟槽隔离结构的制作过程。浅沟槽隔离结构的制作方法包括如下过程：提供一半导体衬底；在所述半导体衬底上形成一硬掩膜层，并使所述硬掩膜层上具有一宽度等于待形成浅沟槽上侧开口宽度的掩膜开口；在所述掩膜开口下方的所述半导体衬底内形成保护层；在所述掩膜开口内的两侧壁体上各形成一调整侧壁，并使两侧调整侧壁之间的宽度等于待形成浅沟槽的底部宽度；提供一种对所述保护层和所述调整侧壁具有不同蚀刻选择比的蚀刻剂；纵向干法蚀刻所述掩膜开口内的所述调整侧壁、所述保护层和所述半导体衬底，直至形成所述浅沟槽。

Description

一种浅沟槽隔离结构的制作方法
技术领域
本发明涉及半导体制造领域，特别是一种浅沟槽隔离结构的制作方法。
背景技术
浅沟槽隔离结构（Shallow Trench Isolation 简称STI）是在衬底上隔离晶体管有源区的一种绝缘隔离结构，在现行浅沟槽隔离结构的填充技术中,浅沟槽蚀刻形成后，若浅沟槽的壁体过于陡峭，则会在后续采用高密度等离子体工艺（high-density plasma 简称HDP）或高纵深比工艺（High Aspect Ratio Process，简称HARP）填充介电材料的过程中，在浅沟槽上侧开口处容易生成悬突(Over-hang)，这样会导致浅沟槽顶部开口提前闭合，从而在浅沟槽内的填充介质中产生空洞(Void),空洞会对后续浅沟道隔离结构的绝缘能力造成负面影响，因此，需要提供一种新的浅沟槽隔离结构的制作方法，可以根据需要调整浅沟槽隔离结构的侧壁倾斜度，以使得后续介电材料在填充时能避免孔洞或者缝隙的产生。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种浅沟槽隔离结构的制作方法，用于解决现有浅沟槽制作过程中，浅沟槽两侧倾斜度无法根据填充需要灵活调整的问题。
为实现上述目的及其他相关目的，本发明提供一种浅沟槽隔离结构的制作方法，包括如下过程：
提供一半导体衬底；
在所述半导体衬底上形成一硬掩膜层，其中所述硬掩膜层上具有贯通的掩膜开口，所述掩膜开口宽度等于待形成所述浅沟槽的开口宽度；
在所述掩膜开口下方的所述半导体衬底内形成保护层；
在所述掩膜开口内的两侧壁体上各形成一调整侧壁，其中，调整侧壁之间的宽度等于待形成所述浅沟槽的底部宽度；
提供一蚀刻剂，所述蚀刻剂对所述保护层和所述调整侧壁具有不同蚀刻选择比；
纵向蚀刻所述掩膜开口内的所述调整侧壁、所述保护层和所述半导体衬底，直至形成所述浅沟槽。
作为本发明一示例，在所述掩膜开口内的两侧壁体上各形成一调整侧壁，并使两侧调整侧壁之间的宽度等于待形成浅沟槽的底部宽度的过程包括：
在所述硬掩膜层上方和所述掩膜开口内的侧壁及所述保护层上形成一调整层；
干法蚀刻去除所述硬掩膜层上部和所述保护层上部的所述调整层以在所述掩膜开口两侧壁形成所述调整侧壁。
作为本发明一示例，形成所述调整层的方法包括化学气相沉积法。
作为本发明一示例，所述调整侧壁为氮化物层。
作为本发明一示例，所述半导体衬底为硅衬底，所述保护层为氧化硅层。
作为本发明一示例，所述保护层由暴露于所述掩膜开口处的所述半导体衬底表面经热氧化形成。
作为本发明一示例，所述热氧化的温度在850~950℃之间。
作为本发明一示例，所述制作方法还包括在所述浅沟槽形成后采用介电材料填充所述浅沟槽的过程。
作为本发明一示例，所述介电材料为二氧化硅。
作为本发明一示例，所述介电材料采用淀积工艺填充。
如上所述，本发明制作方法可以根据所需要的浅沟槽隔离结构,选择相应的调整侧壁的厚度及蚀刻条件,从而在蚀刻过程中灵活调整浅沟槽两侧的倾斜度,以形成满足后续填充需要的倾斜度需求，从而降低在后续填充过程中悬凸结构的产生,能够有效避免后续空洞的产生。
附图说明
图1为本发明浅沟槽隔离结构制作方法一实施例中的流程示意图；
图2为本发明方法中在半导体衬底表面形成硬掩膜层后的结构示意图；
图3为本发明方法中形成保护层后的结构示意图；
图4为本发明方法中形成调整层后的结构示意图；
图5为本发明方法中形成第一调整侧壁和第二调整侧壁后的结构示意图；
图6为本发明方法中采用纵向干法蚀刻工艺对半导体衬底进行蚀刻的示意图；
图7为本发明方法中在半导体衬底内形成浅沟槽隔离结构的结构示意图；
图8为本发明方法中在浅沟槽隔离结构内填充介电材料后的结构示意图。
图中：100、半导体衬底；101、保护层；102、浅沟槽；200、硬掩膜层；201、掩膜开口；300、调整层；301、第一调整侧壁；302、第二调整侧壁；400、介电材料。
具体实施方式
请参阅图1至图8，以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
请参阅图1，本发明提供一种浅沟槽隔离结构的制作方法，可以根据需要调整浅沟槽的侧壁倾斜度，以使得后续介电材料在填充时能避免孔洞或者缝隙的产生。
请参阅图1，上述浅沟槽隔离结构的制作方法，包括如下过程：
S01：请参阅图2，提供一半导体衬底100；
S02：请参阅图2和图7，在所述半导体衬底100上形成一硬掩膜层200，其中，所述硬掩膜层200上具有贯通的掩膜开口201，所述掩膜开口201宽度L1等于待形成浅沟槽102的上侧开口宽度w1；
S03：请参阅图2至图3，在所述掩膜开口201下方的所述半导体衬底100内形成保护层101；
S04：请参阅图3、图5和图7，在所述掩膜开口201内的两侧壁体上各形成第一调整侧壁301和第二调整侧壁302，其中，第一调整侧壁301和第二调整侧壁302之间的宽度L2等于待形成浅沟槽102的底部宽度w2；
S05：请参照图6，提供一蚀刻剂，所述蚀刻剂对所述保护层101和所述第一调整侧壁301和第二调整侧壁302具有不同蚀刻选择比；
S06：请参照图6至图7，纵向蚀刻所述掩膜开口内的所述第一调整侧壁301、第二调整侧壁302、所述保护层101和所述半导体衬底100，直至形成所述浅沟槽102。
本发明制作方法可以根据所需要的浅沟槽隔离结构,选择相应的调整侧壁的厚度及蚀刻条件,从而在蚀刻过程中灵活调整浅沟槽两侧的倾斜度,以形成满足后续填充需要的倾斜度需求，从而降低在后续填充过程中悬凸结构的产生,能够有效避免后续空洞的产生。
在步骤S01中，半导体衬底100可以是单晶、多晶或非晶结构的硅、或硅锗（SiGe），也可以是绝缘体上硅（SOI），或者还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成半导体基底的材料的几个示例，但是可以作为半导体基底的任何材料均落入本发明的精神和范围。具体地，作为本发明一示例，本实施例中所述半导体衬底为多晶硅衬底。
请参阅图2和图7，在步骤S02中，硬掩膜层200的形成过程不受限定，具体地，作为本发明一示例，所述硬掩膜采用淀积工艺形成，并采用图案化工艺在所述硬掩膜层上形成所述掩膜开口，并使所述掩膜开口宽度L1等于待形成浅沟槽102的上侧开口宽度w1。本步骤中的淀积工艺可以包括但不限于化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合。作为本发明一示例，本实施例中所述硬掩膜层200的方法包括化学气相淀积法。
请参阅图2和图7，本发明中硬掩膜层的材质可以为一切合适的硬掩膜材质，具体的作为本发明一示例，本实施例中所述硬掩膜层200为氮化硅层，氮化硅层的厚度设定与待形成浅沟槽隔离结构的深度相对应，在不同的实施例中，硬掩膜的厚度可以为100~300nm之间，硬掩膜的开口宽度L1和浅隔离槽的顶部开口宽度w1相对应，在本发明一些实施例中，硬掩膜的开口宽度L1例如为100~200nm之间，浅沟槽隔离结构的顶部开口宽度w1例如为100~200nm之间。
请参阅图3，在上述步骤S03中，在所述掩膜开口201下方的所述半导体衬底100内形成保护层101的方法可以根据半导体衬底100的材质来进行相应的选择，具体地，在本实施例中，考虑到衬底为多晶硅衬底，保护层101为由暴露于所述掩膜开口201处的多晶硅衬底表面经热氧化形成的氧化硅保护层，保护层101可以保护衬底在后续形成调整侧壁时遭受损伤。热氧化工艺例如可以为多晶硅热氧化手段，具体地，本发明中的热氧化过程中热氧化温度控制在850~950℃之间。更为具体地，本实施例中热氧化温度例如为900℃，氧化时间根据需要的保护层厚度进行具体选择，在本发明一些实施例中氧化硅保护层101厚度为50~150nm之间，氧化时间为10~20分钟之间。
请参阅图4、图5和图7，在上述步骤S04中，在所述掩膜开口201的一侧壁体上形成第一调整侧壁301，所述掩膜开口的另一侧壁体上形成第二调整侧壁302，并使第一调整侧壁301和第二调整侧壁302之间的宽度L2等于待形成浅沟槽102的底部宽度w2，在本发明一些实施例中，第一调整侧壁301和第二调整侧壁302内侧壁体的间距L2例如为80~150nm之间，浅沟槽102的宽度w2例如为60~100nm之间。需要进行说明的是，第一调整侧壁301和第二调整侧壁302的形成过程不受限定，可以为一切合适的手段，第一调整侧壁301和第二调整侧壁302的厚度可以相同也可以不同，具体根据待形成浅沟槽102两腰的斜度而定，考虑到浅沟槽102的截面多为等腰倒梯形，作为本发明一示例，本实施例中第一调整侧壁301和第二调整侧壁302的壁厚相等，请参阅图3至图5，所述第一调整侧壁301和第二调整侧壁302的形成过程包括：在所述硬掩膜层200上方和所述掩膜开口内的侧壁及保护层101上形成一调整层300；干法蚀刻去除所述硬掩膜层200上部和所述保护层101上部的所述调整层300，从而在所述掩膜开口201两侧形成分开设置的第一调整侧壁301和第二调整侧壁302。上述调整层300的形成过程可以采用包括但不限于化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合。作为本发明一示例，本实施例中采用化学气相淀积法形成所述调整层300，并通过等离子干法蚀刻工艺蚀刻去除所述硬掩膜层上部和所述保护层上部的所述调整层。离子干法蚀刻工艺能实现各向异性蚀刻，从而保证蚀刻的精度。调整层300的厚度可以根据待形成第一调整侧壁301和第二调整侧壁302的尺寸确定，应满足第一调整侧壁301和第二调整侧壁302的厚度及高度需求，在本发明一些实施例中第一调整侧壁301和第二调整侧壁302的厚度在30~50nm之间，调整层300的厚度在50~70nm之间。在上述步骤S04中，所述调整侧壁的材质可以为与保护层蚀刻性能不同的任何合适材质，考虑到上述多晶硅衬底与氧化硅保护层的蚀刻性能，在本实施例调整层300为氮化物层。
在上述步骤S05中，所提供的蚀刻剂应对氧化硅保护层和氮化物调整侧壁具有不同的蚀刻选择比；蚀刻比的具体选择应综合考虑氧化硅保护层、多晶硅衬底、氮化物层的蚀刻性质、尺寸及待形成浅沟槽隔离结构相关形状。在不同的实施例中，蚀刻剂的蚀刻比例如为1:30~1:50之间。
请参阅图6至图7，在步骤S06中，纵向干法蚀刻工艺可以为一切合适的各向异性干法蚀刻手段，作为本发明一示例，本实施例中采用等离子干法蚀刻工艺对所述掩膜开口201内的第一调整侧壁301、第二调整侧壁302、所述保护层101和所述半导体衬底100，直至形成所述浅沟槽102。具体包括：采用蚀刻气体，例如氩气Ar与四氟甲烷CF4、六氟乙烷C2F6和三氟甲烷CHF3等含氟气体中的一种或多种组合来通入至反应室内对置于反应室内的浅沟槽102区域进行纵向蚀刻（即垂直于浅沟槽槽底的方向），需在说明的是在步骤S06中的纵向干法蚀刻工艺，是一种各向异性蚀刻，腐蚀性气体和稀释气体在纵向共同作用最终形成浅沟槽102。需要说明的是上述蚀刻工艺可以在任何合适的等离子蚀刻设备中进行，如电感耦合等离子体型刻蚀设备、电容耦合等离子体型蚀刻设备、感应耦合等离子蚀刻设备等，蚀刻参数的选择可以为一切合适的等离子蚀刻参数，具体不再详述。
请参阅图8，需要说明的是，考虑到浅隔离绝缘沟槽的制作过程，本发明中的制作方法还可以相应的包括在所述浅沟槽102形成后采用介电材料400填充所述浅沟槽102的过程。介电材料400可以为一切合适的绝缘材料类型，如可以为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃（USG）和正硅酸四乙酯中的任意一种，作为本发明一示例，本实施例中所述介电材料为二氧化硅。本发明中介电材料400的填充工艺，可以为一切合适的淀积手段，包括但不限于化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合。作为本发明一示例，本实施例中采用化学气相沉积(CVD)进行介电材料的淀积，直至浅沟槽102填满。
如上所述，本发明制作方法将传统浅沟槽隔离结构制程中，在掩膜形成前的两道热氧化工艺及氮化物制程移动至掩膜形成后,使其作为保护层和蚀刻的选择比调整层，通过硬掩膜的开口位置及宽度L1限定浅沟槽的顶部开口位置及宽度w1，通过第一调整侧壁和第二调整侧壁内侧壁体的位置和间距L2限定浅沟槽的底部位置及宽度w2，通过调整蚀刻剂对调整侧壁和保护层的蚀刻选择比来调整浅沟槽的深度h，从而可以灵活的调整浅沟槽斜面的倾角，以形成满足后续填充需要的倾斜度需求，从而降低在后续填充过程中悬凸结构的产生,能够有效避免后续空洞的产生，因此本发明方法有很高的利用价值和使用意义。
上述实施方式仅例示性说明本发明的原理及其功效，而非用于限制本发明。本发明还有许多方面可以在不违背总体思想的前提下进行改进，对于熟悉此技术的人士皆可在不违背本发明的精神及范畴下，可对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种浅沟槽隔离结构的制作方法，其特征在于，包括如下过程：
提供一半导体衬底；
在所述半导体衬底上形成一硬掩膜层，其中，所述硬掩膜层具有掩膜开口，所述掩膜开口的宽度等于待形成的浅沟槽的开口宽度；
在所述掩膜开口下方的所述半导体衬底内形成保护层；
在所述掩膜开口内的两侧壁体上各形成一调整侧壁，其中，所述调整侧壁之间的宽度等于待形成浅沟槽的底部宽度；
提供一蚀刻剂，所述蚀刻剂对所述保护层和所述调整侧壁具有不同蚀刻选择比；
纵向干法蚀刻所述掩膜开口内的所述调整侧壁、所述保护层和所述半导体衬底，直至形成所述浅沟槽；
其中，所述保护层由暴露于所述掩膜开口处的所述半导体衬底表面经热氧化形成；
所述热氧化的温度在850~950℃之间。
2.根据权利要求1所述的制作方法，其特征在于，在所述掩膜开口内的两侧壁体上各形成一调整侧壁，并使两侧调整侧壁之间的宽度等于待形成所述浅沟槽的底部宽度的过程包括：
在所述硬掩膜层上方和所述掩膜开口内的侧壁及所述保护层上形成一调整层；
干法蚀刻去除所述硬掩膜层上部和所述保护层上部的所述调整层，以在所述掩膜开口两侧壁形成所述调整侧壁。
3.根据权利要求2所述的制作方法，其特征在于，形成所述调整层的方法包括化学气相沉积法。
4.根据权利要求1所述的制作方法，其特征在于，所述调整侧壁为氮化物层。
5.根据权利要求1所述的制作方法，其特征在于，所述半导体衬底为硅衬底，所述保护层为氧化硅层。
6.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括在所述浅沟槽形成后采用介电材料填充所述浅沟槽的过程。
7.根据权利要求6所述的制作方法，其特征在于，所述介电材料为二氧化硅。
8.根据权利要求6所述的制作方法，其特征在于，所述介电材料采用淀积工艺填充。
CN202011021046.3A 2020-09-25 2020-09-25 一种浅沟槽隔离结构的制作方法 Active CN111933568B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011021046.3A CN111933568B (zh) 2020-09-25 2020-09-25 一种浅沟槽隔离结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011021046.3A CN111933568B (zh) 2020-09-25 2020-09-25 一种浅沟槽隔离结构的制作方法

Publications (2)

Publication Number Publication Date
CN111933568A CN111933568A (zh) 2020-11-13
CN111933568B true CN111933568B (zh) 2021-02-09

Family

ID=73334194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011021046.3A Active CN111933568B (zh) 2020-09-25 2020-09-25 一种浅沟槽隔离结构的制作方法

Country Status (1)

Country Link
CN (1) CN111933568B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180488B1 (en) * 1997-12-26 2001-01-30 Hyundai Electronics Industries Co., Ltd. Method of forming separating region of semiconductor device
CN1770422A (zh) * 2004-11-03 2006-05-10 力晶半导体股份有限公司 浅沟槽隔离结构的制造方法
CN103515286A (zh) * 2012-06-29 2014-01-15 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN104134627A (zh) * 2014-08-08 2014-11-05 上海华力微电子有限公司 一种浅沟槽隔离结构的制造方法
CN105914178A (zh) * 2016-05-11 2016-08-31 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100545177B1 (ko) * 2003-12-31 2006-01-24 동부아남반도체 주식회사 반도체 소자의 소자 분리막 및 그의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180488B1 (en) * 1997-12-26 2001-01-30 Hyundai Electronics Industries Co., Ltd. Method of forming separating region of semiconductor device
CN1770422A (zh) * 2004-11-03 2006-05-10 力晶半导体股份有限公司 浅沟槽隔离结构的制造方法
CN103515286A (zh) * 2012-06-29 2014-01-15 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN104134627A (zh) * 2014-08-08 2014-11-05 上海华力微电子有限公司 一种浅沟槽隔离结构的制造方法
CN105914178A (zh) * 2016-05-11 2016-08-31 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构的制作方法

Also Published As

Publication number Publication date
CN111933568A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
TWI582950B (zh) 半導體元件及其製造方法
CN100561704C (zh) 浅沟槽隔离结构及其制造方法
US11239310B2 (en) Seamless gap fill
US10177162B2 (en) Semiconductor memory device
CN105931982B (zh) 制造浅沟槽隔离的方法以及使用浅沟槽隔离的半导体结构
US8691661B2 (en) Trench with reduced silicon loss
US20100240194A1 (en) Method of fabricating semiconductor device
US20150041948A1 (en) Semiconductor device including sti structure and method for forming the same
US5981402A (en) Method of fabricating shallow trench isolation
KR100518587B1 (ko) 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
US20060027875A1 (en) Semiconductor device with gate space of positive slope and fabrication method thereof
CN111933568B (zh) 一种浅沟槽隔离结构的制作方法
US9349631B2 (en) Method for defining an isolation region(s) of a semiconductor structure
CN108615681B (zh) 刻蚀方法
TWI570837B (zh) 溝槽隔離結構的製造方法
CN114420632A (zh) 半导体器件的制作方法
US6835670B2 (en) Method of manufacturing semiconductor device
US6753237B1 (en) Method of shallow trench isolation fill-in without generation of void
CN105448700A (zh) 一种半导体器件及其制造方法
US9721828B2 (en) Method to reduce particles during STI fill and reduce CMP scratches
US8765575B2 (en) Shallow trench forming method
KR100868656B1 (ko) 반도체 소자의 제조 방법
KR100691016B1 (ko) 반도체 소자의 소자분리막 형성방법
US20030119277A1 (en) Semiconductor device manufacturing method
CN115911128A (zh) 一种功率半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant