CN103515286A - 浅沟槽隔离结构的制造方法 - Google Patents

浅沟槽隔离结构的制造方法 Download PDF

Info

Publication number
CN103515286A
CN103515286A CN201210223844.3A CN201210223844A CN103515286A CN 103515286 A CN103515286 A CN 103515286A CN 201210223844 A CN201210223844 A CN 201210223844A CN 103515286 A CN103515286 A CN 103515286A
Authority
CN
China
Prior art keywords
mask layer
hard mask
isolation structure
manufacture method
fleet plough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210223844.3A
Other languages
English (en)
Other versions
CN103515286B (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210223844.3A priority Critical patent/CN103515286B/zh
Publication of CN103515286A publication Critical patent/CN103515286A/zh
Application granted granted Critical
Publication of CN103515286B publication Critical patent/CN103515286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种浅沟槽隔离结构的制造方法，包括以下步骤：提供半导体衬底，在所述半导体衬底上形成具有开口的第一硬掩膜层；在所述半导体衬底和硬掩膜层上覆盖第二硬掩膜层；刻蚀所述第二硬掩膜层，剩余的第二硬掩膜层位于所述开口的侧壁上；以所述第一硬掩膜层和剩余的第二硬掩膜层为掩膜，刻蚀所述半导体衬底，以形成沟槽；对所述剩余的第二硬掩膜层进行回拉工艺；进行热氧化工艺，以圆化所述沟槽顶部边缘；在所述沟槽中填充隔离材料；进行化学机械研磨工艺，直至暴露所述半导体衬底。本发明所述浅沟槽隔离结构的制作方法能够降低在沉积隔离材料的过层中在沟槽顶部边缘形成空气间隙，提高浅沟槽隔离结构的绝缘特性和稳定性。

Description

浅沟槽隔离结构的制造方法
技术领域
本发明涉及半导体器件结构的制作方法，尤其涉及一种浅沟槽隔离结构的制作方法。
背景技术
随着半导体器件的集成度越来越高，半导体器件制造工艺进入深亚微米时代，0.13μm以下的元件，例如CMOS器件中的NMOS晶体管与PMOS晶体管之间的隔离均采用STI(浅沟槽隔离)工艺形成的。
传统的浅沟槽隔离结构的形成方法通常包括以下步骤：首先，提供半导体衬底，并在所述半导体衬底上依次形成氧化层和刻蚀阻挡层；接着，在所述刻蚀阻挡层上形成图案化的光刻胶层，使得所述刻蚀阻挡层的部分区域被暴露；接着以图案化的光刻胶层为掩膜，依次刻蚀所述刻蚀阻挡层、氧化层以及半导体衬底，从而在半导体衬底中形成沟槽，该沟槽截面的形状可以为矩形或梯形；接着在沟槽中沉积隔离材料，并进行化学机械研磨及刻蚀工艺，最终形成浅沟槽隔离结构。
然而，随着器件尺寸的不断缩小，在形成浅沟槽隔离结构工艺中，在沉积隔离材料时，由于沟槽的深宽比较大、沟槽的开口尺寸较小以及沟槽顶端边缘的转角不圆滑，很容易在沟槽顶端边缘甚至沟槽中形成空气间隙(Gap Fill)，从而降低STI的隔绝能力和机械稳定性。
发明内容
本发明的目的是提供一种能够在形成浅沟槽隔离结构过程中避免在浅沟槽隔离结构中形成空气间隙的制造方法。
为解决上述技术问题，本发明提供一种浅沟槽隔离结构的制造方法，包括以下步骤：
提供半导体衬底，在所述半导体衬底上形成第一硬掩膜层，所述第一硬掩膜层中形成开口，暴露所述半导体衬底；
在所述半导体衬底和硬掩膜层上覆盖第二硬掩膜层；
刻蚀所述第二硬掩膜层，剩余的第二硬掩膜层位于所述开口的侧壁上；
以所述第一硬掩膜层和剩余的第二硬掩膜层为掩膜，刻蚀所述半导体衬底，以形成沟槽；
对所述剩余的第二硬掩膜层进行回拉工艺；
进行热氧化工艺，以圆化所述沟槽顶部边缘；
在所述沟槽中填充隔离材料；以及
进行化学机械研磨工艺，直至暴露所述半导体衬底的表面。
进一步的，所述第一硬掩膜层的材质为氧化硅、氮化硅、氮氧化硅、无定形碳及氮化硼中的一种或几种。
进一步的，所述第一硬掩膜层的厚度大于200埃。
进一步的，所述第二硬掩膜层的材质为氧化硅、氮化硅、氮氧化硅、无定形碳及氮化硼中的一种或几种。
进一步的，所述第二硬掩膜层的材质为氧化硅，对所述剩余的第二硬掩膜层进行回拉工艺的过程中，采用湿法刻蚀所述第二硬掩膜层，反应物包括氢氟酸，反应时间为0.5min～10min。
进一步的，对所述剩余的第二硬掩膜层进行回拉工艺的过程中，刻蚀所述第二硬掩膜层的厚度为1nm～15nm。
进一步的，所述第二硬掩膜层的厚度大于100埃。
进一步的，所述热氧化工艺为炉管热氧化法或原位水汽生成法。
进一步的，在进行热氧化工艺的步骤中，通入物质包括氧气，所述氧气的流量为100sccm～1000sccm，反应温度为500℃～800℃，反应时间为0.2h～2h。
进一步的，所述隔离材料为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃或正硅酸四乙酯中的一种或几种。
综上所述，本发明提供一种浅沟槽隔离结构的制作方法，在半导体衬底上形成具有开口的第一掩膜层，通过覆盖第二掩膜层并刻蚀所述第二掩膜层，使剩余的第二掩膜层位于所述开口的侧壁上，接着刻蚀所述半导体衬底，以形成沟槽，然后对所述第二掩膜层进行回拉工艺(Pull Back)，进一步露出所述沟槽200的顶部边缘区域，并利用热氧化工艺以圆化所述沟槽顶部边缘区域，从而降低后续在沉积隔离材料的过层中，在沟槽顶部边缘形成空气间隙(Gap Fill)，提高浅沟槽隔离结构的绝缘特性和稳定性，进而维持半导体器件良好的性能。
附图说明
图1为本发明一实施例中浅沟槽隔离结构的制造方法的流程示意图。
图2～图9为本发明一实施例中浅沟槽隔离结构的制造过程示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
图1为本发明一实施例中浅沟槽隔离结构的制造方法的流程示意图。如图1所示，本发明提供一种浅沟槽隔离结构的制造方法，包括以下步骤：
步骤S01：提供半导体衬底，在所述半导体衬底上形成第一硬掩膜层，所述第一硬掩膜层中形成开口，暴露所述半导体衬底；
步骤S02：在所述半导体衬底和硬掩膜层上覆盖第二硬掩膜层；
步骤S03：刻蚀所述第二硬掩膜层，剩余的第二硬掩膜层位于所述开口的侧壁上；
步骤S04：以所述第一硬掩膜层和剩余的第二硬掩膜层为掩膜，刻蚀所述半导体衬底，以形成沟槽；
步骤S05：对所述剩余的第二硬掩膜层进行回拉工艺；
步骤S06：进行热氧化工艺，以圆化所述沟槽顶部边缘；
步骤S07：在所述沟槽中填充隔离材料；
步骤S08：进行化学机械研磨工艺，直至暴露所述半导体衬底。
图2～图9为本发明一实施例中浅沟槽隔离结构的制造过程示意图。如图2～图9所示，以下详细说明本发明一实施例中浅沟槽隔离结构的制造过程。
如图2所示，在步骤S01中，提供半导体衬底100，所述半导体衬底100的材质可以为单晶硅、多晶硅、无定形硅、硅锗化合物或绝缘体上硅(SOI)等，在半导体衬底100中可以形成掺杂区，例如P阱区、N阱区等。
接着，在所述半导体衬底100上形成第一硬掩膜层102，所述第一硬掩膜层102中形成有开口102a，所述开口102a暴露所述半导体衬底；所述第一硬掩膜层102的材质可以为氧化硅、氮化硅、氮氧化硅、无定形碳及氮化硼中的一种或几种。所述第一硬掩膜层102较佳的为氮化硅，可以采用热氧化生长法、化学气相沉积法或物理气相沉积法形成，例如形成方法为在400℃～600℃的反应温度下，通入二氯硅烷和氨气的反应物，以形成氮化硅材质的第一硬掩膜层102，所述第一硬掩膜层102较佳的厚度为大于200埃，可以在后续刻蚀工艺中保护其下方的半导体衬底100。
本实施例中，具有开口102a的第一硬掩膜层102的形成过程包括：首先在半导体衬底100上形成第一硬掩膜层薄膜(图中未标示)，接着在第一硬掩膜层薄膜上涂覆光刻胶层，利用曝光显影工艺图案化光刻胶层，然后以图案化的光刻胶层为掩膜，刻蚀所述第一硬掩膜层薄膜，以形成具有开口的第一硬掩膜层102。
如图3所示，在步骤S02中，在所述半导体衬底100和硬掩膜层102上覆盖第二硬掩膜层104；所述第二硬掩膜层104的材质可以为氧化硅、氮化硅、氮氧化硅、无定形碳及氮化硼中的一种或几种，所述第二硬掩膜层104和所述第一硬掩膜层102的材质可以相同，其形成工艺亦可相同，形成时间可以不同以使厚度不同，所述第二硬掩膜层104较佳的厚度范围为大于100埃。
如图4所示，在步骤S03中，刻蚀所述第二硬掩膜层104，剩余的第二硬掩膜层104位于所述开口102a的侧壁上；在较佳的实施例中，干法刻蚀所述第二硬掩膜层104，环境压力为1mtor～10mtor(毫托)，能量为200W～800W，偏压30V～100V，温度30℃～80℃，反应物包括He和CHF3，所述He的流量为50sccm～300sccm，所述CHF3的流量为10sccm～80sccm。所述第二硬掩膜层104可以完全覆盖所述开口102a的侧壁。
如图5所示，在步骤S04中，以所述第一硬掩膜层102和剩余的第二硬掩膜层104为掩膜，刻蚀所述半导体衬底100，以形成沟槽200；其中，所述沟槽200较佳的深度大于250nm。
如图6所示，在步骤S05中，对所述剩余的第二硬掩膜层104进行回拉工艺；对所述剩余的第二硬掩膜层104进行回拉工艺能够增大所述沟槽200的开口大小，使后续在沟槽200中更好地沉积隔离材料，同时回拉工艺能够进一步露出所述沟槽200的顶部边缘区域，从而为后续的沟槽200顶部边缘的圆化过程提供空间。在较佳的实施例中，所述第二硬掩膜层104的材质为氧化硅，对所述剩余的第二硬掩膜层104进行回拉工艺的过程中，采用湿法刻蚀所述第二硬掩膜层104，反应物包括氢氟酸，反应时间为0.5min～10min。在对所述剩余的第二硬掩膜层104进行回拉工艺的过程中，刻蚀所述第二硬掩膜层104的厚度范围为1nm～15nm。
如图7所示，在步骤S06中，进行热氧化工艺，以圆化所述沟槽200顶部边缘，所述沟槽200的圆化部位如图7中虚线圈300所示；其中，所述热氧化工艺为炉管热氧化法或原位水汽生成法。在进行热氧化工艺的步骤中，通入物质包括氧气，所述氧气的流量为100sccm～1000sccm，反应温度为500℃～800℃，反应时间为0.2h～2h，热氧化工艺能够使沟槽200顶部边缘圆化，进而降低在沟槽200顶部边缘中空气间隙(Gap fill)的生成。
如图8所示，在步骤S07中，在所述沟槽200中填充隔离材料110；所述隔离材料110可以为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃或正硅酸四乙酯中的一种或几种。在较佳的实施例中采用HDPCVD(高密度电浆化学气相沉积)法沉积隔离材料110。
如图9所示，在步骤S08中，进行化学机械研磨工艺，直至暴露所述半导体衬底100，从而形成浅沟槽隔离结构112。
综上所述，本发明提供一种浅沟槽隔离结构的制作方法，在半导体衬底上形成具有开口的第一掩膜层，通过覆盖第二掩膜层并刻蚀所述第二掩膜层，使剩余的第二掩膜层位于所述开口的侧壁上，接着刻蚀所述半导体衬底，以形成沟槽，然后对所述第二掩膜层进行回拉工艺(Pull Back)，进一步露出所述沟槽的顶部边缘区域，并利用热氧化工艺以圆化所述沟槽顶部边缘区域，从而降低后续在沉积隔离材料的过层中，在沟槽顶部边缘形成空气间隙(Gap Fill)，提高浅沟槽隔离结构的绝缘特性和稳定性，进而维持半导体器件良好的性能。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (11)

1.一种浅沟槽隔离结构的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成第一硬掩膜层，所述第一硬掩膜层中具有暴露所述半导体衬底的开口；
在所述半导体衬底和硬掩膜层上覆盖第二硬掩膜层；
刻蚀所述第二硬掩膜层，使剩余的第二硬掩膜层位于所述开口的侧壁上；
以所述第一硬掩膜层和剩余的第二硬掩膜层为掩膜，刻蚀所述半导体衬底，以形成沟槽；
对所述剩余的第二硬掩膜层进行回拉工艺；
进行热氧化工艺，以圆化所述沟槽顶部边缘；
在所述沟槽中填充隔离材料；以及
进行化学机械研磨工艺，直至暴露所述半导体衬底的表面。
2.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，在刻蚀所述第二硬掩膜层使剩余的第二硬掩膜层位于所述开口的侧壁上的步骤中，采用干法刻蚀所述第二硬掩膜层，环境压力为1mtor～10mtor，能量为200W～800W，偏压30V～100V，温度30℃～80℃，反应物包括He和CHF3，所述He的流量为50sccm～300sccm，所述CHF3的流量为10sccm～80sccm。
3.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述第一硬掩膜层的材质为氧化硅、氮化硅、氮氧化硅、无定形碳及氮化硼中的一种或几种。
4.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述第一硬掩膜层的厚度大于200埃。
5.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述第二硬掩膜层的材质为氧化硅、氮化硅、氮氧化硅、无定形碳及氮化硼中的一种或几种。
6.如权利要求5所述的浅沟槽隔离结构的制造方法，其特征在于，所述第二硬掩膜层的材质为氧化硅，对所述剩余的第二硬掩膜层进行回拉工艺的过程中，采用湿法刻蚀所述第二硬掩膜层，反应物包括氢氟酸，反应时间为0.5min～10min。
7.如权利要求6所述的浅沟槽隔离结构的制造方法，其特征在于，对所述剩余的第二硬掩膜层进行回拉工艺的过程中，刻蚀所述第二硬掩膜层的厚度范围为1nm～15nm。
8.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述第二硬掩膜层的厚度大于100埃。
9.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述热氧化工艺为炉管热氧化法或原位水汽生成法。
10.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，在进行热氧化工艺的步骤中，通入物质包括氧气，所述氧气的流量为100sccm～1000sccm，反应温度为500℃～800℃，反应时间为0.2h～2h。
11.如权利要求1至10中任意一项所述的浅沟槽隔离结构的制造方法，其特征在于，所述隔离材料为二氧化硅、氟硅玻璃、未掺杂的硅酸盐玻璃或正硅酸四乙酯中的一种或几种。
CN201210223844.3A 2012-06-29 2012-06-29 浅沟槽隔离结构的制造方法 Active CN103515286B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210223844.3A CN103515286B (zh) 2012-06-29 2012-06-29 浅沟槽隔离结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210223844.3A CN103515286B (zh) 2012-06-29 2012-06-29 浅沟槽隔离结构的制造方法

Publications (2)

Publication Number Publication Date
CN103515286A true CN103515286A (zh) 2014-01-15
CN103515286B CN103515286B (zh) 2017-03-01

Family

ID=49897789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210223844.3A Active CN103515286B (zh) 2012-06-29 2012-06-29 浅沟槽隔离结构的制造方法

Country Status (1)

Country Link
CN (1) CN103515286B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469672A (zh) * 2015-08-10 2017-03-01 瑞萨电子株式会社 半导体器件的制造方法
CN111933568A (zh) * 2020-09-25 2020-11-13 晶芯成(北京)科技有限公司 一种浅沟槽隔离结构的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001704A (en) * 1998-06-04 1999-12-14 Vanguard International Semiconductor Corporation Method of fabricating a shallow trench isolation by using oxide/oxynitride layers
US6555442B1 (en) * 2002-01-08 2003-04-29 Taiwan Semiconductor Manufacturing Company Method of forming shallow trench isolation with rounded corner and divot-free by using disposable spacer
CN1779944A (zh) * 2004-10-21 2006-05-31 台湾积体电路制造股份有限公司 浅沟槽隔离结构及形成浅沟槽隔离结构的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001704A (en) * 1998-06-04 1999-12-14 Vanguard International Semiconductor Corporation Method of fabricating a shallow trench isolation by using oxide/oxynitride layers
US6555442B1 (en) * 2002-01-08 2003-04-29 Taiwan Semiconductor Manufacturing Company Method of forming shallow trench isolation with rounded corner and divot-free by using disposable spacer
CN1779944A (zh) * 2004-10-21 2006-05-31 台湾积体电路制造股份有限公司 浅沟槽隔离结构及形成浅沟槽隔离结构的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469672A (zh) * 2015-08-10 2017-03-01 瑞萨电子株式会社 半导体器件的制造方法
CN106469672B (zh) * 2015-08-10 2021-12-24 瑞萨电子株式会社 半导体器件的制造方法
CN111933568A (zh) * 2020-09-25 2020-11-13 晶芯成(北京)科技有限公司 一种浅沟槽隔离结构的制作方法
CN111933568B (zh) * 2020-09-25 2021-02-09 晶芯成(北京)科技有限公司 一种浅沟槽隔离结构的制作方法

Also Published As

Publication number Publication date
CN103515286B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
CN103295950B (zh) 浅沟槽隔离结构的制作方法
KR101672603B1 (ko) 반도체 디바이스의 반도체 라이너
CN102044469B (zh) 集成电路结构及其形成方法
US8975155B2 (en) Method of forming a shallow trench isolation structure
US11189729B2 (en) Forming a sacrificial liner for dual channel devices
US9129814B2 (en) Method for integrated circuit patterning
CN101459115A (zh) 浅沟槽隔离结构的制造方法
CN105810738A (zh) 半导体器件及其制造方法
WO2015089951A1 (zh) 制备准soi源漏场效应晶体管器件的方法
CN104733529A (zh) 半导体器件的鳍结构
CN104733314B (zh) 半导体结构及其形成方法
CN106558478B (zh) 形成半导体器件结构的方法
CN104078366B (zh) 双重图形化鳍式晶体管的鳍结构制造方法
CN105161450A (zh) 一种双浅沟槽隔离形成方法
WO2018064984A1 (zh) 去除晶片上的二氧化硅的方法及集成电路制造工艺
US8227318B2 (en) Integration of multiple gate oxides with shallow trench isolation methods to minimize divot formation
CN103515211A (zh) 具有空气间隙的半导体器件的制造方法
US20150340296A1 (en) Planar metrology pad adjacent a set of fins of a fin field effect transistor device
CN103515286A (zh) 浅沟槽隔离结构的制造方法
CN109411415A (zh) 一种半导体结构的形成方法
CN104716035A (zh) 化学机械抛光的方法
CN105633070A (zh) 一种半导体器件及其制作方法
US9349631B2 (en) Method for defining an isolation region(s) of a semiconductor structure
CN105097516B (zh) 一种FinFET器件及其制造方法、电子装置
CN104637881A (zh) 浅沟槽隔离结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant