CN102693931A - 一种薄膜填充方法 - Google Patents

一种薄膜填充方法 Download PDF

Info

Publication number
CN102693931A
CN102693931A CN2011100707057A CN201110070705A CN102693931A CN 102693931 A CN102693931 A CN 102693931A CN 2011100707057 A CN2011100707057 A CN 2011100707057A CN 201110070705 A CN201110070705 A CN 201110070705A CN 102693931 A CN102693931 A CN 102693931A
Authority
CN
China
Prior art keywords
gas
film
deposit
sputter
filling method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100707057A
Other languages
English (en)
Inventor
孟令款
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2011100707057A priority Critical patent/CN102693931A/zh
Priority to US13/505,993 priority patent/US20120282756A1/en
Priority to PCT/CN2012/000092 priority patent/WO2012126268A1/zh
Publication of CN102693931A publication Critical patent/CN102693931A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

本发明公开了一种薄膜填充方法，首先在反应腔室中通入含有含硅基气体、含氧气体、惰性气体及流动性气体的反应气体；通过HDP CVD工艺在沟槽或间隙中形成第一沉积薄膜；停止通入含硅基气体及含氧气体，继续通入刻蚀性气体和流动性气体，对第一沉积薄膜表面进行溅射；停止通入刻蚀性气体，继续通入含硅基气体及含氧气体，在经过溅射的第一沉积薄膜表面进行薄膜沉积，形成第二沉积薄膜；停止通入含硅基气体及含氧气体，继续通入刻蚀性气体和流动性气体，对第二沉积薄膜表面进行溅射；重复后两步，停止通入刻蚀性气体，继续通入含硅基气体及含氧气体，在经过溅射的第二沉积薄膜表面进行薄膜沉积，形成完全填充沟槽或间隙的第三沉积薄膜。

Description

一种薄膜填充方法
技术领域
本发明涉及半导体集成电路制造技术领域，更具体地说，涉及一种薄膜填充方法。
背景技术
在半导体工业的发展过程中，持续面临的挑战来自于电路元件密度的不断增加和随之产生的寄生效应，从而导致了更多的互连延迟，并且，这种延迟越来越成为影响器件的瓶颈。随着技术的进步，这种反面的效应可以借助绝缘材料来实现物理和电隔离来加以降低，如：低K材料技术、气隙技术等。然而，对于一些借助间隙进行的隔离，由于随着电路密度的增加，间隙的宽度不断降低，进一步增加了间隙的AR(深宽比)值，使得填充无孔洞的薄膜更加困难。如果间隙内部存在小的孔洞，即间隙没有被完全填充时，便可以严重影响整个器件的操作，形成漏电或器件失效。
常规的填充技术包括CVD(Chemical Vapor Deposition，化学气相沉积)工艺，如最初传统的热CVD工艺，通过加热发生化学反应形成期望的薄膜，以及逐渐发展起来的PECVD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积)技术。PECVD工艺通过RF(射频)产生等离子体，促进反应气体的激发和/或解离。由于等离子体中反应基的高反应活性，降低了化学反应所需要的能量，从而降低了化学反应所需的温度。然而，器件尺寸的持续微缩，间隙的深宽比也随之增加，导致PECVD无法填充更高深宽比的间隙。一些取代或改良PECVD的方法中，对于一些具有大的AR值以及窄的宽度的间隙例子中，通过PECVD技术借助于沉积-刻蚀-沉积的工艺序列来实现薄膜的填充，即先沉积一层厚的薄膜，然后刻蚀掉一部分，再沉积额外的材料。刻蚀步骤扮演着重新打开间隙开口的功能，以致在开口关闭内部形成孔洞前可以填充更多的材料。但是，这种改良的PECVD技术却不能用来填充大的AR(＞2∶1)值的间隙，即使是采用循环的沉积/刻蚀步骤。
目前，从0.25um节点开始，HDP CVD(High-Density Plasma ChemicalVapor Deposition，高密度等离子体化学气相沉积)被广泛地应用于浅沟槽隔离(STI)，这种技术能够填充0.3μm及以下的间距及AR为2∶1或以上的沟槽。随着等离子体的产生，溅射和沉积工艺同时发生，溅射过程有助于使沟槽的开口处有效打开，降低了开口处的过多沉积，不至于提前封死，使得自底向上的填充得以持续进行。而沉积过程则是自下而上进行，这一点与传统的PECVD沉积相同。溅射与沉积的结合，使得HDPCVD的填充孔洞的能力更强。
参照图1，为现有HDP CVD半导体制造工艺中采用一步工艺进行沟槽或间隙的薄膜填充示意图。可见，对于高AR值的沟槽或间隙，填充完成后容易在沟槽或间隙中形成含有类似孔洞的薄膜。这是由于，对传统的HDP CVD技术，同溅射相关的一个问题是轰击材料的角度依赖效应，已沉积的薄膜在离子轰击下会重新沉积在沟槽或间隙的另外一侧，导致在该侧面上的过多沉积，从而限制了开口的打开。如果重沉积的薄膜过多，将使得填充的沟槽开口闭合，沟槽或间隙无法完全填充，留下孔洞埋入沟槽或间隙。
而如果沟槽或间隙的薄膜填充中存在孔洞，后续工艺中的互连金属将可能填充进入这些孔洞中，使得器件之间出现高的漏电流路径，从而导致器件失效，良率降低。
发明内容
有鉴于此，本发明提供一种薄膜填充方法，能够有效实现沟槽或间隙中的无孔洞薄膜填充。
本发明实施例是这样实现的：
一种薄膜填充方法，包括：
步骤A、在反应腔室中通入含有含硅基气体、含氧气体、惰性气体及流动性气体的反应气体，所述反应腔室内置有具有沟槽或间隙的半导体衬底；
步骤B、通过HDP CVD工艺使得所述反应气体形成低压高密度等离子体，在所述沟槽或间隙中形成第一沉积薄膜；
步骤C、停止通入所述含硅基气体及含氧气体，继续通入刻蚀性气体和所述流动性气体，对所述第一沉积薄膜表面进行溅射，防止所述沟槽或间隙的闭合；
步骤D、停止通入所述刻蚀性气体，继续通入所述含硅基气体及含氧气体，形成低压高密度等离子体，在经过所述溅射的第一沉积薄膜表面进行薄膜沉积，形成第二沉积薄膜；
步骤E、停止通入所述含硅基气体及含氧气体，继续通入所述刻蚀性气体和流动性气体，对所述第二沉积薄膜表面进行溅射，防止所述沟槽或间隙的闭合；
重复执行步骤D～E N次之后，继续执行步骤F，其中，N为大于等于1的整数；
步骤F、停止通入所述刻蚀性气体，继续通入所述含硅基气体及含氧气体，形成低压高密度等离子体，在经过所述溅射的第二沉积薄膜表面进行薄膜沉积，形成完全填充所述沟槽或间隙的第三沉积薄膜。
优选的，所述第二沉积薄膜形成过程中的溅射/沉积比值大于等于所述第一沉积薄膜形成过程中的溅射/沉积比值；所述第三沉积薄膜形成过程中的溅射/沉积比值大于等于所述第二沉积薄膜形成过程中的溅射/沉积比值。
优选的，所述第一沉积薄膜和第二沉积薄膜形成过程中的溅射/沉积比值范围为0.05～0.15。
优选的，所述第三沉积薄膜形成过程中的溅射/沉积比值范围为0.15～0.25。
优选的，所述第一沉积薄膜的沉积厚度为所述沟槽或间隙深度的30～50％。
优选的，对所述第一沉积薄膜表面进行溅射包括：将所述第一沉积薄膜刻蚀掉厚度的5～15％；并且，对所述第二沉积薄膜表面进行溅射包括：将所述第二沉积薄膜刻蚀掉厚度的5～15％。
优选的，所述第二沉积薄膜的沉积厚度为所述沟槽或间隙深度的2/3～3/4。
优选的，所述惰性气体为H2或H2与He的混合气体。
优选的，所述惰性气体还包括Ar。
优选的，所述刻蚀性气体为H2。
优选的，所述刻蚀性气体还包括NF3。
进一步，在步骤C和E中还包括：
停止通入所述刻蚀性气体和流动性气体，通入相应与薄膜中残留的F原子或自由基可以发生反应的气体，以清除薄膜中残留的F原子或自由基。
优选的，所述与薄膜中残留的F原子或自由基可以发生反应的气体为H2。
优选的，所述流动性气体为H2。
优选的，所述含硅基气体包括SiH4。
优选的，所述含氧气体为O2。
优选的，当填充薄膜为氟硅玻璃时，所述反应气体中还包括含氟的硅基气体；当填充薄膜为磷硅玻璃时，所述反应气体中还包括含磷的气体；当填充薄膜为硼硅玻璃时，所述反应气体中还包括含硼的气体；当填充薄膜为硼磷硅玻璃时，所述反应气体中还包括含硼的气体及含磷的气体。
同现有技术相比，本发明实施例提供的技术方案具有以下优点和特点：
本发明通过采用薄膜沉积-薄膜刻蚀循环执行的操作，对半导体衬底上的沟槽或间隙进行薄膜填充，通过薄膜刻蚀对之前已沉积的薄膜进行溅射处理，防止沟槽或间隙的闭合，达到更好的填充效果，最终实现沟槽或间隙中的无孔洞薄膜填充。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有HDP CVD半导体制造工艺中采用一步工艺进行沟槽或间隙的薄膜填充示意图；
图2是本发明实施例提供的一种薄膜填充方法步骤流程图；
图3是本发明实施例提供的另一种薄膜填充方法步骤流程图；
图4是本发明实施例提供的各阶段中在STI间隙中沉积薄膜的示意图；
图5是对应图4的对STI结构进行薄膜填充的工艺流程示意图；
图6是另一种对STI结构进行薄膜填充的工艺流程示意图；
图7是又一种对STI结构进行薄膜填充的工艺流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
本发明的处理方法可以被广泛地应用于各个领域中，并且可利用许多适当的材料制作，下面是通过具体的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
本发明实施例提供了一种薄膜填充方法，以有效实现沟槽或间隙中的无孔洞薄膜填充，如图2所示，该方法实施例包括的步骤有：
步骤201、在反应腔室中通入含有含硅基气体、含氧气体、惰性气体及流动性气体的反应气体，所述反应腔室内置有具有沟槽或间隙的半导体衬底；
步骤202、通过HDP CVD工艺使得所述反应气体形成低压高密度等离子体，在所述沟槽或间隙中形成第一沉积薄膜；
步骤203、停止通入所述含硅基气体及含氧气体，继续通入刻蚀性气体和所述流动性气体，对所述第一沉积薄膜表面进行溅射，防止所述沟槽或间隙的闭合；
步骤204、停止通入所述刻蚀性气体，继续通入所述含硅基气体及含氧气体，形成低压高密度等离子体，在经过所述溅射的第一沉积薄膜表面进行薄膜沉积，形成第二沉积薄膜；
步骤205、停止通入所述含硅基气体及含氧气体，继续通入所述刻蚀性气体和流动性气体，对所述第二沉积薄膜表面进行溅射，防止所述沟槽或间隙的闭合；
重复执行步骤204～205N次之后，继续执行步骤206，其中，N为大于等于1的整数；
步骤206、停止通入所述刻蚀性气体，继续通入所述含硅基气体及含氧气体，形成低压高密度等离子体，在经过所述溅射的第二沉积薄膜表面进行薄膜沉积，形成完全填充所述沟槽或间隙的第三沉积薄膜。
本发明实施例通过采用薄膜沉积-薄膜刻蚀循环执行的操作，对半导体衬底上的沟槽或间隙进行薄膜填充，通过薄膜刻蚀对之前已沉积的薄膜进行溅射处理，防止沟槽或间隙的闭合，达到更好的填充效果，最终实现沟槽或间隙中的无孔洞薄膜填充。
上述实施例中，首先，在晶片上沉积上一定厚度的衬垫氧化层与氮化硅层作为后续STI(Shallow Trench Isolation，浅沟槽隔离)间隙刻蚀的掩摸层，经过相应技术节点的光刻工艺分别图案化氮化硅与氧化硅层，通过干法刻蚀工艺得到需要的间隙结构。然后，在间隙结构表面生长一层热氧化层，经过退火圆化间隙角落后，进入HDP CVD填充工艺。
HDP CVD相对PECVD，在较低的压力下形成高密度的等离子体，这样等离子体基团的活性更强。并且，由于压力更低，平均自由程更高，粒子可以达到更深的间隙从而实现无缝填充。
具体地，HDP CVD技术采用高密度等离子体技术进行沟槽或间隙的填充，其具有两个功率系统，分别是产生等离子体的源功率系统及用来起溅射轰击作用的偏压功率系统。源功率系统提供能量激发和维持等离子体及高密度，偏压功率系统向等离子体中的离子提供能量以增加轰击晶片的速度，高能量的离子轰击晶片表面，形成物理溅射。并且，结合HDP CVD拥有的沉积与溅射同步的独特方式，便可以实现较高的AR值的薄膜填充。
HDP CVD工艺最主要的应用也是其最显著的优势就是间隙填充，如何选择合适的工艺参数来实现可靠无孔洞的间隙填充就成为至关重要的因素。一般采用溅射/沉积比S/D(SD ratio)来表征HDP CVD工艺填充能力的指标。这里，S/D的定义是：
溅射/沉积＝溅射速率/沉积速率＝溅射速率/(净沉积速率+溅射速率)
这里的沉积速率指的是在假定没有溅射刻蚀的条件下的沉积速率；净沉积速率则是在沉积和溅射同时作用下测量的沉积速率；溅射速率是指在没有沉积性硅基前驱体，并且反应腔室内的压力调节到沉积条件时测得的溅射速率。
实现对间隙的无孔填充的理想条件是在整个沉积过程中始终保持间隙的顶部开放，以使反应物能进入间隙从底部开始填充。因此，如何调控溅射沉积之间的比值是改善间隙填充的关键所在，也是HDP CVD工艺填孔能力的重要指标，凡是能显著影响淀积速率或刻蚀速率的工艺参数都会直接决定绝缘介质的填充质量。
本发明的一个实施例是采用沉积-刻蚀-沉积-刻蚀-沉积的顺序填充工艺通过HDP CVD设备实现无孔洞的薄膜填充，其中，为了达到更好的填充效果，可以根据实际工艺需要，循环执行最终沉积步骤之前的四步操作。此外，第二沉积薄膜形成过程中的溅射/沉积比值应当大于等于第一沉积薄膜形成过程中的溅射/沉积比值，以保持沟槽或间隙具有足够大的开口；第三沉积薄膜形成过程中的溅射/沉积比值大于等于第二沉积薄膜形成过程中的溅射/沉积比值，以实现最终的无孔洞薄膜填充。在第一沉积薄膜形成过程中，首先采用较低的溅射/沉积比填充初始的沟槽或间隙，沉积厚度大约为沟槽或间隙深度的30％～50％，然后将所述第一沉积薄膜刻蚀掉厚度的5％～15％；在第二沉积薄膜形成过程中，采用相同或稍大的溅射/沉积比使得薄膜的沉积厚度为沟槽或间隙深度的2/3～3/4，刻蚀掉第二沉积薄膜厚度的5％～15％；最后采用较高溅射/沉积比填充间隙或沟槽中余下的空间到达所需厚度。
本发明实施例中，用于填充硅氧化物薄膜的反应气体包括：含硅基气体(如SiH4)，氧化性气体(如O2)，惰性气体(如He)，流动性或稀释性气体(如H2)。当然，具体实施时，根据所需获得的含有某种特定掺杂的氧化物，需要提供相应的反应气体，如：制备氟硅玻璃(FSG)，需要加入含氟的硅基气体SiF4；制备用于ILD(Inter Layer Dielectric，层间电介质)层的磷硅玻璃(PSG)，需要掺入含磷的气体PH3；制备用于ILD层的硼硅玻璃(BSG)，需要掺入含硼的气体B2H6。
在先进的高深宽比间隙填充中，流动性气体主要为H2，可以加入高原子量的He，起到溅射作用，保护下面的衬底薄膜。对于要求不高的间隙填充，可以采用单纯的He惰性基而无须加入H2作为稀释性气体。然而，随着深宽比要求的增加，由于He溅射相比H2较为强烈，将会溅射已沉积的薄膜到间隙的对面一侧，造成反向沉积作用。因此，在高深宽比的间隙填充中，H2已经作为主要的手段以达到无孔洞填充。这是由于H2具有较小的原子量，对沉积的薄膜有较小的溅射作用，从而重新沉积在另一侧的薄膜较少，这样可以使沟槽或间隙的开口不至于提前封死。
刻蚀性气体可以单独采用H2实现物理性刻蚀，也可以结合NF3进行化学刻蚀，使得沉积后薄膜开口能够始终打开。NF3等离子体的产生可以采用原位解离，也可以采用远程解离，后者解离方式可以对反应腔体产生较小的损伤。
在一些实施例中，由于采用NF3作为刻蚀气体，在刻蚀掉部分薄膜后，含F的原子或自由基将会残留在沉积薄膜和腔体中，导致薄膜质量受到影响。特别地，对于STI薄膜的沉积，如果F残留的量较多，将会累积在填充的薄膜中。由于F原子本身是极具活性的，则由于F的存在，将会腐蚀沉积的薄膜，使得薄膜质量受到影响，最终影响器件的电学性能，使得电隔离失效。此外，对于腔体上残留的F原子或自由基团而言，在沉积薄膜过程中，腔体中的部分颗粒掉入沟槽中，形成沟槽缺陷，导致孔洞的形成，这种缺陷对于电学性能极具潜在的危害。另外，在CMP(Chemical Mechanical Polishing，化学机械研磨)工艺之后，上述缺陷会在器件表面留下划痕，从而影响后续的互连工艺。因此，需要一个钝化薄膜的工艺，以清除薄膜中残留的F原子或自由基团，如图3所示。为此，本发明实施例中，在步骤203和步骤205中增加如下工艺内容：停止通入所述刻蚀性气体和流动性气体，通入相应与薄膜中残留的F原子或自由基可以发生反应的气体，以清除薄膜中残留的F原子或自由基。该工艺中，停止所有气体的流量，通过在腔体中通入一定数量的能够与薄膜中残留的F原子或自由基发生反应的气体，如1000sccm的H2，清除薄膜中残留的F原子或自由基。
本发明的实施例涉及使用高密度等离子体工艺处理氧化物薄膜的沉积以实现无孔洞的间隙填充。根据本发明的技术，沉积的氧化物薄膜具有极佳的间隙填充能力，能够应用于诸如ILD、STI、PMD层(Pre-MetalDielectric，金属前电介质)、IMD(Inter-Metal Dielectric，金属间电介质层)等结构与层的填充。
下面通过具体的实施例对本发明技术方案进行详细说明。
实施例一
如图4a中401所示，为一个形成于衬底表面上的STI结构，其中省略了在炉管中生长的衬垫氧化层与氮化层薄膜及间隙中生长的薄膜氧化层，经过热处理退火后进入HDP CVD反应腔体开始第一部分的沉积。为了描述简便，该图仅以一个STI结构进行示意，STI结构和有源区的形成可以参照现有常规技术，本发明对此不做限定。其中半导体衬底可以包括任何适合的半导体衬底材料，具体可以是但不限于硅、锗、锗化硅、SOI(绝缘体上硅)、碳化硅、砷化镓或者任何III/V族化合物半导体等。
图5则示出了对图4所示S TI结构进行薄膜填充的工艺流程，具体包括以下步骤：
步骤501、将具有STI结构的半导体衬底放入反应腔室；
步骤502、在反应腔室中通入SiH4、O2、He及流动性稀释气体H2；
步骤503、通过电感耦合方式产生高密度等离子体，在偏置功率作用下，进行离子轰击作用，使第一沉积薄膜沉积在衬底的STI及表面上；
该步骤中，S/D具有较低的值，以尽可能的提升沉积速率，使薄膜在间隙中自下而上生长而又不至于使开口处闭合。
步骤504、停止通入SiH4及O2，通入一定量的H2，进入H2作用下的物理刻蚀过程；
重复执行步骤502～504的操作，在第一沉积薄膜表面继续进行薄膜沉积及刻蚀，形成第二沉积薄膜，该第二沉积薄膜形成过程中，S/D具有与第一部分相同或稍高的值，可以在0.05～0.15之间，不同的是，H2的流量相对于第一沉积薄膜形成过程中的流量更高，如在第一部分H2/He的比值为400sccm/300sccm，而沉积薄膜形成过程中则增加为600sccm/200sccm，以降低侧向重新沉积的几率。
之后，继续执行步骤505、继续通入SiH4、O2、He及流动性稀释气体H2，进行最后覆层薄膜的沉积。该步骤中，S/D的范围可以在0.15～0.25之间，利用偏置功率加以调整，例如在直径300mm的衬底晶圆上，可以加6000～10000W的偏置功率；此外，H2的流量可以根据实际的需要进行控制，一方面可以使最终的开口保持打开，另外一方面在He作用下，已沉积的薄膜可以溅射在其他区域，提高整体薄膜的均匀性。
图4b～4f即为对应于图5工艺流程各阶段中在STI间隙中沉积薄膜的示意图，图4b为在步骤503中形成的沉积薄膜，由于HDP CVD为沉积与溅射同步进行的工艺，402为在溅射离子作用下形成的尖头，403为侧壁部分沉积的薄膜，由于靠近拐角处，接触角较大，因此沉积的薄膜量在靠近角落处最多，正是由于角落处的沉积薄膜量较多，形成了如404所示锁钥般的间隙形状，而上端405所示则表示间隙逐渐形成闭合的趋势；对应于步骤504，仅保留He及H2，并调整H2到合适的流量，执行H2作用下的物理刻蚀作用打开405，如图4c；然后，进行第二沉积薄膜的形成过程，继续在衬底上表面与间隙中进行薄膜的沉积，使得404所示的间隙及上端405趋于更小，如图4d所示；再次借助于H2的物理刻蚀作用打开趋于闭合的405，如图4e所示；进入最后第三部分覆层薄膜的沉积，最终完成薄膜406的填充，如图4f所示。
实施例二
图6示出了另一种对STI结构进行薄膜填充的工艺流程，具体包括以下步骤：
步骤601、将具有STI结构的半导体衬底放入反应腔室；
步骤602、在反应腔室中通入SiH4、O2、He及流动性稀释气体H2；
步骤603、通过电感耦合方式产生高密度等离子体，在偏置功率作用下，进行离子轰击作用，使第一沉积薄膜沉积在衬底的STI及表面上；
该步骤中，S/D具有较低的值，以尽可能的提升沉积速率，使薄膜在间隙中自下而上生长而又不至于使开口处闭合。
步骤604、停止通入SiH4及O2，进入H2与NF3作用下的物理及化学刻蚀过程；
与实施例一不同的是，该实施例中刻蚀气体增加了NF3，在刻蚀掉部分薄膜后，含F的原子或自由基将会残留在沉积薄膜和腔体中，导致薄膜质量受到影响。为了清除薄膜中残留的F原子或自由基团，本发明实施例中，增加如下处理步骤：
步骤605、停止通入所有反应气体，通入一定量的H2，利用H2清除薄膜中残留的F原子或自由基；
重复执行步骤602～605的操作，在第一沉积薄膜表面继续进行薄膜沉积及刻蚀，形成第二沉积薄膜，该第二沉积薄膜形成过程中，S/D具有与第一部分相同或稍高的值，可以在0.05～0.15之间，不同的是，H2的流量相对于第一沉积薄膜形成过程中的流量更高，如在第一沉积薄膜形成过程中，H2/He的比值为400sccm/300sccm，则在第二沉积薄膜形成过程中则增加为600sccm/200sccm，以降低侧向重新沉积的几率。
之后，继续执行步骤606、继续通入SiH4、O2、He及流动性稀释气体H2，进行最后覆层薄膜的沉积。该步骤中，S/D的范围可以在0.15～0.25之间，利用偏置功率加以调整，例如在直径300mm的衬底晶圆上，可以加6000～10000W的偏置功率；此外，H2的流量可以根据实际的需要进行控制，一方面可以使最终的开口保持打开，另外一方面在He作用下，已沉积的薄膜可以溅射在其他区域，提高整体薄膜的均匀性。
第三实施例
图7示出了另一种对STI结构进行薄膜填充的工艺流程，具体包括以下步骤：
步骤701、将具有STI结构的半导体衬底放入反应腔室；
步骤702、在反应腔室中通入SiH4、O2、He及流动性稀释气体H2；
步骤703、通过电感耦合方式产生高密度等离子体，在偏置功率作用下，进行离子轰击作用，使第一沉积薄膜沉积在衬底的STI及表面上；
该步骤中，S/D具有较低的值，以尽可能的提升沉积速率，使薄膜在间隙中自下而上生长而又不至于使开口处闭合。
步骤704、停止通入SiH4及O2，进入H2与NF3作用下的物理及化学刻蚀过程；
与实施例一不同的是，该实施例中刻蚀气体增加了NF3，在刻蚀掉部分薄膜后，含F的原子或自由基将会残留在沉积薄膜和腔体中，导致薄膜质量受到影响。为了清除薄膜中残留的F原子或自由基团，本发明实施例中，增加如下处理步骤：
步骤705、停止通入所有反应气体，通入一定量的H2，利用H2清除薄膜中残留的F原子或自由基；
为了达到更好的填充效果，重复执行N次步骤702～705的操作，即重复执行沉积-刻蚀-钝化的操作。在第一沉积薄膜表面继续进行薄膜沉积及刻蚀，形成第二沉积薄膜，该第二沉积薄膜形成过程中，S/D具有与第一部分相同或稍高的值，可以在0.05～0.15之间，不同的是，H2的流量相对于第一沉积薄膜形成过程中的流量更高，如在第一沉积薄膜形成过程中，H2/He的比值为400sccm/300sccm，则在第二沉积薄膜形成过程中则增加为700sccm/200sccm，以降低侧向重新沉积的几率。
之后，继续执行步骤706、继续通入SiH4、O2、He及流动性稀释气体H2，进行最后覆层薄膜的沉积。该步骤中，S/D的范围可以在0.15～0.25之间，利用偏置功率加以调整，例如在直径300mm的衬底晶圆上，可以加7000～10000W的偏置功率；此外，H2的流量可以根据实际的需要进行控制，一方面可以使最终的开口保持打开，另外一方面在He作用下，已沉积的薄膜可以溅射在其他区域，提高整体薄膜的均匀性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (17)

1.一种薄膜填充方法，其特征在于，包括：
步骤A、在反应腔室中通入含有含硅基气体、含氧气体、惰性气体及流动性气体的反应气体，所述反应腔室内置有具有沟槽或间隙的半导体衬底；
步骤B、通过HDP CVD工艺使得所述反应气体形成低压高密度等离子体，在所述沟槽或间隙中形成第一沉积薄膜；
步骤C、停止通入所述含硅基气体及含氧气体，继续通入刻蚀性气体和所述流动性气体，对所述第一沉积薄膜表面进行溅射，防止所述沟槽或间隙的闭合；
步骤D、停止通入所述刻蚀性气体，继续通入所述含硅基气体及含氧气体，形成低压高密度等离子体，在经过所述溅射的第一沉积薄膜表面进行薄膜沉积，形成第二沉积薄膜；
步骤E、停止通入所述含硅基气体及含氧气体，继续通入所述刻蚀性气体和流动性气体，对所述第二沉积薄膜表面进行溅射，防止所述沟槽或间隙的闭合；
重复执行步骤D～E N次之后，继续执行步骤F，其中，N为大于等于1的整数；
步骤F、停止通入所述刻蚀性气体，继续通入所述含硅基气体及含氧气体，形成低压高密度等离子体，在经过所述溅射的第二沉积薄膜表面进行薄膜沉积，形成完全填充所述沟槽或间隙的第三沉积薄膜。
2.根据权利要求1所述的薄膜填充方法，其特征在于，所述第二沉积薄膜形成过程中的溅射/沉积比值大于等于所述第一沉积薄膜形成过程中的溅射/沉积比值；所述第三沉积薄膜形成过程中的溅射/沉积比值大于等于所述第二沉积薄膜形成过程中的溅射/沉积比值。
3.根据权利要求2所述的薄膜填充方法，其特征在于，所述第一沉积薄膜和第二沉积薄膜形成过程中的溅射/沉积比值范围为0.05～0.15。
4.根据权利要求3所述的薄膜填充方法，其特征在于，所述第三沉积薄膜形成过程中的溅射/沉积比值范围为0.15～0.25。
5.根据权利要求1所述的薄膜填充方法，其特征在于，所述第一沉积薄膜的沉积厚度为所述沟槽或间隙深度的30～50％。
6.根据权利要求1所述的薄膜填充方法，其特征在于，对所述第一沉积薄膜表面进行溅射包括：将所述第一沉积薄膜刻蚀掉厚度的5～15％；
并且，对所述第二沉积薄膜表面进行溅射包括：将所述第二沉积薄膜刻蚀掉厚度的5～15％。
7.根据权利要求1所述的薄膜填充方法，其特征在于，所述第二沉积薄膜的沉积厚度为所述沟槽或间隙深度的2/3～3/4。
8.根据权利要求1所述的薄膜填充方法，其特征在于，所述惰性气体为H2或H2与He的混合气体。
9.根据权利要求8所述的薄膜填充方法，其特征在于，所述惰性气体还包括Ar。
10.根据权利要求1所述的薄膜填充方法，其特征在于，所述刻蚀性气体为H2。
11.根据权利要求10所述的薄膜填充方法，其特征在于，所述刻蚀性气体还包括NF3。
12.根据权利要求11所述的薄膜填充方法，其特征在于，在步骤C和E中还包括：
停止通入所述刻蚀性气体和流动性气体，通入相应与薄膜中残留的F原子或自由基可以发生反应的气体，以清除薄膜中残留的F原子或自由基。
13.根据权利要求12所述的薄膜填充方法，其特征在于，所述与薄膜中残留的F原子或自由基可以发生反应的气体为H2。
14.根据权利要求1所述的薄膜填充方法，其特征在于，所述流动性气体为H2。
15.根据权利要求1所述的薄膜填充方法，其特征在于，所述含硅基气体包括SiH4。
16.根据权利要求1所述的薄膜填充方法，其特征在于，所述含氧气体为O2。
17.根据权利要求1所述的薄膜填充方法，其特征在于，当填充薄膜为氟硅玻璃时，所述反应气体中还包括含氟的硅基气体；当填充薄膜为磷硅玻璃时，所述反应气体中还包括含磷的气体；当填充薄膜为硼硅玻璃时，所述反应气体中还包括含硼的气体；当填充薄膜为硼磷硅玻璃时，所述反应气体中还包括含硼的气体及含磷的气体。
CN2011100707057A 2011-03-23 2011-03-23 一种薄膜填充方法 Pending CN102693931A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011100707057A CN102693931A (zh) 2011-03-23 2011-03-23 一种薄膜填充方法
US13/505,993 US20120282756A1 (en) 2011-03-23 2012-01-18 Thin Film Filling Method
PCT/CN2012/000092 WO2012126268A1 (zh) 2011-03-23 2012-01-18 一种薄膜填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100707057A CN102693931A (zh) 2011-03-23 2011-03-23 一种薄膜填充方法

Publications (1)

Publication Number Publication Date
CN102693931A true CN102693931A (zh) 2012-09-26

Family

ID=46859291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100707057A Pending CN102693931A (zh) 2011-03-23 2011-03-23 一种薄膜填充方法

Country Status (3)

Country Link
US (1) US20120282756A1 (zh)
CN (1) CN102693931A (zh)
WO (1) WO2012126268A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413778A (zh) * 2013-08-22 2013-11-27 上海宏力半导体制造有限公司 隔离结构的形成方法
CN103531440A (zh) * 2013-10-22 2014-01-22 武汉新芯集成电路制造有限公司 一种晶圆背面的表面修复方法
CN103915369A (zh) * 2014-04-08 2014-07-09 上海华力微电子有限公司 沟槽填充方法
CN104425385A (zh) * 2013-08-20 2015-03-18 华邦电子股份有限公司 嵌入式存储元件的制造方法
CN106328582A (zh) * 2015-07-02 2017-01-11 无锡华润上华科技有限公司 金属层间介质膜层的形成方法及hdpcvd方法
CN109346399A (zh) * 2018-10-15 2019-02-15 上海华虹宏力半导体制造有限公司 金属层间介质膜层的形成方法
CN110144556A (zh) * 2019-04-12 2019-08-20 北京北方华创微电子装备有限公司 一种沟槽中溅射薄膜层填充方法和器件
CN111696913A (zh) * 2019-03-12 2020-09-22 北京北方华创微电子装备有限公司 一种孔填充方法
CN111799216A (zh) * 2020-06-30 2020-10-20 长江存储科技有限责任公司 填充方法
CN112366205A (zh) * 2020-11-09 2021-02-12 长江存储科技有限责任公司 一种半导体器件及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102701569B (zh) * 2012-01-12 2015-01-07 上海华力微电子有限公司 改善高密度等离子体化学气相淀积的磷硅玻璃形貌的方法
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9978634B2 (en) * 2015-02-26 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating shallow trench isolation and semiconductor structure using the same
KR20220056249A (ko) * 2018-10-19 2022-05-04 램 리써치 코포레이션 갭 충진 (gapfill) 을 위한 도핑되거나 도핑되지 않은 실리콘 카바이드 증착 및 원격 수소 플라즈마 노출

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163896B1 (en) * 2003-12-10 2007-01-16 Novellus Systems, Inc. Biased H2 etch process in deposition-etch-deposition gap fill
US7205240B2 (en) * 2003-06-04 2007-04-17 Applied Materials, Inc. HDP-CVD multistep gapfill process
US20090035915A1 (en) * 2007-08-01 2009-02-05 United Microelectronics Corp. Method of high density plasma gap-filling with minimization of gas phase nucleation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7097886B2 (en) * 2002-12-13 2006-08-29 Applied Materials, Inc. Deposition process for high aspect ratio trenches
JP2007059648A (ja) * 2005-08-25 2007-03-08 Renesas Technology Corp 酸化膜埋め込み構造、酸化膜埋め込み方法、半導体装置および半導体装置の製造方法
US20080258238A1 (en) * 2007-04-23 2008-10-23 Texas Instruments Incorporated Semiconductor Device Manufactured Using an Oxygenated Passivation Process During High Density Plasma Deposition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205240B2 (en) * 2003-06-04 2007-04-17 Applied Materials, Inc. HDP-CVD multistep gapfill process
US7163896B1 (en) * 2003-12-10 2007-01-16 Novellus Systems, Inc. Biased H2 etch process in deposition-etch-deposition gap fill
US20090035915A1 (en) * 2007-08-01 2009-02-05 United Microelectronics Corp. Method of high density plasma gap-filling with minimization of gas phase nucleation

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425385B (zh) * 2013-08-20 2018-04-24 华邦电子股份有限公司 嵌入式存储元件的制造方法
CN104425385A (zh) * 2013-08-20 2015-03-18 华邦电子股份有限公司 嵌入式存储元件的制造方法
CN103413778B (zh) * 2013-08-22 2016-08-10 上海华虹宏力半导体制造有限公司 隔离结构的形成方法
CN103413778A (zh) * 2013-08-22 2013-11-27 上海宏力半导体制造有限公司 隔离结构的形成方法
CN103531440A (zh) * 2013-10-22 2014-01-22 武汉新芯集成电路制造有限公司 一种晶圆背面的表面修复方法
CN103531440B (zh) * 2013-10-22 2016-08-17 武汉新芯集成电路制造有限公司 一种晶圆背面的表面修复方法
CN103915369A (zh) * 2014-04-08 2014-07-09 上海华力微电子有限公司 沟槽填充方法
CN106328582A (zh) * 2015-07-02 2017-01-11 无锡华润上华科技有限公司 金属层间介质膜层的形成方法及hdpcvd方法
CN109346399A (zh) * 2018-10-15 2019-02-15 上海华虹宏力半导体制造有限公司 金属层间介质膜层的形成方法
CN109346399B (zh) * 2018-10-15 2021-10-01 上海华虹宏力半导体制造有限公司 金属层间介质膜层的形成方法
CN111696913A (zh) * 2019-03-12 2020-09-22 北京北方华创微电子装备有限公司 一种孔填充方法
CN110144556A (zh) * 2019-04-12 2019-08-20 北京北方华创微电子装备有限公司 一种沟槽中溅射薄膜层填充方法和器件
CN110144556B (zh) * 2019-04-12 2020-08-21 北京北方华创微电子装备有限公司 一种沟槽中溅射薄膜层填充方法和器件
CN111799216A (zh) * 2020-06-30 2020-10-20 长江存储科技有限责任公司 填充方法
CN112366205A (zh) * 2020-11-09 2021-02-12 长江存储科技有限责任公司 一种半导体器件及其制备方法

Also Published As

Publication number Publication date
US20120282756A1 (en) 2012-11-08
WO2012126268A1 (zh) 2012-09-27

Similar Documents

Publication Publication Date Title
CN102693931A (zh) 一种薄膜填充方法
CN105047660B (zh) 浅沟槽隔离结构
US6211040B1 (en) Two-step, low argon, HDP CVD oxide deposition process
US6794290B1 (en) Method of chemical modification of structure topography
US6949447B2 (en) Method for fabricating isolation layer in semiconductor device
US6395150B1 (en) Very high aspect ratio gapfill using HDP
US6313010B1 (en) Integrated circuit insulator and method
CN102237272B (zh) 半导体装置和半导体装置制造方法
US20090286381A1 (en) Protective Layer To Enable Damage Free Gap Fill
US20050051865A1 (en) Control of air gap position in a dielectric layer
CN100576491C (zh) 浅沟槽隔离结构及其制造方法
US20050136686A1 (en) Gap-fill method using high density plasma chemical vapor deposition process and method of manufacturing integrated circuit device
CN102867773B (zh) 降低hdpcvd缺陷的方法
CN101640175B (zh) 半导体结构的制造方法
US11848232B2 (en) Method for Si gap fill by PECVD
US8753974B2 (en) Charge dissipation of cavities
CN101996921B (zh) Sti的形成方法
CN101192559A (zh) 隔离沟槽的填充方法
CN104810277B (zh) 一种晶圆表面平坦化工艺
CN104517884B (zh) 一种制作半导体器件的方法
KR100656281B1 (ko) 디이이디 방식을 이용한 반도체소자의 갭필 방법
CN1169207C (zh) 浅凹槽隔离结构的制造方法
US7935627B1 (en) Forming low dielectric constant dielectric materials
KR100547243B1 (ko) 반도체 소자의 층간절연막 형성 방법
CN1237602C (zh) 形成沟槽隔离结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120926