JP2007059648A - 酸化膜埋め込み構造、酸化膜埋め込み方法、半導体装置および半導体装置の製造方法 - Google Patents

酸化膜埋め込み構造、酸化膜埋め込み方法、半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2007059648A
JP2007059648A JP2005243825A JP2005243825A JP2007059648A JP 2007059648 A JP2007059648 A JP 2007059648A JP 2005243825 A JP2005243825 A JP 2005243825A JP 2005243825 A JP2005243825 A JP 2005243825A JP 2007059648 A JP2007059648 A JP 2007059648A
Authority
JP
Japan
Prior art keywords
oxide film
recess
silicon
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005243825A
Other languages
English (en)
Other versions
JP2007059648A5 (ja
Inventor
Masato Sawada
真人 澤田
Kosuke Asai
孝祐 浅井
Yoshihiro Miyagawa
義弘 宮河
Tatsuki Murata
龍紀 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005243825A priority Critical patent/JP2007059648A/ja
Priority to US11/502,402 priority patent/US20070049046A1/en
Priority to CNA200610121648XA priority patent/CN1921084A/zh
Publication of JP2007059648A publication Critical patent/JP2007059648A/ja
Publication of JP2007059648A5 publication Critical patent/JP2007059648A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】本発明は、ＲＦバイアスを増大させること無く、かつ経済的・実用的な方法により、ボイドの無い絶縁膜（酸化膜）を所定の凹部に形成することができる酸化膜の埋め込み構造等を提供することを目的とする。
【解決手段】第一の発明によると、酸化膜埋め込み構造は、凹部（溝４）を有する下地（シリコン基板１）と、当該凹部に形成される酸化膜（シリコン酸化膜６）とを、備えている。ここで、当該酸化膜は、少なくとも一部にシリコンリッチのシリコン酸化膜領域を含んでいる。
【選択図】図４

Description

この発明は、酸化膜埋め込み構造、酸化膜埋め込み方法、半導体装置および半導体装置の製造方法に係る発明であり、たとえば、アスペクト比の高い溝を有する半導体装置および半導体装置の製造方法等に適用することができる。
半導体装置の微細化、高集積化に伴い、素子分離の溝の幅が狭くなってきている（つまり、素子分離膜のアスペクト比が高くなってきている）。したがって、当該高アスペクト比の溝にボイド無く絶縁膜を埋め込む技術が要求されてきている。当該高アスペクト比の素子分離の溝に絶縁膜を埋め込む方法として、成膜とスパッタエッチングを同時に行う高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）法が用いられている。
ここで、ＨＤＰ−ＣＶＤ法に関する技術、および成膜とエッチングを組み合わせた技術として、特許文献１ないし６および、非特許文献１等がある。
ＨＤＰ−ＣＶＤ法では、成膜と同時に、ソースＲＦとＲＦバイアスを印加する。これにより、イオンを成膜対象に引き込みながら、当該成膜対象に絶縁膜を形成することができる。ここで、ソースＲＦは、反応室内のガスをプラズマ化させるための高周波電圧である。また、ＲＦバイアスは、成膜対象にイオンを引き込むための高周波電圧である。
当該ＨＤＰ−ＣＶＤ法では、上述の通り、絶縁膜の成膜と同時に、ＲＦバイアスによって引き込まれたイオン成分によるスパッタエッチングが行われる。
当該ＨＤＰ−ＣＶＤ法の採用により、スパッタエッチングにより溝の開口部に発生するオーバーハング部を削りながら、当該溝の底部の成膜を行うことができる。したがって、溝の開口部が閉塞する前に、溝内に絶縁膜を埋めることができる。つまり、ボイドの発生無く、当該溝に絶縁膜を充填することができる。
また、本発明と関連して、屈折率が１．５〜１．９５の窒化酸化シリコン膜を、溝に形成する技術も存する（特許文献７）。
特開２０００−３０６９９２号公報 特開２００３−３１６４９号公報 特許第２９９５７７６号公報 特開平１０−３０８３９４号公報 特開２００３−３７１０３号公報 特開２００３−２０３９７０号公報 特開２００１−３５９１４号公報 ＮＡＮＡＯＣＨＩＰ ＴＥＣＨＮＯＬＯＧＹ ＪＯＵＲＮＡＬ Ｖｏｌ２ Ｉｓｓｕｓｅ２ ２００４ ｐｐ４１−４４
しかし、最近では半導体装置の微細化がさらに進み（たとえば、６５ｎｍ以降のデバイスを作成する場合）、素子分離の溝のアスペクト比もさらに高くなってきている。このように、アスペクト比がさらに高くなると、溝底部の成膜速度よりも溝開口部付近のオーバーハング形成速度が速くなる。したがって、溝内にボイドを含んだ状態で絶縁膜が形成される。
当該オーバーハング形成速度を下げるためには、ＲＦバイアスを高くすることが考えられる。しかし、ＲＦバイアスを高くすると、以下に示す問題が発生する。
第一の問題は、成膜材料の再付着によるボイドの発生である。
溝の開口部付近のオーバーハングをスパッタエッチングすることにより、当該オーバーハングを形成していた成膜材料は削られる。そして、当該削られた成膜材料は、溝内に再付着する。ここで、ＲＦバイアスがさほど強く無い場合には、当該成膜材料の再付着量は減少し、溝上部に付着する。
しかし、上述のようにＲＦバイアスを高くした場合には、削られた成膜材料は、溝内の開口部付近（形成されていたオーバーハングの直下付近（図８の符号１０））に密集して再付着し、再付着量も増加する。したがって、ＲＦバイアスを高くした場合には、溝底部の成膜速度よりも溝開口部近傍の成膜速度の方が高くなる。よって、溝内にボイドを含んだ状態で絶縁膜が形成されてしまう（第一の問題）。
第二の問題は、素子形成部の肩削れである。
ＲＦバイアスによるスパッタエッチング量は、パターンの疎密間差によって異なる。したがって、溝が密に形成されている部分と溝が疎に形成されている部分とが混在する領域に、同じ条件で、ＨＤＰ−ＣＶＤ法を施した場合には、たとえば、溝が疎に形成されている部分の当該溝の上端部が、多量に削られる（肩削れの発生。第二の問題、図８の符号１１参照）。
このように、アスペクト比の高い溝へのボイドの発生の無い絶縁膜の埋め込みと、溝の上端部の肩削れとの関係は、トレードオフの関係になっている。よって、当該溝上端部の肩削れの観点からも、単にＲＦバイアスを高くすることは、妥当で無い。
以上の各問題により、単にＲＦバイアスを高くすることは、得策では無い。
ところで、特許文献１に係わる方法は、ボイドを発生している絶縁膜を溝に形成した後に、熱処理を施している。これにより、当該発明は、ボイドの消滅を狙っている。しかし、たとえ熱処理を施したとしても、一度形成されたボイド絶縁膜から完全に消滅させることは、非常に困難である。また、長時間の熱処理を要するため、製造工程の経済化に反する。
また、特許文献７に係わる方法では、アスペクト比が高い溝内に、ボイド発生無く窒化酸化シリコン膜を形成することは不可能である。
以上により、他に問題を発生させること無く（つまり、ＲＦバイアスを増大させること無く）、ボイドの無い絶縁膜を溝内に形成することができ、かつ、当該絶縁膜の形成が経済的、実用的であることが望まれる。
そこで、本発明は、ＲＦバイアスを増大させること無く、かつ経済的・実用的な方法により、ボイドの無い絶縁膜（酸化膜）を所定の凹部に形成することができる酸化膜の埋め込み方法、半導体装置の製造方法、さらに当該方法により作成される酸化膜の埋め込み構造、および酸化膜の埋め込み構造を有する半導体装置を提供することを目的とする。
上記の目的を達成するために、本発明に係る請求項１に記載の酸化膜埋め込み構造は、凹部を有する下地と、前記凹部に形成され、シリコンと酸素とを含む酸化膜とを、備えており、前記酸化膜は、少なくとも一部にシリコンリッチのシリコン酸化膜領域を含んでいる。
また、請求項２に記載の酸化膜埋め込み構造は、凹部を有する下地と、前記凹部に形成され、シリコンと酸素とを含む酸化膜とを、備えており、前記酸化膜は、少なくとも一部に屈折率が１．４６５を超えるシリコン酸化膜領域を含んでいる。
また、請求項３に記載の酸化膜埋め込み構造は、凹部を有する下地と、前記凹部に形成され、シリコンと酸素とを含む酸化膜とを、備えており、前記酸化膜は、少なくとも一部に、化学量論的組成から前記酸素が欠損しているシリコン酸化膜領域を含んでいる。
また、請求項４に記載の酸化膜埋め込み構造は、凹部を有する下地と、前記凹部に形成され、シリコンと酸素とを含む酸化膜とを、備えており、前記酸化膜は、少なくとも一部に、化学量論的組成から前記シリコンが過剰なシリコン酸化膜領域を含んでいる。
また、請求項５に記載の半導体装置は、請求項１ないし請求項４のいずれかに記載の酸化膜埋め込み構造を有している。
また、請求項１３に記載の酸化膜埋め込み方法は、（Ｘ）下地に凹部を形成する工程と、（Ｙ）シリコンと酸素とを含む酸化膜を、前記凹部に形成する工程とを、備えており、前記工程（Ｙ）は、少なくとも一部にシリコンリッチのシリコン酸化膜領域を含む、前記酸化膜を形成する工程である。
また、請求項１４に記載の酸化膜埋め込み方法は、（Ａ）下地に凹部を形成する工程と、（Ｂ）前記凹部に酸化膜を形成する工程とを、備えており、前記工程（Ｂ）は、（Ｂ−１）プラズマＣＶＤ法を用いて、Ｏ２／ＳｉＨ４の流量比が、１．５未満の条件により、前記酸化膜を形成する工程を含んでいる。
また、請求項１５に記載の酸化膜埋め込み方法は、（ａ）下地に凹部を形成する工程と、（ｂ）前記凹部に酸化膜を形成する工程とを、備えており、前記工程（ｂ）は、（ｂ−１）水素ガスを用いたプラズマＣＶＤ法を用いて、Ｏ２／ＳｉＨ４の流量比が、２未満の条件により、前記酸化膜を形成する工程を含んでいる。
また、請求項１６に記載の半導体装置の製造方法は、請求項１３ないし請求項１５のいずれかに記載の酸化膜埋め込み方法により、酸化膜を下地層が有する凹部内に形成する工程を、備えている。
本発明の請求項１ないし４に記載の酸化膜埋め込み構造は、凹部に、少なくとも一部にシリコンリッチのシリコン酸化膜領域を含む酸化膜、少なくとも一部に屈折率が１．４６５を超えるシリコン酸化膜領域を含む酸化膜、少なくとも一部に、化学量論的組成から前記酸素が欠損しているシリコン酸化膜領域を含む酸化膜、または、少なくとも一部に、化学量論的組成から前記シリコンが過剰なシリコン酸化膜領域を含む酸化膜を、備えているので、アスペクト比の高い凹部に、ボイドの発生が無い酸化膜が形成された、酸化膜埋め込み構造を提供することができる。
また、請求項５に記載の半導体装置は、請求項１ないし請求項４のいずれかに記載の酸化膜埋め込み構造を有するので、上記埋め込み性の良い酸化膜埋め込み構造を有する、半導体装置を提供することができる。
また、請求項１３ないし請求項１５に記載の酸化膜埋め込み方法は、少なくとも一部にシリコンリッチのシリコン酸化膜領域を含む酸化膜を、前記凹部に形成する工程、凹部に、プラズマＣＶＤ法を用いて、Ｏ２／ＳｉＨ４の流量比が、１．５未満の条件により、酸化膜を形成する工程、または、凹部に、プラズマＣＶＤ法を用いており、水素ガスを用いており、Ｏ２／ＳｉＨ４の流量比が、２未満の条件により、酸化膜を形成する工程を含んでいるので、アスペクト比の高い凹部に、ボイドの発生無く酸化膜を埋め込むことができる。
また、請求項１６に記載の半導体装置の製造方法は、請求項１３ないし請求項１５のいずれかに記載の酸化膜埋め込み方法により、酸化膜を下地層が有する凹部内に形成する工程を、備えているので、アスペクト比の高い凹部に酸化膜を形成したとしても、たとえばボイドを有さない素子分離膜を形成することができる。
発明者らは、下地の表面内に存する凹部（たとえば、溝等）に、シリコン酸化膜を形成する際に、シラン（ＳｉＨ４）に対する酸素（Ｏ２）の流量比（＝Ｏ２／ＳｉＨ４）を下げることにより、ステップカバレッジの優れた（つまり、ボイドを含まない）膜を成膜できることを発見した。これは、成膜種の付着確率が、減少するためだと考えられる。
ここで、流量比を下げることにより成膜されるシリコン酸化膜は、シリコンリッチである。換言すれば、当該シリコン酸化膜の屈折率は、１．４６５を超える。また、当該シリコン酸化膜は、化学量論的組成から酸素が欠損している。さらに換言すれば、当該シリコン酸化膜は、化学量論的組成からシリコンが過剰である。
なお、ストイキオメトリである（化学量論的組成を有する）シリコン酸化膜の屈折率は、１．４６５程度である。また、屈折率の測定波長は、６３３ｎｍである。
以下、この発明を、その実施の形態を示す図面および実験データに基づいて、具体的に説明する。
＜実施の形態１＞
本実施の形態に係わる半導体装置の製造方法を、工程断面図を用いて説明する。
はじめに、シリコン基板（下地と把握できる）１上に、酸化膜２およびシリコン窒化膜３を当該順に成膜する。
その後、当該酸化膜２、シリコン窒化膜３およびシリコン基板１に対して、ドライエッチング処理を施し、これらを所定の形状にパターニングする。その後、当該酸化膜２およびシリコン窒化膜３をマスクとして使用して、シリコン基板１に対して、ドライエッチングを施す。
以上までの工程により、図１に示すように、シリコン基板１の表面内に、所定のパターンの溝（凹部と把握できる）４を、複数形成される。ここで、当該溝４は、素子分離のための溝である。また、当該溝４の深さは、３００ｎｍ〜５００ｎｍ程度であり、幅は、１００ｎｍ以下である。
次に、図１に示すように、形成された溝４の底面および内壁に、酸化膜５を形成する。ここで、ドライエッチングの際のダメージを除去するために、当該酸化膜５は、成膜される。
次に、当該溝４の形成されたシリコン基板１を、高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）装置内に設置する。そして、プラズマ現象を利用して、当該シリコン基板１を４００℃以上に加熱する。
当該加熱処理後、次に、以下の条件により、溝４内にシリコン酸化膜６を形成する。当該シリコン酸化膜６形成の様子を、図２、３に示す。
ここで、図２は、シリコン酸化膜６の形成途中の様子を示す図である。また、図３は、シリコン酸化膜６の形成が完了した様子を示す図である。図３に示すように、シリコン酸化膜６は、溝４内に充填されており、さらにシリコン基板１上においても形成されている。
また、当該シリコン酸化膜６の形成は、デポジット処理とスパッタリング（もしくはスパッタエッチング）処理とを同時に行いながら実施する。
なお、シリコン酸化膜６の形成は、Ｏ２／ＳｉＨ４混合ガスを用いて、ソースＲＦパワーが４０００〜５０００Ｗ程度、バイアスＲＦパワーが２０００〜４０００Ｗ程度、および流量比（＝Ｏ２／ＳｉＨ４）が１．５未満の条件にて行う。つまり、溝内に、シリコンリッチの状態でシリコン酸化膜６を形成する。
また、シリコン酸化膜６の形成は、ソースＲＦパワーが４０００〜５０００Ｗ程度、バイアスＲＦパワーが２０００〜４０００Ｗ程度、水素（Ｈ２）ガスの導入（Ｏ２／ＳｉＨ４／Ｈ２混合ガスを用いて）、および流量比（＝Ｏ２／ＳｉＨ４）が２．０未満の条件にて行うこともできる。
つまり、どちらの条件においても、溝内に、シリコンリッチの状態でシリコン酸化膜６を形成する。
当該工程により成膜されたシリコン酸化膜６は、上述の通り、シリコンリッチのシリコン酸化膜である。また、当該シリコン酸化膜６の屈折率は、１．４６５を超える。ここで、屈折率の測定波長は、６３３ｎｍ程度である。また、当該シリコン酸化膜６の化学量論的組成は、安定状態から酸素が欠損している。言い換えれば、当該シリコン酸化膜６の化学量論的組成は、安定状態からシリコンが過剰となっている。
図４に、流量比（＝Ｏ２／ＳｉＨ４）と形成されるシリコン酸化膜６の屈折率との関係を示す、実験結果を示す。
図４に示すように、Ｈ２ガスを導入しない場合において、流量比（＝Ｏ２／ＳｉＨ４）が１．５未満になると、シリコン酸化膜６の屈折率は、１．４６５を超える（つまり、シリコンリッチの状態となる）。また、Ｈ２ガスを導入した場合において、流量比（＝Ｏ２／ＳｉＨ４）が２．０未満になると、確実に、シリコン酸化膜６の屈折率は、１．４６５を超える（つまり、シリコンリッチの状態となる）。
次に、シリコン基板１の上面の平坦化のために、当該シリコン基板１の上面に対して、ＣＭＰ（Ｃｈｅｍｉｃａｌ ａｎｄ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を施す。当該ＣＭＰ処理により、シリコン基板１上のシリコン酸化膜６を除去する。その後、薬液により、酸化膜２およびシリコン窒化膜３をする。
したがって、図５に示すように、シリコン基板１には、溝４と、当該溝４内にのみ形成されている酸化膜５およびシリコン酸化膜６とが存する。つまり、シリコン基板１の表面内に、複数の、所定のパターンの素子分離膜が形成される。
その後、図６に示すように、シリコン基板１上に、ゲート絶縁膜７およびゲート電極８を形成する。
以上のように、本実施の形態に係わる半導体装置の製造方法では、所定の流量比（Ｏ２／ＳｉＨ４＝１．５ｏｒ２）未満の条件により、溝（凹部）４にシリコン酸化膜６を形成している。
発明者らは、上述したように、Ｈ２ガスを導入しない場合において、流量比（＝Ｏ２／ＳｉＨ４）を１．５未満にすることにより、シリコン酸化膜６の埋め込み性が向上することを発見した。また、Ｈ２ガスを導入した場合において、流量比（＝Ｏ２／ＳｉＨ４）を２．０未満にすることにより、シリコン酸化膜６の埋め込み性が向上することを発見した。
図７は、当該事実を示す実験結果の一例である。図７において、縦軸は溝４のアスペクト比であり（任意単位）、横軸は流量比（＝Ｏ２／ＳｉＨ４）である。なお、図７は、Ｈ２ガスを導入した場合の実験データである。
図７に示すように、流量比（＝Ｏ２／ＳｉＨ４）を所定の値（＝２未満）から減少させればさせるほど、ボイド無く、シリコン酸化膜６を埋め込めることができる、溝４のアスペクト比は飛躍的に向上する。
したがって、本実施の形態に係わる方法を採用することにより、プラズマＣＶＤ装置のＲＦバイアスを増大させること無く、ボイドの無いシリコン酸化膜６を、溝４（凹部）に形成することができる。
このように、ＲＦバイアスを増大させる必要が無くなるので、上述した、溝４の開口部近傍に成膜種が再付着（図８の符号１０）することを防止できる。また、溝４の上部における肩削れ（図８の符号１１）を防止することもできる。
また、本実施の形態に係わる半導体装置の製造方法では、ボイドの発生を抑制しつつ、シリコン酸化膜６の形成を行っている。つまり、特許文献１に係わる製造方法のように、ボイドを発生させながら絶縁膜を溝内に形成した後に、当該ボイドを消滅させるための処理を、長時間施す必要が無い。
したがって、特許文献１に係わる発明よりも、本実施の形態に係わる技術の方が、より実用的であり、かつ経済的である。
また、上述のように、一度形成されたボイドを後工程で消滅させることは、きわめて困難である。しかし、本実施の形態では、上述の通り、ボイドの発生を防止しながら、シリコン酸化膜６の形成を行っている。つまり、溝４内に対するシリコン酸化膜６の形成が完了した時点において、当該シリコン酸化膜６内にはボイドは発生していない。
以上により、本実施の形態に係わる製造方法を採用することにより、たとえば特許文献１に係わる発明よりも、より確実に、ボイドの存在しない素子分離膜等を形成することができる。
また、本実施の形態に係わる半導体装置の製造方法を採用した場合には、上述の通り、形成されるシリコン酸化膜６は、シリコンリッチの状態となる（換言すれば、流量比（＝Ｏ２／ＳｉＨ４）が減少すればするほど、シリコン酸化膜６の屈折率は１．４６５より増加する。図４参照）。当該シリコンリッチの状態は、別の観点から見ると、化学量論的組成から酸素が欠損している、または、化学量論的組成からシリコンが過剰であると、言うことができる。
また、上記シリコン酸化膜６形成中（つまり、デポジット処理とスパッタリング（もしくはスパッタエッチング）処理とを同時に行いながら、溝４内にシリコン酸化膜６を形成する最中において）、処理ガス中にフッ素を含有させても良い。たとえば、処理ガス中に、ＳｉＦ４やＮＦ３を加えても良い。
このようにフッ素を含有させることにより、シリコン酸化膜６の成膜と同時に、フッ素ラジカルによるエッチング処理も行われる。したがって、上記流量比（＝Ｏ２／ＳｉＨ４）の減少条件と処理ガス中へのフッ素の含有とを組み合わせることにより、溝４内へのシリコン酸化膜６の埋め込みを、さらに向上させることができる。
なお、処理ガス中にフッ素を含有させた場合には、形成されるシリコン酸化膜６中には、若干フッ素も含まれる。
また、上述のように、たとえば処理ガス中にＮＦ３を加えた場合には、形成されるシリコン酸化膜６中には、フッ素の他に窒素も若干含まれる。
また、シリコン酸化膜６形成中（つまり、デポジット処理とスパッタリング（もしくは、スパッタエッチング）処理とを同時に行いながら、溝４内にシリコン酸化膜６を形成する最中において）、処理ガス中に水素やヘリウムを含有させても良い。
このように水素またはヘリウムを含有させることにより、溝４の開口部付近に形成されるオーバーハングのスパッタリング処理は、質量の軽い当該水素またはヘリウムにより行われる。したがって、スパッタリングされた成膜種は、溝４内上部に再付着する。つまり、スパッタリングされた成膜種の、溝４の開口部付近（より具体的に、オーバーハングの直下）における再付着を、より抑制することができる。
ここで、水素を用いた場合には、前記流量比（＝Ｏ２／ＳｉＨ４）を２．０未満とする。
また、シリコン酸化膜６形成中（つまり、デポジット処理とスパッタリング（もしくは、スパッタエッチング）処理とを同時に行いながら、溝４内にシリコン酸化膜６を形成する最中において）、処理ガス中にアルゴンを含有させても良い。
このようにアルゴンを含有させることにより、スパッタリング処理をより重視しながら、シリコン酸化膜６の形成を行うことができる。
なお、処理ガスとして、Ｏ２／ＳｉＨ４／Ｈｅ混合ガス、Ｏ２／ＳｉＨ４／Ｈｅ／Ｈ２混合ガス、Ｏ２／ＳｉＨ４／Ａｒ混合ガス、Ｏ２／ＳｉＨ４／Ｈｅ／Ａｒ混合ガス、Ｏ２／ＳｉＨ４／Ａｒ／Ｈ２混合ガス、またはＯ２／ＳｉＨ４／Ｈｅ／Ａｒ／Ｈ２混合ガス等を採用することにより、処理ガス中に、アルゴン、水素、またはヘリウム等を含有させることができる。
また、上記例示列挙した混合ガス中に、フッ素（たとえば、ＳｉＦ４，ＮＦ３等）を含ませることにより、上記エッチング効果も有することができる。
＜実施の形態２＞
実施の形態１では、一の工程で、溝４内にシリコン酸化膜６を成膜する工程について言及した。しかし、複数の条件の異なる成膜工程を施すことにより、溝４内に酸化膜（実施の形態１で説明した構成のシリコン酸化膜領域を少なくとも一部に含む、酸化膜）を成膜しても良い。
本実施の形態では、当該複数の条件の異なる成膜工程を施すことにより、溝４内に酸化膜を成膜する場合について説明する。
図９は、本実施の形態に係わる半導体製造装置（具体的には、酸化膜の形成方法）の、バリエーションを示す工程フロー図である。
図９の工程パターン（ａ）は、実施の形態１で説明したように、一の工程で（一の成膜条件で）、溝４内に酸化膜（シリコン酸化膜６）を成膜する場合である。ここで、実施の形態１で説明したように、成膜工程時の流量比（＝Ｏ２／ＳｉＨ４）は、所定の値（１．５ｏｒ２）未満に設定されている。また、当該酸化膜の形成は、デポジット処理とスパッタリング（もしくは、スパッタエッチング）処理とを同時に行いながら、実施される。
また、図９の工程パターン（ｂ）は、デポジット処理とスパッタリング（もしくは、スパッタエッチング）処理とを同時に行いながら酸化膜（実施の形態１で説明した構成のシリコン酸化膜領域を少なくとも一部に含む、酸化膜）を成膜する工程である。また、工程パターン（ｂ）は、当該成膜時の流量比（＝Ｏ２／ＳｉＨ４）の値を変化させて、溝４内に酸化膜を成膜する場合である。
工程パターン（ｂ）において、少なくとも最初の工程は、流量比（＝Ｏ２／ＳｉＨ４）は１．５未満（Ｏ２／ＳｉＨ４／Ｈ２混合ガスを用いた場合には、２．０未満）である必要がある。これは、埋め込みの初期段階では、埋め込み性の向上が最も要求されるからである。
したがって、工程パターン（ｂ）において、最初の埋め込み（溝４の底部から所定の深さまでの埋め込み）工程のみを、流量比（＝Ｏ２／ＳｉＨ４）を１．５未満（Ｏ２／ＳｉＨ４／Ｈ２混合ガスを用いた場合には、２．０未満）の条件で行い、その後の埋め込み工程は、流量比（＝Ｏ２／ＳｉＨ４）を１．５以上（Ｏ２／ＳｉＨ４／Ｈ２混合ガスを用いた場合には、２．０以上）の条件で行っても良い。
また、工程パターン（ｂ）において、最初の埋め込みから、途中の複数回の埋め込み（溝４の底部から所定の深さまでの埋め込み）工程までを、流量比（＝Ｏ２／ＳｉＨ４）を１．５未満（Ｏ２／ＳｉＨ４／Ｈ２混合ガスを用いた場合には、２．０未満）の条件で行い、当該途中の複数回の埋め込み工程後の埋め込み工程は、流量比（＝Ｏ２／ＳｉＨ４）を１．５以上（Ｏ２／ＳｉＨ４／Ｈ２混合ガスを用いた場合には、２．０以上）の条件で行っても良い。
上記いずれの場合においても、埋め込み工程の回数が増すに連れて（つまり、溝（凹部）４の底部から開口部に近づくに連れて）、流量比（＝Ｏ２／ＳｉＨ４）を増加させることが望ましい。
こうすることにより、酸化膜（実施の形態１で説明した構成のシリコン酸化膜領域を少なくとも一部に含む、酸化膜）の底部から上層に向かうに連れて、当該酸化膜をストイキオメトリ（化学量論的組成が安定している組成）に近づけることができるからである（換言すれば、酸化膜の屈折率を１．４６５に近づける（または、１．４６５にする）ことができる）。
なお、当該工程パターン（ｂ）の結果形成される酸化膜は、上述の通り、少なくとも一部に、シリコンリッチの（または、屈折率１．４６５を超える、または、化学量論的組成から酸素が欠損している、または化学量論的組成からシリコンが過剰な）シリコン酸化膜領域を含む。特に、当該実施の形態１で説明した構成のシリコン酸化膜領域は、溝（凹部）４の底部に形成されている。
なお、図９では、工程パターン（ｂ）の成膜工程は、二つのみ図示している。しかし、これ以上の工程であっても良いことは言うまでも無い。
また、図９の工程パターン（ｃ）は、デポジット処理とスパッタリング（もしくは、スパッタエッチング）処理とを同時に行いながら酸化膜（実施の形態１で説明した構成のシリコン酸化膜領域を少なくとも一部に含む、酸化膜）を成膜する工程であり、デポジット処理に対するスパッタリング処理の割合を変化させながら、溝４内に当該酸化膜を成膜する場合である。
ここで、当該工程パターン（ｃ）において、流量比（＝Ｏ２／ＳｉＨ４）を変化させても良い（換言すれば、所定の流量比（２ｏｒ１．５）未満で一定であっても良い）。ただし、流量比（＝Ｏ２／ＳｉＨ４）を変化させる場合には、複数回の成膜工程のうち、いずれかの成膜工程において、流量比（＝Ｏ２／ＳｉＨ４）が１．５未満（Ｏ２／ＳｉＨ４／Ｈ２混合ガスを用いた場合には、２．０未満）である工程を含める必要がある。
特に、流量比（＝Ｏ２／ＳｉＨ４）を変化させる場合には、少なくとも最初の工程は、流量比（＝Ｏ２／ＳｉＨ４）は１．５未満（Ｏ２／ＳｉＨ４／Ｈ２混合ガスを用いた場合には、２．０未満）である必要がある。これは、埋め込みの初期段階では、埋め込み性の向上が最も要求されるからである。
当該条件の流量比（＝Ｏ２／ＳｉＨ４）により形成される酸化膜の領域は、上述の通り、シリコンリッチの（または、屈折率１．４６５を超える、または、化学量論的組成から酸素が欠損している、または化学量論的組成からシリコンが過剰な）シリコン酸化膜領域である（特に、当該実施の形態１で説明した構成のシリコン酸化膜領域は、溝（凹部）４の底部に形成されている）。
工程パターン（ｃ）は、具体的に、溝（凹部）４の底部から開口部に近づくに連れて、デポジット処理に対するスパッタリング（もしくは、スパッタエッチング）処理の割合を減少させる。
これは、上記酸化膜の成膜において、成膜初期段階には、開口部閉塞の観点から、溝４の開口部付近のスパッタリングを重視する必要があり、一方、ある程度の深さまで溝４内に上記酸化膜が形成されると、成膜速度向上の観点から、デポジット処理を重視する必要があるからである。
なお、図９では、工程パターン（ｃ）の成膜工程は、二つのみ図示している。しかし、これ以上の工程であっても良いことは言うまでも無い。
また、図９の工程パターン（ｄ）は、デポジット処理とスパッタリング（もしくは、スパッタエッチング）処理とを同時に行いながら酸化膜（実施の形態１で説明した構成のシリコン酸化膜領域を少なくとも一部に含む、酸化膜）を成膜する工程であり、溝４内への当該酸化膜の成膜途中において、エッチング処理工程を別途行う場合である。
ここで、当該工程パターン（ｄ）において、流量比（＝Ｏ２／ＳｉＨ４）を変化させても良い（換言すれば、所定の流量比（１．５ｏｒ２）未満で一定であっても良い）。ただし、流量比（＝Ｏ２／ＳｉＨ４）を変化させる場合には、複数回の成膜工程のうち、いずれかの成膜工程において、流量比（＝Ｏ２／ＳｉＨ４）が１．５未満（Ｏ２／ＳｉＨ４／Ｈ２混合ガスを用いた場合には、２．０未満）である工程を含める必要がある。
特に、流量比（＝Ｏ２／ＳｉＨ４）を変化させる場合には、少なくとも最初の工程は、流量比（＝Ｏ２／ＳｉＨ４）は１．５未満（Ｏ２／ＳｉＨ４／Ｈ２混合ガスを用いた場合には、２．０未満）である必要がある。これは、埋め込みの初期段階では、埋め込み性の向上が最も要求されるからである。
当該条件の流量比（＝Ｏ２／ＳｉＨ４）により形成される酸化膜の領域は、上述の通り、シリコンリッチの（または、屈折率１．４６５を超える、または、化学量論的組成から酸素が欠損している、または化学量論的組成からシリコンが過剰な）シリコン酸化膜領域である（特に、当該実施の形態１で説明した構成のシリコン酸化膜領域は、溝（凹部）４の底部に形成されている）。
図９に示すように、工程パターン（ｄ）は、溝（凹部）４の途中の深さまで上記酸化膜を成膜した後に、当該成膜処理を中断して、別途独立にエッチング処理を施す。
当該エッチング処理は、具体的に、溝４の開口部付近に対して施す。そして、所定の間、当該エッチング処理を行った後に、溝４に対する上記酸化膜の成膜処理を再開する。このように、工程パターン（ｄ）では、酸化膜の成膜と成膜種のエッチングとを、繰り返す行うことにより、溝４内に上記酸化膜を形成する。
上述のように、酸化膜の成膜途中において、溝４の開口部付近に対するエッチング処理を、別途施すことにより、酸化膜が溝４内に完全に形成される前に、当該開口部付近の閉塞をより抑制することができる。
なお、上記において、工程パターン（ｄ）は、酸化膜の成膜と成膜種のエッチングとを順次交互に行う場合について言及した。
しかし、たとえば、工程パターン（ｂ）のように、流量比（＝Ｏ２／ＳｉＨ４）を変化させ、複数回の成膜処理を実行した後に、上記エッチング処理を別途施し、当該エッチング処理後、に再び成膜処理を再開しても良い。
また、たとえば、工程パターン（ｃ）のように、デポジット処理に対するスパッタリング処理比を変化させ、複数回の成膜処理を実行した後に、上記エッチング処理を別途施し、当該エッチング処理後に再び成膜処理を再開しても良い。
また、図９では、工程パターン（ｄ）では、二回の成膜工程と、その間に行われる一回のエッチング工程のみ図示している。しかし、成膜工程の回数およびエッチング工程の回数は、これ以上の工程であっても良いことは言うまでも無い。
以上のように、工程パターン（ｂ）を採用することにより、溝４の上部付近の酸化膜をストイキオメトリ（化学量論的組成が安定している組成）にすることができる（または、よりストイキオメトリに近づけることができる）。
しがたって、実施の形態３で説明するように、上記構成の酸化膜から成る素子分離膜上にゲート電極を形成したとしても、当該酸化膜内へのゲート電流のリークを抑制することができる。また、シリコン基板１上の酸化膜等を除去し、当該シリコン基板１の上面の平坦化のためにＣＭＰ処理を施す場合にも、既存（ストイキオメトリのシリコン酸化膜）のＣＭＰ条件により、当該ＣＭＰ処理を施すことができる。つまり、ＣＭＰ条件を変更することを防止できる。
また、工程パターン（ｃ）を採用することにより、たとえば、溝４の底部から開口部に近づくに連れて、スパッタリング重視の工程条件からデポジット重視の工程条件へと移行することができる。したがって、より効率良く、ボイドを含まない上記構成の酸化膜を溝４内に充填することができる。
また、工程パターン（ｄ）を採用することにより、上記構成の酸化膜が溝４内に完全に形成される前の、当該開口部付近の閉塞をより抑制することができる。
また、複数回に分けて成膜処理を実行する場合において、少なくとも、溝４の底部から所定の深さまでは、流量比（＝Ｏ２／ＳｉＨ４）を１．５未満（Ｏ２／ＳｉＨ４／Ｈ２混合ガスを用いた場合には、２．０未満）の条件で、上記構成の酸化膜を途中まで成膜している。
つまり、溝４のアスペクト比が最も高い状態では、上記条件の流量比を採用している。したがって、実施の形態１で説明したように、当該アスペクト比が最も高い段階において、埋め込み性の最良の条件で当該酸化膜を溝４内に形成することができる。
＜実施の形態３＞
上記各実施の形態で説明したように、流量比（＝Ｏ２／ＳｉＨ４）を１．５未満（Ｏ２／ＳｉＨ４／Ｈ２混合ガスを用いた場合には、２．０未満）の条件でのみで、酸化膜を溝４内に形成したとする。すると、溝４内の酸化膜（つまり、素子分離膜）およびシリコン基板１上の酸化膜は、上述の通り、実施の形態１で説明した構成のシリコン酸化膜６となる。
当該構成を有するシリコン酸化膜６上に、図６に示すように、ゲート電極８を形成したとする。すると、半導体装置の動作時に、当該ゲート電極８から素子分離膜へとリーク電流が流れる恐れがある。
また、上記実施の形態１で説明した構成を有するシリコン酸化膜６に対してＣＭＰ処理を施す場合には、シリコン酸化膜６の構成（組成）に合わせてＣＭＰ条件を変更する必要がある。これは、ストイキオメトリである（化学量論的組成が安定している）シリコン酸化膜に対するＣＭＰ条件で、実施の形態１で説明した構成のシリコン酸化膜６を研磨した場合には、研磨レートの差に起因して、研磨残がシリコン窒化膜３上に発生するからである。
また、ＣＭＰ条件を変更する場合においても、当該ＣＭＰ条件が正確に設定されないと、ＣＭＰ処理を正常に行うことはできない。つまり、当該ＣＭＰ条件の変更は、非常に困難である。
以上のことに鑑みて創作された実施の形態が、本実施の形態である。以下、本実施の形態に係わる半導体装置の製造方法ついて説明する。
実施の形態１で説明したシリコン酸化膜６の形成工程を施すことにより、図３に示したように、溝４を充填するように、シリコン基板１上にシリコン酸化膜６を形成する。
ここで、実施の形態１で説明したように、シリコン酸化膜６の形成は、水素を含まない場合には、流量比（＝Ｏ２／ＳｉＨ４）が１．５未満の条件で行う。また、水素を含む（Ｏ２／ＳｉＨ４／Ｈ２混合ガスを用いる）場合には、流量比（＝Ｏ２／ＳｉＨ４）が２．０未満の条件で、シリコン酸化膜６の形成を行う。
なお、処理ガスとして、実施の形態１と同様に、Ｏ２／ＳｉＨ４／Ｈｅ混合ガス、Ｏ２／ＳｉＨ４／Ｈｅ／Ｈ２混合ガス、Ｏ２／ＳｉＨ４／Ａｒ混合ガス、Ｏ２／ＳｉＨ４／Ｈｅ／Ａｒ混合ガス、Ｏ２／ＳｉＨ４／Ａｒ／Ｈ２混合ガス、Ｏ２／ＳｉＨ４／Ｈｅ／Ａｒ／Ｈ２混合ガス、または上記例示列挙した混合ガス中に、フッ素（たとえば、ＳｉＦ４，ＮＦ３等）を含ませた混合ガス等が採用可能である。
各混合ガスを採用した場合の効果は、実施の形態１で説明した通りである。
次に、上記シリコン酸化膜６の形成（成膜）を行ったプラズマＣＶＤ装置内において、当該シリコン酸化膜６が形成されたシリコン基板１に対して、酸素プラズマ処理を施す。ここで、当該酸素プラズマ処理は、ソースＲＦパワーが２０００〜４０００Ｗ程度、酸素（Ｏ２）流量が２００ｓｃｃｍ程度の条件で、実施する。当該酸素プラズマ処理は、酸素イオンまたは酸素ラジカルを用いて行われる。
当該酸素プラズマ処理により、図１０に示すように、シリコン酸化膜６の表面内に酸化層２０を形成することができる。当該酸化層２０は、ＣＭＰ処理が施される領域、望ましくは素子分離膜の上部付近（溝４の開口部付近）に至って形成される。
当該酸素プラズマ処理後、酸化層２０が形成されているシリコン酸化膜６に対して、ＣＭＰ処理を施す。これにより、図１１に示すように、シリコン基板１の上面が平坦化されると共に、当該シリコン基板１の表面内に複数の素子分離膜が完成される。ここで、当該ＣＭＰ処理後の薬液処理によって、酸化膜２およびシリコン窒化膜３は除去される。
なお、当該酸化膜２および当該シリコン窒化膜３に対する上記処理後、図１２に示すように、シリコン基板１上に、ゲート絶縁膜７およびゲート電極８を形成する。
以上のように、本実施の形態では、シリコン基板１に対して酸素プラズマ処理を施している。したがって、少なくともシリコン酸化膜６の表面付近において、シリコンに対する酸素の組成比が、当該プラズマ酸化処理が施される前と比較して、上昇する。つまり、シリコン酸化膜６に、酸素の比率が上昇した酸化層２０が形成される。
ここで、図１３は、酸素プラズマ処理を施すことにより、シリコン酸化膜６におけるシリコンに対する酸素の組成比が上昇する様子を示す、実験データの一例である。図１３において、横軸は深さであり、縦軸はＯ／Ｓｉ組成比である。また、図１３は定性的な説明で用いるため、単位は省略している。また、図１３において、横軸の左端が最表面に相当する。
図１３に示されているように、実施の形態１に記載の方法によりシリコン酸化膜６を形成した後に、上記酸素プラズマ処理を施すことにより、少なくともシリコン酸化膜６の表面付近において、シリコンに対する酸素の組成比率が上昇する。なお、点線は、酸素プラズマ処理を施さない場合でのデータである。
上記シリコンに対する酸素の組成比率の上昇は、シリコン酸化膜６に形成される酸化層２０が、ストイキオメトリ（化学量論的組成が安定している組成）に近づいている（または、ストイキオメトリである）ことを示している。
このように、少なくとも表面付近において、ストイキオメトリな（もしくは、これに近い組成を有する）素子分離膜（酸化層２０）が形成されるので、当該素子分離膜上にゲート電極８を形成したとしても、半導体装置の動作時に、当該ゲート電極８から素子分離膜へとリーク電流が流れることを抑制することができる。このことは、実験からも確認されている。
図１４は、所定の流量比（＝Ｏ２／ＳｉＨ４＝１．５ｏｒ２）未満の条件でシリコン酸化膜６を形成した後に、本実施の形態の酸素プラズマ処理を施した場合と、当該酸素プラズマ処理を施さない場合との間における、上記リーク電流発生の差異を示す実験データである。図１４において、縦軸はリーク電流（任意単位）である。また、図１４では、リーク電流の相対比較を示す図である。
図１４に示されているように、本実施の形態に記載の酸素プラズマ処理を施した方が、後に形成されるゲート電極８から素子分離膜（酸化層２０を有するシリコン酸化膜６）へ流れるリーク電流量が、大幅に減少している。
また、上述の通り、素子分離膜（酸化層２０を有するシリコン酸化膜６）の少なくとも上部の組成（つまり、当該酸化層２０の組成）は、ストイキオメトリ（または、これに近い組成）となる。したがって、従来から実施されていた、ストイキオメトリのシリコン酸化膜に対するＣＭＰ条件を維持することができる。つまり、ＣＭＰ条件を変更する必要も無く、当該酸化膜２０を有するシリコン酸化膜６に対する、ＣＭＰ処理を正常に行うことができる。
なお、本実施の形態に係わる製造方法により形成されたシリコン酸化膜６は、実施の形態１で説明した効果を有することは、言うまでも無い。
また、上記各効果から分かるように、当該各効果を得るためには、少なくも溝（凹部）４の開口部付近のシリコン酸化膜６を、本実施の形態に係わる酸素プラズマ処理により、プラズマ酸化する必要がある。つまり、少なくも溝（凹部）４の開口部付近のシリコン酸化膜６に、酸化層２０を形成する必要がある。
また、本実施の形態に係わる酸素プラズマ処理は、シリコン酸化膜６の成膜を行うプラズマ装置と同じ装置内で行っている。したがって、製造工程が簡略化される。
また、酸素プラズマ処理は、少なくとも酸素が含まれたガスを用いて実施されれば良いので、酸素ガスに限定する必要は無い。
＜実施の形態４＞
実施の形態３では、実施の形態１に係わる製造方法でシリコン酸化膜６を形成した後に、酸素プラズマ処理を施す場合について言及した。本実施の形態では、実施の形態２に係わる各製造方法で酸化膜（実施の形態１で説明した構成のシリコン酸化膜領域を少なくとも一部に含む、酸化膜）を形成した後（または、成膜途中も含む）に、酸素プラズマ処理を施す場合について説明する。
図１５は、本実施の形態に係わる半導体製造装置（具体的には、酸化膜の形成方法および当該酸化膜の酸化方法）の、バリエーションを示す工程フロー図である。
図１５の工程パターン（ａ）は、実施の形態３で説明したように、一の工程で（一の成膜条件で）溝４内にシリコン酸化膜６を成膜し、その後に、当該シリコン酸化膜６に対して酸素プラズマ処理を施す場合である。ここで、シリコン酸化膜６の形成は、デポジット処理とスパッタリング（もしくは、スパッタエッチング）処理とを同時に行いながら、行われる。
また、図１５の工程パターン（ｂ）は、デポジット処理とスパッタリング（もしくは、スパッタエッチング）処理とを同時に行いながら、実施の形態１に記載の方法で酸化膜（シリコン酸化膜６）を成膜する工程である。
また、工程パターン（ｂ）は、図１６ないし１８に示すように、酸化膜の成膜を中断し、実施の形態３で説明した酸素プラズマ処理により、成膜途中の酸化膜を酸化する（つまり、酸化層２０を形成する）場合である。なお、酸化膜の成膜の回数と形成途中の酸化膜の酸化（つまり、酸化層の形成）の回数とは、図の工程パターン（ｂ）に記載されている回数に限る必要は無い。
ちなみに、図１８に示した構造において、シリコン基板１の上面の平坦化のために、当該シリコン基板１の上面に対して、ＣＭＰを施す。当該ＣＭＰ処理により、シリコン基板１上の酸化層２０を除去する。その後、薬液により、酸化膜２およびシリコン窒化膜３をする。その後、図１９に示すように、シリコン基板１上に、ゲート絶縁膜７およびゲート電極８を形成する。
話を戻し、図１５の工程パターン（ｃ）は、流量比（＝Ｏ２／ＳｉＨ４）の値を変化させた図９の工程パターン（ｂ）において、酸化膜（実施の形態１で説明した構成のシリコン酸化膜領域を少なくとも一部に含む、酸化膜）成膜途中および成膜完了後に、当該酸化膜に対して、実施の形態３で説明した酸素プラズマ処理を追加した場合である。
なお、図１５の工程パターン（ｃ）の絶縁膜の成膜および当該絶縁膜の酸化工程は、図１９示している回数に限定する趣旨では無い。また、酸化工程を導入する時期も、成膜工程内において、任意に選択することができる。
また、図１５の工程パターン（ｄ）は、デポジット処理に対するスパッタリング（もしくは、スパッタエッチング）処理の割合を変化させた図９の工程パターン（ｃ）において、酸化膜の成膜途中および酸化膜の成膜完了後に、実施の形態３で説明した酸素プラズマ処理を追加した場合である。
なお、図１５の工程パターン（ｄ）の成膜および酸化工程は、図示している回数に限定する趣旨では無い。また、酸化工程を導入する時期も、成膜工程内において、任意に選択することができる。
また、図１５の工程パターン（ｅ）または（ｆ）は、エッチング工程を酸化膜の成膜途中に別途施す図９の工程パターン（ｄ）において、酸化膜の成膜途中および酸化膜の成膜完了後に、実施の形態３で説明した酸素プラズマ処理を追加した場合である。工程パターン（ｅ）と工程パターン（ｆ）とでは、図１５に示すように、酸化工程、エッチング工程が施されるタイミングが相違している。たとえば、図１５の工程パターン（ｆ）では、エッチング工程後に、酸化工程が施されている。
なお、図１５の工程パターン（ｅ）、（ｆ）の成膜、酸化、エッチング工程は、図示している回数に限定する趣旨では無い。また、酸化工程、エッチング工程を導入する時期も、成膜工程内において、任意に選択することができる。
図１５に示した各工程パターンにおいて、酸素プラズマ処理を施すことにより、酸化膜の内部および酸化膜の表面内には、酸化層が形成される。ここで、当該酸化層の組成は、ストイキオメトリ（化学量論的組成が安定しているシリコン酸化膜）もしくは、当該ストイキオメトリに近い組成である。また、酸化膜には、実施の形態１で説明した構成のシリコン酸化膜領域を少なくとも一部に含まれている。
以上のように、本実施の形態に係わる製造方法では、酸化膜の表面付近だけで無く、当該酸化膜の内部もストイキオメトリ（もしくは、これに近い組成）のシリコン酸化膜が形成されている。
したがって、実施の形態３で説明したようなリーク電流の発生をより抑制することができる。また、当該酸化膜（素子分離膜）内部における絶縁性も、当該酸化膜の内部が酸化されない場合と比較して、向上する。
なお、本実施の形態に係わる製造方法では、実施の形態２において説明した効果を奏することは言うまでも無い。
また、酸化膜を溝４内に完全に形成した後、最後に、実施の形態３と同様に、酸素プラズマ処理を施した場合には、もちろん、実施の形態３において説明した効果と同様の効果をも奏する。
なお、上記各実施の形態では、素子分離膜の形成の際に、各実施の形態に係わる製造方法を適用する場合について言及した。しかし、たとえば、トランジスタのゲート電極間や上層の配線間などの層間絶縁膜のように、下地に凹部が形成されており、当該凹部に酸化膜を埋め込む場合に、各実施の形態に係わる製造方法を適用することができる。特に、凹部のアスペクト比が高い場合には、本発明の適用は、より効果的となる。
また、上記各実施の形態では、実施の形態１で説明した構成のシリコン酸化膜領域を少なくとも一部に含む、酸化膜を、溝（凹部）４内に作成する際に、ＨＤＰ−ＣＶＤ装置を用いる場合について言及した。しかし、プラズマＣＶＤ装置全般を用いて、実施の形態１で説明した構成のシリコン酸化膜領域を少なくとも一部に含む、酸化膜を、溝（凹部）４内に形成することもできる。
また、上記では、Ｏ２とＳｉＨ４を含むガス系を用いて、実施の形態１で説明した構成のシリコン酸化膜領域を少なくとも一部に含む、酸化膜を形成している。しかし、たとえば、Ｏ２とＴＥＯＳとを含むガス系を用いても、当該酸化膜を形成することができる。
また、上記では、半導体装置が各実施の形態に記載の酸化膜埋め込み構造を有する場合、および各実施の形態に記載の酸化膜埋め込み方法を工程の一部として有する、半導体装置の製造方法について、言及した。
しかし、本発明に係わる酸化膜埋め込み構造および酸化膜の埋め込み方法は、半導体装置に関する分野以外でも、たとえば、フラットパネルディスプレイまたはＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏｎ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）等の電子デバイスにおいても適用できる。
つまり、下地に形成されている凹部に、酸化膜を埋め込み埋め込み構造を有する他の装置、および当該酸化膜の埋め込み方法を工程の一部として有する他の装置の製造方法に、適用できることは言うまでも無い。
実施の形態１に係わる半導体装置の製造方法を説明するための、工程断面図である。 実施の形態１に係わる半導体装置の製造方法を説明するための、工程断面図である。 実施の形態１に係わる半導体装置の製造方法を説明するための、工程断面図である。 Ｏ２／ＳｉＨ４流量比の変化に対する、シリコン酸化膜の屈折率の変化の様子を示す実験データの図である。 実施の形態１に係わる半導体装置の製造方法を説明するための、工程断面図である。 実施の形態１に係わる半導体装置の製造方法を説明するための、工程断面図である。 Ｏ２／ＳｉＨ４流量比と、酸化膜の埋め込み可能なアスペクト比との関係を示す実験データの図である。 再付着および肩削れの様子を示す断面図である。 実施の形態２に係わる各工程パターンのフローを示す図である。 実施の形態２に係わる半導体装置の製造方法を説明するための、工程断面図である。 実施の形態２に係わる半導体装置の製造方法を説明するための、工程断面図である。 実施の形態２に係わる半導体装置の製造方法を説明するための、工程断面図である。 酸素プラズマ処理を施すことにより、シリコンに対する酸素の組成比が変化する様子を示す実験データの図である。 酸素プラズマ処理を施した場合の、効果を説明するための実験データの図である。 実施の形態４に係わる各工程パターンのフローを示す図である。 実施の形態４に係わる半導体装置の製造方法を説明するための、工程断面図である。 実施の形態４に係わる半導体装置の製造方法を説明するための、工程断面図である。 実施の形態４に係わる半導体装置の製造方法を説明するための、工程断面図である。 実施の形態４に係わる半導体装置の製造方法を説明するための、工程断面図である。
符号の説明
１ シリコン基板、２ 酸化膜、３ シリコン窒化膜、４ 溝、５ 酸化膜、６ シリコン酸化膜、７ ゲート絶縁膜、８ ゲート電極、２０ 酸化層。

Claims (28)

  1. 凹部を有する下地と、
    前記凹部に形成され、シリコンと酸素とを含む酸化膜とを、備えており、
    前記酸化膜は、
    少なくとも一部にシリコンリッチのシリコン酸化膜領域を含む、
    ことを特徴とする酸化膜埋め込み構造。
  2. 凹部を有する下地と、
    前記凹部に形成され、シリコンと酸素とを含む酸化膜とを、備えており、
    前記酸化膜は、
    少なくとも一部に屈折率が１．４６５を超えるシリコン酸化膜領域を含む、
    ことを特徴とする酸化膜埋め込み構造。
  3. 凹部を有する下地と、
    前記凹部に形成され、シリコンと酸素とを含む酸化膜とを、備えており、
    前記酸化膜は、
    少なくとも一部に、化学量論的組成から前記酸素が欠損しているシリコン酸化膜領域を含む、
    ことを特徴とする酸化膜埋め込み構造。
  4. 凹部を有する下地と、
    前記凹部に形成され、シリコンと酸素とを含む酸化膜とを、備えており、
    前記酸化膜は、
    少なくとも一部に、化学量論的組成から前記シリコンが過剰なシリコン酸化膜領域を含む、
    ことを特徴とする酸化膜埋め込み構造。
  5. 請求項１ないし請求項４のいずれかに記載の酸化膜埋め込み構造を有する、
    ことを特徴とする半導体装置。
  6. 前記凹部は、
    シリコン基板上に形成されている、
    ことを特徴とする請求項５に記載の半導体装置。
  7. シリコンリッチの前記シリコン酸化膜領域、屈折率が１．４６５を超える前記シリコン酸化膜領域、前記酸素が欠損している前記シリコン酸化膜領域、またはシリコンが過剰な前記シリコン酸化膜領域は、
    前記凹部の少なくとも底部に形成されている、
    ことを特徴とする請求項５に記載の半導体装置。
  8. 前記酸化膜は、
    素子分離膜である、
    ことを特徴とする請求項６に記載の半導体装置。
  9. 前記酸化膜は、
    層間絶縁膜である、
    ことを特徴とする請求項６に記載の半導体装置。
  10. 前記酸化膜には、
    フッ素が含まれている、
    ことを特徴とする請求項５に記載の半導体装置。
  11. 前記凹部に形成される前記酸化膜内には、
    化学量論的組成を有するシリコン酸化膜が含まれている、
    ことを特徴とする請求項５に記載の半導体装置。
  12. 化学量論的組成を有する前記シリコン酸化膜は、
    前記凹部の開口部付近に形成されている、
    ことを特徴とする請求項１１に記載の半導体装置。
  13. （Ｘ）下地に凹部を形成する工程と、
    （Ｙ）シリコンと酸素とを含む酸化膜を、前記凹部に形成する工程とを、備えており、
    前記工程（Ｙ）は、
    少なくとも一部にシリコンリッチのシリコン酸化膜領域を含む、前記酸化膜を形成する工程である、
    ことを特徴とする酸化膜埋め込み方法。
  14. （Ａ）下地に凹部を形成する工程と、
    （Ｂ）前記凹部に酸化膜を形成する工程とを、備えており、
    前記工程（Ｂ）は、
    （Ｂ−１）プラズマＣＶＤ法を用いて、Ｏ２／ＳｉＨ４の流量比が、１．５未満の条件により、前記酸化膜を形成する工程を含んでいる、
    ことを特徴とする酸化膜埋め込み方法。
  15. （ａ）下地に凹部を形成する工程と、
    （ｂ）前記凹部に酸化膜を形成する工程とを、備えており、
    前記工程（ｂ）は、
    （ｂ−１）水素ガスを用いたプラズマＣＶＤ法を用いて、Ｏ２／ＳｉＨ４の流量比が、２未満の条件により、前記酸化膜を形成する工程を含んでいる、
    ことを特徴とする酸化膜埋め込み方法。
  16. 請求項１３ないし請求項１５のいずれかに記載の酸化膜埋め込み方法により、酸化膜を下地層が有する凹部内に形成する工程を、備えている、
    ことを特徴とする半導体装置の製造方法。
  17. 前記工程（Ｂ−１）または前記工程（ｂ−１）は、少なくとも、
    前記凹部の底部から所定の深さにかけて、前記酸化膜を形成する場合に施される、
    ことを特徴とする請求項１６に記載の半導体装置の製造方法。
  18. 前記工程（Ｂ）または前記工程（ｂ）は、
    前記凹部の底部から開口部に近づくに連れて、前記流量比を増加させる、
    ことを特徴とする請求項１７に記載の半導体装置の製造方法。
  19. 前記工程（Ｂ）または前記工程（ｂ）は、
    成膜処理とスパッタリング処理とを同時行いながら、前記酸化膜を形成する工程であり、
    前記凹部の底部から開口部に近づくに連れて、前記成膜に対する前記スパッタリングの割合を減少させる、
    ことを特徴とする請求項１６に記載の半導体装置の製造方法。
  20. 前記工程（Ｂ）または前記工程（ｂ）は、
    前記凹部の開口部付近に対してエッチング処理を施す工程が、含まれている、
    ことを特徴とする請求項１６に記載の半導体装置の製造方法。
  21. （Ｔ）シリコンリッチのシリコン酸化膜領域を形成後、前記工程（Ｂ−１）後、または前記工程（ｂ−１）の後に、少なくとも酸素が含まれたガスを用いた酸素プラズマ処理により、前記酸化膜を酸化する工程を、さらに備えている、
    ことを特徴とする請求項１６に記載の半導体装置の製造方法。
  22. 前記工程（Ｔ）は、
    前記凹部の開口部付近の前記酸化膜を、前記プラズマ酸化する工程を、含んでいる、
    ことを特徴とする請求項２１に記載の半導体装置の製造方法。
  23. 前記工程（Ｘ）、前記工程（Ｂ）または前記工程（ｂ）と、前記工程（Ｔ）とは、同一装置内で実施する、
    ことを特徴とする請求項２１または請求項２２に記載の半導体装置の製造方法。
  24. 前記工程（Ｔ）は、
    酸素イオンまたは酸素ラジカルを用いた、前記酸素プラズマ処理である、
    ことを特徴とする請求項２１または請求項２２に記載の半導体装置の製造方法。
  25. 前記工程（Ｂ）または前記工程（ｂ）は、
    デポジット処理とスパッタリング処理とを同時行いながら、前記酸化膜を形成する工程であり、処理ガス中には、フッ素が含まれている、
    ことを特徴とする請求項１６に記載の半導体装置の製造方法。
  26. 前記工程（Ｂ）または前記工程（ｂ）は、
    デポジット処理とスパッタリング処理とを同時行いながら、前記酸化膜を形成する工程であり、処理ガス中には、水素またはヘリウムが含まれている、
    ことを特徴とする請求項１６に記載の半導体装置の製造方法。
  27. 前記工程（Ｂ）または前記工程（ｂ）は、
    成膜処理とスパッタリング処理とを同時行いながら、前記酸化膜を形成する工程であり、処理ガス中には、アルゴンが含まれている、
    ことを特徴とする請求項１６に記載の半導体装置の製造方法。
  28. 前記工程（Ｙ）は、
    プラズマＣＶＤ装置を用いて、シリコンリッチの前記シリコン酸化膜領域を含む前記酸化膜を、前記凹部に形成する工程である、
    ことを特徴とする請求項１３に記載の酸化膜埋め込み方法。
JP2005243825A 2005-08-25 2005-08-25 酸化膜埋め込み構造、酸化膜埋め込み方法、半導体装置および半導体装置の製造方法 Withdrawn JP2007059648A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005243825A JP2007059648A (ja) 2005-08-25 2005-08-25 酸化膜埋め込み構造、酸化膜埋め込み方法、半導体装置および半導体装置の製造方法
US11/502,402 US20070049046A1 (en) 2005-08-25 2006-08-11 Oxide film filled structure, oxide film filling method, semiconductor device and manufacturing method thereof
CNA200610121648XA CN1921084A (zh) 2005-08-25 2006-08-25 氧化物薄膜填充结构、氧化物薄膜填充方法及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005243825A JP2007059648A (ja) 2005-08-25 2005-08-25 酸化膜埋め込み構造、酸化膜埋め込み方法、半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007059648A true JP2007059648A (ja) 2007-03-08
JP2007059648A5 JP2007059648A5 (ja) 2008-09-11

Family

ID=37778751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005243825A Withdrawn JP2007059648A (ja) 2005-08-25 2005-08-25 酸化膜埋め込み構造、酸化膜埋め込み方法、半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20070049046A1 (ja)
JP (1) JP2007059648A (ja)
CN (1) CN1921084A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034467A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置の製造方法
JPWO2019207864A1 (ja) * 2018-04-27 2020-12-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693931A (zh) * 2011-03-23 2012-09-26 中国科学院微电子研究所 一种薄膜填充方法
CN104282614B (zh) * 2013-07-01 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种形成浅沟槽隔离结构的方法
CN105679706B (zh) * 2016-04-07 2018-08-24 上海华力微电子有限公司 一种平衡存储单元区填充与逻辑区栅氧完整性的工艺方法
KR102550651B1 (ko) * 2018-06-22 2023-07-05 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5968610A (en) * 1997-04-02 1999-10-19 United Microelectronics Corp. Multi-step high density plasma chemical vapor deposition process
US20010012675A1 (en) * 1998-04-20 2001-08-09 Shye-Lin Wu Shallow trench isolation process
TW434792B (en) * 1999-12-31 2001-05-16 United Microelectronics Corp Semiconductor device structure with composite silicon oxide layer and method for making the same
TW559984B (en) * 2000-10-11 2003-11-01 Macronix Int Co Ltd Method for producing shallow trench isolation
US7290407B1 (en) * 2001-12-19 2007-11-06 Jesse Chienhua Shan Triangle-shaped planar optical waveguide having reduced scattering loss
US20040005781A1 (en) * 2002-07-02 2004-01-08 Chartered Semiconductor Manufacturing Ltd. HDP SRO liner for beyond 0.18 um STI gap-fill
KR20040050971A (ko) * 2002-12-11 2004-06-18 삼성전자주식회사 반도체 소자를 제조하기 위한 갭 필 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034467A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置の製造方法
JPWO2019207864A1 (ja) * 2018-04-27 2020-12-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Also Published As

Publication number Publication date
CN1921084A (zh) 2007-02-28
US20070049046A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
US6211040B1 (en) Two-step, low argon, HDP CVD oxide deposition process
US7314826B2 (en) Semiconductor device and method of fabricating the same
US7238586B2 (en) Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
US6949447B2 (en) Method for fabricating isolation layer in semiconductor device
WO2014115600A1 (ja) 半導体装置の製造方法
TW200913132A (en) Method for forming isolation layer in semiconductor device
JP2006190947A (ja) リセスゲート及びそれを備えた半導体装置の製造方法
US20040016987A1 (en) Semiconductor device with insulator and manufacturing method therefor
JP2007059648A (ja) 酸化膜埋め込み構造、酸化膜埋め込み方法、半導体装置および半導体装置の製造方法
US6069055A (en) Fabricating method for semiconductor device
US20050009291A1 (en) Methods for filling high aspect ratio trenches in semiconductor layers
KR101867755B1 (ko) 반도체 소자 및 그 제조 방법
US20060003546A1 (en) Gap-filling for isolation
KR20060122139A (ko) 플래쉬 메모리 소자의 제조방법
JP2008047810A (ja) 半導体装置の製造方法
JP2000183150A (ja) 半導体装置の製造方法
JP4795817B2 (ja) 半導体装置の製造方法
KR100656281B1 (ko) 디이이디 방식을 이용한 반도체소자의 갭필 방법
JP2012134288A (ja) 半導体装置の製造方法
US6887767B2 (en) Method for manufacturing semiconductor device
KR20110024513A (ko) 반도체 소자 제조 방법
KR20070016368A (ko) 반도체소자의 소자분리막 형성방법
KR20060011416A (ko) 반도체소자의 트렌치 매립 방법
KR100527866B1 (ko) 층간절연막을 매립하는 방법
KR100477815B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자의 소자분리방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080728

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080728

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091126