KR100477815B1 - Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자의 소자분리방법 - Google Patents

Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자의 소자분리방법 Download PDF

Info

Publication number
KR100477815B1
KR100477815B1 KR10-2003-0043134A KR20030043134A KR100477815B1 KR 100477815 B1 KR100477815 B1 KR 100477815B1 KR 20030043134 A KR20030043134 A KR 20030043134A KR 100477815 B1 KR100477815 B1 KR 100477815B1
Authority
KR
South Korea
Prior art keywords
oxide film
hdp oxide
trench
gas
forming
Prior art date
Application number
KR10-2003-0043134A
Other languages
English (en)
Other versions
KR20050003008A (ko
Inventor
김재홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0043134A priority Critical patent/KR100477815B1/ko
Publication of KR20050003008A publication Critical patent/KR20050003008A/ko
Application granted granted Critical
Publication of KR100477815B1 publication Critical patent/KR100477815B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 미세소자의 STI 공정에서 트렌치를 매립하는데 사용된 NF3 HDP 산화막 형성공정을 개선하여, HDP 산화막 내에 존재하는 불소를 효과적으로 제거하여 막 특성을 향상시킨 발명이다. 이를 위한 본 발명은, 기판 상에 트렌치를 형성하는 단계; 상기 트렌치의 표면을 따라 과규소성 HDP 산화막을 형성하는 단계; 질소 또는 암모니아 분위기에서 제 1 RTP 공정을 수행하는 단계; 상기 트렌치를 일정깊이 매립하는 NF3 계 HDP 산화막을 전체구조 상에 형성하는 단계; 산소 또는 아산화질소 분위기에서 제 2 RTP 공정을 수행하는 단계; 및 상기 트렌치를 매립하는 HDP 산화막을 형성하는 단계를 포함하여 이루어진다.

Description

ＮＦ3 ＨＤＰ 산화막을 적용한 반도체 소자의 소자분리방법{ISOLATION METHOD OF SEMICONDUCTOR DEVICE ADOPTING NF3 HDP OXIDE LAYER}
본 발명은 80 nm급 이하의 미세 소자에 적용되는 STI 공정에서 트렌치 갭필에 사용되는 NF3 HDP 산화막 형성공정을 개선하여, HDP 산화막 내에 존재하는 불소를 효과적으로 제거한 반도체 소자의 제조방법에 관한 것이다.
반도체 소자를 제조하는 경우, 소자를 전기적으로 분리시키기 위하여 소자분리막을 형성한다. 이러한 소자분리막을 형성하는 방법으로는 통상적으로 열산화막을 이용한 국부적 산화방법(Local Oxidation of Silicon : LOCOS)과 집적도에 유리한 트렌치(trench) 구조를 이용한 얕은 트렌치 소자분리막 형성방법(Shallow Trench Isolation : STI)이 많이 적용되고 있다.
그 중에서 열산화막 등을 이용한 로코스(LOCOS) 기법은, 반도체 소자의 디자인 룰(design rule)의 감소에 따른 필드 산화막의 열화와 같은 공정의 불안정 요인과, 버즈비크(bird's beak)에 따른 활성영역의 감소와 같은 문제점을 갖고 있기 때문에 이를 해결할 수 있는 소자분리 기술에 요구되었다.
이에 따라 대두된 기술이 얕은 트렌치 소자분리 기법(Shallow Trench Isolation : 이하, STI)이다. STI 기법은 반도체 기판에 트렌치를 형성하고, 트렌치 내부를 절연막으로 매립(gap-fill)함으로써 활성영역과 필드영역을 정의하는 소자분리 기법으로, 이러한 STI 기법은 초고집적 반도체 소자 제조 공정에의 적용이 유망한 기술이다.
소자가 점점 더 미세화 되어 가는 현 추세에 따라, 활성영역(Active)간의 간격도 점점 더 좁아지고 있으며, 따라서 큰 종횡비(aspect ratio)를 갖는 트렌치를 매립하기 위해서 단차피복성(step coverage)이 우수한 고밀도 플라즈마(High Density Plasma : 이하 HDP) 막이 많이 사용되고 있다.
이러한 HDP 산화막으로는 SiH4, O2, He 가스를 소스가스로 사용하는 통상적인 HDP 산화막(이하, He 계 HDP 산화막이라고도 한다.)이 사용되어 왔는데, 이러한 통상적인 HDP 산화막 역시, 소자가 미세화되어감에 따라 갭필 특성에 한 계를 드러내고 있다.
즉, 80nm 급의 미세소자에 적용되는 STI 공정에서, 트렌치 갭필을 위해 확보되어야 할 최소 종횡비는 약 5 정도이나, He 계 HDP 산화막의 갭필 한계는 대략 4 정도인 것으로 알려져 있어, He 계 HDP 산화막은 80nm 급의 미세소자에 적용될 수 없는 단점이 있었다.
도1은 미세 소자의 STI 패턴에서, 기존의 통상적인 HDP 산화막을 사용하여 트렌치를 갭필할 때 발생한 보이드(void)를 도시한 도면이다. 도1을 참조하면, 기존의 He 계 HDP 산화막을 사용하는 경우에는, 이미 갭필 한계를 초과하여 보이드가 발생하고 있음을 알 수 있다.
이와같은 이유때문에, 80nm급 소자에서는 새로운 STI 공정 도입이 필요하게 되어, 제안된 방법이 NF3 HDP 공정이다.
NF3 HDP 공정은, 3 단계로 HDP 산화막을 증착하여 5 이상의 종횡비를 갖는 트렌치를 매립가능케 한 방법으로, 우선 NF3 HDP 공정과 종래의 He 계 HDP 공정을 간략히 비교하여 설명하면 다음과 같다.
종래의 He 계 HDP 공정은 SiH4, O2, He 가스를 소스가스로 사용하여 1 step으로 타겟 두께만큼의 HDP 산화막을 증착하는데 비해, NF3 HDP 공정에서는 소스 가스를 달리하여 총 3 단계에 걸쳐서 HDP 산화막을 증착한다.
이와같은 NF3 HDP 공정에서 특히, 제 1 단계와 제 2 단계는 NF3 HDP 공정의 성능(performance)를 결정짓는 중요한 단계이며, 공정 진행시 세심한 주의가 요구된다.
이하에서는 도2a 내지 도2c를 참조하여, NF3 HDP 산화막을 적용한 STI 공정에 대해 설명한다.
먼저, 도2a에 도시된 바와같이 반도체 기판(10) 상에 버퍼산화막(11)과 패드질화막(12)을 차례로 형성한 다음, 패드질화막(12) 상에 감광막(미도시)을 형성하고 노광공정을 진행한다.
이후에 소자분리막이 형성될 영역의 버퍼산화막(11)과 패드질화막(12)을 완전히 제거하는 패터닝 작업을 실시하여 반도체 기판(10)을 노출시킨다. 다음으로 감광막(미도시)을 제거하고 패드질화막(12)을 식각마스크로 하여 반도체 기판(10)을 일정두께 식각하여 소자분리막이 매립될 트렌치 구조를 형성한다.
이어서, 트렌치 구조를 형성하기 위한 식각공정에서 발생한 데미지(damage)를 보상하고, 트렌치 내벽에 존재하는 댕글링 본드(dangling bonds)들을 제거하기 위하여 트렌치 내벽에 일정두께의 트렌치 산화막을 형성하는데, 도2a에는 이러한 트렌치 산화막은 도시하지 않았다.
이어서, 패드질화막(12)을 포함하는 전체 구조상에 리니어(liner) 질화막(13)을 형성한다. 리니어 질화막(13)은 트렌치 모서리나 측벽에 작용하는 스트레스(stress)를 감소시키고, 후속 산화공정에서 트렌치 측벽의 산화가 더이상 진행되지 않도록 방지하는 역할을 한다.
다음으로, 리니어 질화막(13) 상에 리니어 산화막(14)을 형성하는데, 이는 후속 트렌치 갭필 공정에서 과도한 스트레스를 받은 리니어 질화막(13)이 리프팅(lifting) 될 수도 있기 때문에, 이를 방지하기 위해서 형성한다.
이어서, 제 1 단계 HDP 산화막(15) 증착이 수행된다.
제 1 단계 HDP 산화막(15)은 얇은 두께를 갖게 증착되며, 통상적인 He 계 HDP 산화막이 사용되거나 또는 통상적인 He 계 HDP 산화막의 source gas(즉, SiH4, O2, He)에 수소(H2) 가스를 첨가하여 사용할 수도 있다. 이때, H2 가스를 첨가하는 목적은 단차피복성(step coverage)을 향상시키기 위한 것이다.
다음으로 도2b에 도시된 바와같이, 제 2 단계 HDP 산화막(16) 형성공정이 수행된다.
제 2 단계 HDP 산화막(16)을 형성하기 위한 소스가스로는, 종래의 소스가스(SiH4, O2, He)에 NF3 가스가 첨가되어 사용되며, 이하에서 NF 3 가스가 첨가된 제 2 단계 HDP 산화막(16)을 NF3 계 HDP 산화막이라고 한다. 이 공정은 트렌치 갭필공정에 있어서 보이드(void)의 생성여부를 결정짓는 중요한 공정이다.
첨가된 NF3 gas는 증착과정에서 화학적 식각제(chemical echant)로서 작용하여, 불필요하게 증착되는 현상(예를 들면, 스퍼터링에 의해 트렌치 측벽에 재증착(redeposition)되는 현상 등)을 최대한 방지한다.
이때, NF3 HDP 산화막(16)은 트렌치 바닥에서의 증착속도가 트렌치 측벽에서의 증착속도보다 매우 빠르기 때문에, 트렌치 바닥에서는 HDP 산화막이 연속적으로 증착되지만 트렌치 측벽에서는 NF3 계 HDP 산화막(16)이 거의 증착되지 않는다. 이는 곧 NF3 계 HDP 산화막(16)이 좁은 트렌치 구조를 보이드 없이 일정깊이 매립할 수 있게 해준다. 이와같이 NF3 계 HDP 산화막(16)이 트렌치 바닥에 일정높이 매립되었으므로, 종횡비가 감소하였음을 알 수 있다.
다음으로 도2c에 도시된 바와같이 제 3 단계 HDP 산화막(17) 형성공정이 수행되는데, 제 3 단계 HDP 산화막으로는 종래에 사용되던 He 계 HDP 산화막(17)이 사용된다.
이와같이 3 단계 HDP 산화막 증착공정을 통해 트렌치를 매립한 이후에 화학기계연마를 적용하여 트렌치를 매립하고 있는 절연막을 평탄화시킨 후, 패드질화막(12)을 제거하면 STI 공정에 의한 소자분리막이 완성된다.
전술한 바와같은 종래기술에서는 3단계 HDP 산화막 형성공정을 적용하여 큰 종횡비를 갖는 좁은 패턴을 보이드 없이 증착할 수 있는 장점이 있으나, 상대 급부적으로 다음과 같은 단점이 있었다.
즉, NF3 계 HDP 산화막을 증착하기 위해 사용된 소스가스에는 NF3 가스가 첨가되어 사용되는데, NF3 가스에 포함된 불소(Flourine)는 게이트 산화막(gate oxide)을 열화시키는 단점이 있기 때문에, 불소의 양을 효과적으로 감소시키는 제조방법이 필요하게 되었다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, NF3 계 HDP 산화막 내에 잔존하는 불소를 효과적으로 제거한 반도체 소자의 제조방법을 제공함을 그 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명은, 기판 상에 트렌치를 형성하는 단계; 상기 트렌치의 표면을 따라 과규소성 HDP 산화막을 형성하는 단계; 질소 또는 암모니아 분위기에서 제 1 RTP 공정을 수행하는 단계; 상기 트렌치를 일정깊이 매립하는 NF3 계 HDP 산화막을 전체구조 상에 형성하는 단계; 산소 또는 아산화질소 분위기에서 제 2 RTP 공정을 수행하는 단계; 및 상기 트렌치를 매립하는 HDP 산화막을 형성하는 단계를 포함하여 이루어진다.
본 발명은 미세소자의 STI 공정에 적용되는 NF3 HDP 공정에서, 과규소 HDP 산화막과 2 단계 RTP 공정을 도입하여 HDP 산화막 내에 잔존하는 불소를 효과적으로 제거한 반도체 소자의 제조방법에 관한 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도3a 내지 도3c는 본 발명의 일실시예에 따른 STI 공정을 도시한 공정단면도로써, 이를 참조하여 본 발명의 일실시예를 설명한다.
먼저, 반도체 기판 상에 트렌치를 형성한 후, 라이너 질화막(23) 및 라이너 산화막(24)을 형성하기까지의 공정은 종래기술과 동일하며, 이를 상세히 설명하면 다음과 같다.
즉, 도3a에 도시된 바와같이 반도체 기판(20) 상에 버퍼산화막(21)과 패드질화막(22)을 차례로 형성한 다음, 패드질화막(22) 상에 감광막(미도시)을 형성하고 노광공정을 진행한다.
이후에 소자분리막이 형성될 영역의 버퍼산화막(21)과 패드질화막(22)을 완전히 제거하는 패터닝 작업을 실시하여 반도체 기판(20)을 노출시킨다. 다음으로 감광막(미도시)을 제거하고 패드질화막(22)을 식각마스크로 하여 반도체 기판(20)을 일정두께 식각하여 소자분리막이 매립될 트렌치 구조를 형성한다.
이어서, 트렌치 구조를 형성하기 위한 식각공정에서 발생한 데미지(damage)를 보상하고, 트렌치 내벽에 존재하는 댕글링 본드(dangling bonds)들을 제거하기 위하여 트렌치 내벽에 일정두께의 트렌치 산화막을 형성하는데, 도3a에는 이러한 트렌치 산화막은 도시하지 않았다.
이어서, 패드질화막(22)을 포함하는 전체 구조상에 리니어(liner) 질화막(23)을 형성한다. 리니어 질화막(23)은 트렌치 모서리나 측벽에 작용하는 스트레스(stress)를 감소시키고, 후속 산화공정에서 트렌치 측벽의 산화가 더이상 진행되지 않도록 방지하는 역할을 한다.
다음으로, 리니어 질화막(23) 상에 리니어 산화막(24)을 형성하는데, 이는 후속 트렌치 갭필 공정에서 과도한 스트레스를 받은 리니어 질화막(23)이 리프팅(lifting) 될 수도 있기 때문에, 이를 방지하기 위해서 형성한다.
다음으로, 전체구조상에 제 1 단계 HDP 산화막(25)을 증착하는 공정이 수행된다. 본 발명의 일실시예에서는 종래기술과 달리 SRO(Silicon Rich Oxide) HDP 산화막을 제 1 단계 HDP 산화막(25)으로 적용하였다.
즉, 종래기술에서는 열 산화막과 유사한 성질을 가지고 있으며, -O-Si-O- 결합이 잘 이루어지는 HDP 산화막(예를 들면, He 계 HDP 산화막)을 제 1 단계 HDP 산화막으로 사용하였으나, 본 발명의 일실시예에서는 SRO(과규소산화막 또는 아산소산화막) HDP 산화막을 제 1 단계 HDP 산화막(25)으로 적용하였다.
그 이유를 설명하면 다음과 같다. 본 발명에서는 후속공정으로 질소(N2) 또는 암모니아(NH3) 분위기에서의 제 1 급속열처리(Rapid Thermal Process : 이하, RTP)가 수행되는데, 이러한 제 1 RTP 공정에 의해 과규소성 HDP 산화막(25)의 표면에는 질화규소(silicon nitride)막이 형성된다.
상기한 질화규소막은 불소가 실리콘 기판으로 확산되는 것을 저지하거나 또는 불소의 확산속도를 감소시키는 배리어막의 역할을 수행할 수 있기 때문에, 본 발명의 일실시예에서는 제 1 HDP 산화막으로 과규소성 HDP 산화막(25)을 적용하였다.
본 발명의 일실시예에서는 규소 원자수에 비해 산소 원자수가 통상적인 양보다 작도록, 소스가스의 유량을 조절하여 이와같은 과규소성 HDP 산화막(25)을 형성하였다.
즉, 소스가스 중에서 O2/SiH4 의 플로우 비율(flow ratio)을 1.5 ∼ 1.6 으로 한정하여 주었다. 또한, 과규소성 HDP 산화막(25)의 단차피복성을 우수하게 유지하기 위하여 SiH4 가스의 유량은 40 ∼ 60 sccm으로 유지하는 것이 바람직하다. 그리고, 과규소성 HDP 산화막(25)을 증착하는데 사용된 고주파 파워(High Frequency : HF)는 700 ∼ 1000W 로 유지하였다.
이와같이 과규소성 HDP 산화막(25)을 형성한 이후에, 도3a에 도시된 바와같이 제 1 RTP 공정이 수행된다. 제 1 RTP 공정은 질소(N2) 또는 암모니아(NH3) 분위기에서 수행되며, 900 ∼ 1000℃ 의 온도에서 30 ∼ 60 초 동안 수행된다.
이러한 제 1 RTP 공정을 통해 과규소성 HDP 산화막(25)의 표면에 질화규소막이 형성됨은 전술한 바와같다. 참고로 도3a에는 제 1 RTP 공정 이후에 과규소성 HDP 산화막(25)의 표면에 형성된 질화규소막을 따로 도시하지는 않았다.
다음으로 도3b에 도시된 바와같이 NF3 계 HDP 산화막(26)을 증착하는 공정을 수행한다. NF3 계 HDP 산화막(26)을 형성하는 공정에서 사용된 소스가스로는, 종래의 소스가스(SiH4, O2, He)에 NF3 가스가 첨가되어 사용되며, 이 공정은 트렌치 갭필공정에 있어서 보이드(void)의 생성여부를 결정짓는 중요한 공정이다.
이때, 사용되는 소스 가스들의 유량은 비교적 높은 증착속도를 유지하기 위하여 다음과 같이 설정됨이 바람직하다.
즉, SiH4 가스는 60 ∼ 150 sccm, O2 가스는 120 ∼ 300 sccm, He 가스는 400 ∼ 600 sccm, NF3 가스의 유량은 60 ∼ 150 sccm을 유지하는 것이 바람직하다.
또한, 상기 NF3 계 HDP 산화막(26) 증착에 사용되는 LF(Low Frequency) 파워는 1000 ∼ 2000W 가 사용되며, HF(High Frequency) 파워로는 4000 ∼ 6000W 가 사용된다. 이러한 파워는 트렌치 바닥에서의 증착속도는 높이고 트렌치 측벽에서의 증착속도는 낮추어 트렌치 갭필능력을 향상시키기 위하여 설정된다.
소스가스로 첨가된 NF3 가스는, 증착과정에서 화학적 식각제(chemical echant)로서 작용하여, 불필요하게 증착되는 현상(예를 들면, 스퍼터링에 의해 트렌치 측벽에 재증착(redeposition)되는 현상 등)을 최대한 방지하는 역할을 한다.
또한, NF3 계 HDP 산화막(26)은 트렌치 바닥에서의 증착속도가 트렌치 측벽에서의 증착속도보다 매우 빠르기 때문에, 트렌치 바닥에서는 HDP 산화막이 연속적으로 증착되지만 트렌치 측벽에서는 NF3 계 HDP 산화막(26)이 거의 증착되지 않는다. 이는 곧 NF3 계 HDP 산화막(26)이 좁은 트렌치 구조를 보이드 없이 일정높이 매립할 수 있게 해준다.
또한, 본 발명의 일실시예에서는 증착되는 NF3 계 HDP 산화막(26)의 상면이 트렌치 구조의 상면보다 낮도록 증착한다. 즉, 트렌치 깊이의 2/3 정도까지만 NF3 계 HDP 산화막(26)으로 매립하여, 후속 화학기계연마 공정이나 클리닝 공정 등에서 NF3 계 HDP 산화막(26)이 노출되는 것을 방지한다.
전술한 NF3 계 HDP 산화막(26)은 우수한 갭필 특성을 갖지만, 소자특성을 열화시키는 불소를 포함하고 있는 단점이 있다. 즉, NF3 계 HDP 산화막(26)에 포함된 불소의 농도는, 층간절연막으로 사용되는 FSG(Fluorine-doped Silicate glass)막보다는 낮지만, 후속 공정을 거치면서 NF3 계 HDP 산화막(26)에 포함된 불소가 게이트 산화막을 열화시켜 소자특성에 악영향을 준다.
따라서 본 발명의 일실시예에서는 NF3 계 HDP 산화막(26)을 증착한 이후에 도3b에 도시된 바와같이 불소를 제거하기 위한 제 2 RTP 공정이 수행된다.
제 2 RTP 공정은 산소(O2) 또는 아산화질소(N2O) 분위기에서 수행되며, 900 ∼ 1000℃ 의 온도에서 30 ∼ 60 초 동안 수행된다.
이때, 산소 또는 아산화질소 분위기에서 수행되는 제 2 RTP는, 전술한 제 1 RTP와 같이 상당히 높은 고온에서 수행되므로, 산소 또는 아산화질소로부터 나온 산소원자는 NF3 HDP 산화막(26) 내로 충분히 확산되어 NF3 HDP 산화막(26)을 더욱 산화시킨다.
즉, NF3 HDP 산화막(26) 내에는 Si-F 결합이 존재하는데, Si-F 결합의 불소는 산소와 치환되어 out-diffusion 되고, 실리콘 원자(Si)는 산소와 결합하여 산화되므로, 이와같은 매커니즘을 통해 NF3 HDP 산화막(26)내에 존재하는 불소를 제거할 수 있다.
다음으로 도3c에 도시된 바와같이 종횡비가 낮아진 트렌치를 최종적으로 매립하는 캡핑절연막(capping layer)으로 통상적인 HDP 산화막(27)을 형성한다. 이하에서는 가장 마지막으로 형성된 HDP 산화막(27)을 He 계 HDP 산화막이라 칭하기로 한다.
He 계 HDP 산화막(27)을 형성하는 공정조건은 다음과 같다. 먼저, 소스가스로는 SiH4, O2, He 등이 사용되며 각 가스의 유량은 비교적 높은 증착속도를 유지하기 위하여 다음과 같이 설정된다. 즉, SiH4 가스는 60 ∼ 150 sccm, O2 가스는 120 ∼ 300 sccm, He 가스는 400 ∼ 600 sccm을 유지하는 것이 바람직하다.
또한, He 계 HDP 산화막(27) 증착에 사용되는 LF(Low Frequency) 파워는 1000 ∼ 2000W 가 사용되며, HF(High Frequency) 파워로는 4000 ∼ 6000W 가 사용된다.
마지막 단계로 증착되는 He 계 HDP 산화막(27)은 종래기술에서 널리 사용되어왔던 막이므로, 후속으로 진행되는 화학기계연마 공정이나 세정공정에서 별다른 튜닝(tuning)이 필요없는 장점이 있다.
전술한 바와같은 본 발명을 반도체소자에 적용하면 미세한 트렌치를 보이드 없이 매립할 수 있을 뿐만 아니라, 불소로 인해 소자의 특성이 저하되는 것도 방지할 수 있다.
이하에서는 도4a 내지 도5b에 대해 설명한다.
도4a는 과규소성 HDP 산화막의 조성 및 결합을 도시한 도면으로, 산소가 결핍된(dangling bond 를 갖는) 규소결합이 소량 존재하고 있음을 알 수 있다.
도4b는 본 발명의 일 실시예에 따른 제 1 RTP 공정이 진행된 이후에, 도4a에 도시된 과규소성 HDP 산화막의 표면에 형성된 질화규소막의 조성 및 결합을 도시한 도면이다.
제 1 RTP는 질소 또는 암모니아 분위기에서 상당히 높은 고온에서 수행되므로, 질소분자와 암모니아로부터 공급된 질소원자는 댕글링 본드를 갖고 있는 실리콘 원자들과 결합하고, 다시 인근의 실리콘 원자들과 연쇄 결합하면서 불소의 확산속도를 저하시키는 역할을 한다.
또한, 표면이하(bilk)에 있는 실리콘과 산소원자들은 RTP 어닐공정을 수행하는 동안 높은 열 에너지로 인하 바로 이웃한 원소들과 재결합한다.
도5a는 본 발명의 일실시예에 따른 제 2 RTP 공정이 진행되기 전의 NF3 HDP 산화막의 조성 및 결합을 도시한 도면으로, -Si-O- 결합이 절대 다수개 존재하지만, 일부 -Si-F- 결합도 존재하고 있으며, 후속 열공정이 진행되는 동안 이 -Si-F- 결합에서 불소 원소가 해리되면서 게이트 산화막을 열화시키는 요소로 작용한다.
도5b는 본 발명의 일실시예에 따른 제 2 RTP 공정이 진행된 후에, NF3 HDP 산화막의 조성 및 결합을 도시한 도면으로, 제 2 RTP 공정을 통해 Si-F 결합의 불소는 산소와 치환되어 out-diffusion 되고, 실리콘 원자(Si)는 산소와 결합하여 산화되어 있음을 알 수 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
본 발명을 적용하면, 불소에 의해 소자특성이 저하되는 일 없이 NF3 HDP 산화막을 적용할 수 있으므로 미세소자의 STI 공정의 공정마진을 확보할 수 있을 뿐만 아니라, 이미 보유한 HDP 산화막 증착장비의 개선만으로도 적용 가능한 기술이므로 신규투자비를 절감할 수 있는 효과가 있다.
도1은 종래기술에 따른 일반적인 HDP 산화막을 이용한 STI 갭필 공정에서 보이드가 발생한 모습을 도시한 도면,
도2a 내지 도2c는 종래의 HDP 산화막의 단점을 보완하기 위해 NF3 HDP 산화막을 적용한 트렌치 소자분리막 형성공정을 도시한 공정단면도,
도3a 내지 도3c는 본 발명의 일실시예에 따른 트렌치 소자분리막 형성공정을 도시한 공정단면도,
도4a는 과규소성 HDP 산화막의 조성을 도시한 도면,
도4b는 본 발명의 일 실시예에 따른 제 1 RTP를 거친 후에 형성된 질화규소막의 조성을 도시한 도면,
도5a는 불소를 포함하고 있는 NF3 HDP 산화막의 조성을 도시한 도면,
도5b는 본 발명의 일 실시예에 따른 제 2 RTP를 거친 후에 불소가 제거된 NF3 HDP 산화막의 조성을 도시한 도면.
*도면의 주요부분에 대한 부호의 설명*
20 : 기판
21 : 버퍼 산화막
22 : 패드질화막
23 : 리니어 질화막
24 : 리니어 산화막
25 : 과규소성 HDP 산화막
26 : NF3 계 HDP 산화막
27 : He 계 HDP 산화막

Claims (8)

  1. 기판 상에 트렌치를 형성하는 단계;
    상기 트렌치의 표면을 따라 과규소성 HDP 산화막을 형성하는 단계;
    질소 또는 암모니아 분위기에서 제 1 RTP 공정을 수행하는 단계;
    상기 트렌치를 일정깊이 매립하는 NF3 계 HDP 산화막을 전체구조 상에 형성하는 단계;
    산소 또는 아산화질소 분위기에서 제 2 RTP 공정을 수행하는 단계; 및
    상기 트렌치를 매립하는 HDP 산화막을 형성하는 단계
    를 포함하는 반도체 소자의 소자분리방법.
  2. 제 1 항에 있어서,
    상기 제 1 RTP 공정을 수행하는 단계는,
    900 ∼ 1000℃ 의 온도에서 30 ∼ 60 초 동안 수행되는 것을 특징으로 하는 반도체 소자의 소자분리방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 RTP 공정을 수행하는 단계는,
    900 ∼ 1000℃ 의 온도에서 30 ∼ 60 초 동안 수행되는 것을 특징으로 하는 반도체 소자의 소자분리방법.
  4. 제 1 항에 있어서,
    상기 과규소성 HDP 산화막을 형성하는 단계는,
    O2/SiH4 의 플로우 비율을 1.5 ∼ 1.6 하는 것을 특징으로 하는 반도체 소자의 소자분리방법.
  5. 제 4 항에 있어서,
    상기 과규소성 HDP 산화막을 형성하는 단계에서,
    상기 SiH4 가스의 유량은 40 ∼ 60 sccm으로 유지하며, 700 ∼ 1000W의 고주파 파워를 사용하는 것을 특징으로 하는 반도체 소자의 소자분리방법.
  6. 제 1 항에 있어서,
    상기 NF3 계 HDP 산화막을 형성하는 단계는,
    소스가스로 SiH4, O2, He, NF3 가스를 사용하여 형성되며, SiH4 가스는 60 ∼ 150 sccm, O2 가스는 120 ∼ 300 sccm, He 가스는 400 ∼ 600 sccm, NF3 가스는 60 ∼ 150 sccm 의 유량을 갖는 것을 특징으로 하는 반도체 소자의 소자분리방법.
  7. 제 6 항에 있어서,
    상기 NF3 계 HDP 산화막 증착에 사용되는 파워로,
    LF 파워는 4000 ∼ 6000W , HF 파워는 900 ∼ 1000W 를 사용하는 것을 특징으로 하는 반도체 소자의 소자분리방법.
  8. 제 1 항에 있어서,
    상기 트렌치를 매립하는 HDP 산화막을 형성하는 단계는,
    소스가스로 SiH4, O2, He 가스를 사용하여 형성되며, SiH4 가스는 40 ∼ 50 sccm, O2 가스는 50 ∼ 60 sccm, He 가스는 400 ∼ 600 sccm의 유량을 갖는 것을 특징으로 하는 반도체 소자의 소자분리방법.
KR10-2003-0043134A 2003-06-30 2003-06-30 Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자의 소자분리방법 KR100477815B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0043134A KR100477815B1 (ko) 2003-06-30 2003-06-30 Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자의 소자분리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0043134A KR100477815B1 (ko) 2003-06-30 2003-06-30 Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자의 소자분리방법

Publications (2)

Publication Number Publication Date
KR20050003008A KR20050003008A (ko) 2005-01-10
KR100477815B1 true KR100477815B1 (ko) 2005-03-21

Family

ID=37218255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0043134A KR100477815B1 (ko) 2003-06-30 2003-06-30 Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자의 소자분리방법

Country Status (1)

Country Link
KR (1) KR100477815B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689826B1 (ko) * 2005-03-29 2007-03-08 삼성전자주식회사 불소 함유된 화학적 식각 가스를 사용하는 고밀도 플라즈마화학기상증착 방법들 및 이를 채택하여 반도체 소자를제조하는 방법들

Also Published As

Publication number Publication date
KR20050003008A (ko) 2005-01-10

Similar Documents

Publication Publication Date Title
KR101426483B1 (ko) 반도체 장치의 제조 방법
US7033945B2 (en) Gap filling with a composite layer
US6949447B2 (en) Method for fabricating isolation layer in semiconductor device
US8012846B2 (en) Isolation structures and methods of fabricating isolation structures
KR20050017585A (ko) 고밀도 플라즈마 증착법을 이용한 갭필 방법
KR100477810B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법
US6448149B1 (en) Method for making shallow trench isolation in semiconductor fabrication
KR100418475B1 (ko) 반도체소자의 샐로우 트렌치 아이솔레이션 방법
KR20050067445A (ko) 반도체소자의 트렌치 소자분리 방법
KR100477815B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자의 소자분리방법
US20050020063A1 (en) Method for forming flowable dielectric layer in semiconductor device
US20060003546A1 (en) Gap-filling for isolation
KR100538811B1 (ko) 반도체 소자의 제조방법
KR101077014B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100524805B1 (ko) 반도체 소자의 트렌치 갭필 방법
KR100656281B1 (ko) 디이이디 방식을 이용한 반도체소자의 갭필 방법
KR100500942B1 (ko) 반사방지막을 이용한 반도체 소자의 트렌치 소자분리막형성방법
JP2000012674A (ja) 半導体装置の製造方法および素子分離方法
KR100538809B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 이용한 소자분리막 형성방법
KR101081854B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100571486B1 (ko) 반도체 소자의 제조 방법
KR100600055B1 (ko) 리프팅을 방지한 반도체소자의 소자분리 방법
KR100517351B1 (ko) 반도체 소자의 소자 분리막 형성 방법
TW432589B (en) Shallow trench isolation processing for reducing junction current leakage
KR19990004577A (ko) 반도체소자의 소자분리절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee