KR100524805B1 - 반도체 소자의 트렌치 갭필 방법 - Google Patents

반도체 소자의 트렌치 갭필 방법 Download PDF

Info

Publication number
KR100524805B1
KR100524805B1 KR10-2003-0043098A KR20030043098A KR100524805B1 KR 100524805 B1 KR100524805 B1 KR 100524805B1 KR 20030043098 A KR20030043098 A KR 20030043098A KR 100524805 B1 KR100524805 B1 KR 100524805B1
Authority
KR
South Korea
Prior art keywords
trench
oxide film
density plasma
based high
helium
Prior art date
Application number
KR10-2003-0043098A
Other languages
English (en)
Other versions
KR20050002052A (ko
Inventor
김재홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0043098A priority Critical patent/KR100524805B1/ko
Publication of KR20050002052A publication Critical patent/KR20050002052A/ko
Application granted granted Critical
Publication of KR100524805B1 publication Critical patent/KR100524805B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 고집적 반도체 소자 제조시 종횡비가 5:1 이상인 트렌치를 보이드없이 갭필할 수 있는 반도체 소자의 트렌치 갭필 방법을 제공하기 위한 것으로, 본 발명은 반도체 기판에 트렌치를 형성하는 단계, 상기 트렌치의 바닥 및 측벽에서 동일한 증착속도를 갖도록 하여 제1헬륨계_고밀도플라즈마산화막을 형성하는 단계, 상기 제1헬륨계_고밀도플라즈마산화막 상에 상기 트렌치의 바닥을 채우도록 삼불화질소계_고밀도플라즈마산화막을 형성하는 단계, 상기 삼불화질소계_고밀도플라즈마산화막 중에 잔류하는 불소를 제거하기 위한 열처리 단계, 및 상기 열처리된 삼불화질소계_고밀도플라즈마산화막 상에 상기 트렌치를 완전히 갭필하도록 제2헬륨계_고밀도플라즈마산화막을 형성하는 단계를 포함한다.

Description

반도체 소자의 트렌치 갭필 방법{METHOD FOR GAPFILLING TRENCH IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 트렌치 갭필 방법에 관한 것이다.
반도체 소자가 고집적화되면서 디자인 룰(design rule)이 점점 작아지고 있다. STI(Shallow Trench Isolation) 형성 및 게이트전극 상에 층간절연막을 증착하는 경우에 있어서 점점 작아지는 CD(Critical Demension)로 인해 구조물의 종횡비(aspect ratio)가 점점 커지고 있다. 이러한 높은 종횡비를 갖는 구조물을 채우기 위한 다양한 갭필(gap-fill) 방법들과 물질들이 제안되고 있다. 특히, 디자인 룰이 0.1㎛ 이하로 작아지면서 갭필 방법의 중요성이 더욱 증대되고 있다.
일반적으로 갭필에 사용되는 물질은 BPSG(Boron Phosphorus Silicate Glass), O3-TEOS USG(Tetra Ethyl Ortho Silicate Undoped Silicate Glass), 고밀도플라즈마산화막(HDP oxide) 등이 있다. 그러나, BPSG막은 800℃ 이상의 고온 리플로우(reflow) 공정이 필요하며 습식 식각시 식각량이 많아서 작은 콘택홀을 갭필하기에는 부적합하다. 그리고, O3-TEOS USG막은 BPSG막 보다 적은 열부담(thermal budget)을 가지지만 갭필 특성이 불량하여 고집적 반도체 소자에는 적용할 수 없다.
이러한 문제점을 해결하기 위해 도입된 것이 적은 열부담과 우수한 갭필 특성을 갖는 고밀도플라즈마산화막(HDP oxide)이다.
도 1은 종래 기술에 따른 갭필방법의 문제점을 보여주는 단면도이다.
도 1을 참조하면, 실리콘기판(11) 상에 패드산화막(12)과 패드질화막(13)을 차례로 형성한 후, 패드질화막(13) 상에 소자분리영역을 정의하는 감광막패턴(도시 생략)을 형성한다. 이어서, 감광막패턴을 식각마스크로 패드질화막(13)과 패드산화막(12)을 식각하여 소자분리영역이 형성될 실리콘기판(11) 표면을 노출시킨 후, 감광막패턴을 제거한다.
다음에, 패드질화막(13)을 식각마스크로 실리콘기판(11)을 소정 깊이로 식각하여 트렌치(14)를 형성한 후, 트렌치(14) 식각시 발생된 손상을 제거하기 위해 희생산화 및 희생산화막 제거 공정을 진행한다. 다음에, 트렌치(14)의 측벽산화를 진행하여 측벽산화막(15)을 형성한다.
다음으로, 측벽산화막(15) 상에 실리콘기판의 스트레스를 완화시키기 위해 라이너막(16), 즉 라이너질화막과 라이너산화막을 차례로 형성한 후, 라이너막(16) 상에 트렌치(14)를 갭필하도록 헬륨계 고밀도플라즈마산화막(He base HDP Oxide, 17)을 형성한다.
전술한 바와 같이, 종래 기술에서는 트렌치(14)를 갭필하기 위한 갭필막으로헬륨계 고밀도플라즈마산화막(17)을 이용하는데, 헬륨계 고밀도플라즈마산화막(17)은 헬륨(He)을 베이스로 하여 고밀도플라즈마방식으로 증착한 산화막을 일컫는다. 예를 들어, 증착 소스가스로 SiH4, O2, H2 및 He을 혼합한 혼합가스를 이용한다.
그러나, 헬륨계 고밀도플라즈마산화막(17)을 이용하여 트렌치(14)를 갭필하는데는 한계가 있다. 즉, 라이너막(16) 공정이 완료된 트렌치(14)의 종횡비는 약 5:1이 되는데, 헬륨계 고밀도플라즈마산화막(17)의 갭필한계는 종횡비 4:1 정도이므로 트렌치(14)의 종횡비가 5:1 이상인 점을 고려하면 헬륨계 고밀도플라즈마산화막(17)으로는 종횡비가 5:1 이상인 트렌치를 충분히 갭필할 수 없다.
따라서, 트렌치(14)를 충분히 갭필하지 못하면 갭필 불량으로 인해 보이드(Void)가 발생되고, 이 보이드는 후속 공정 중에 단락(short)의 요인으로 작용할 수 있기 때문에 보이드는 제거되어야 한다.
이와 같은 갭필 불량은 트렌치 구조의 소자분리막외에도 0.1㎛ 이하급의 고집적 반도체 제조 공정시 종횡비가 5:1 이상인 갭(예를 들어, 워드라인 사이, 비트라인 사이 및 금속배선 사이)을 갭필할때에도 발생한다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 고집적 반도체 소자 제조시 종횡비가 5:1 이상인 트렌치를 보이드없이 갭필할 수 있는 반도체 소자의 트렌치 갭필 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 트렌치 갭필 방법은 반도체 기판에 트렌치를 형성하는 단계, 상기 트렌치의 바닥 및 측벽에서 동일한 증착속도를 갖도록 하여 제1헬륨계_고밀도플라즈마산화막을 형성하는 단계, 상기 제1헬륨계_고밀도플라즈마산화막 상에 상기 트렌치의 바닥을 채우도록 삼불화질소계_고밀도플라즈마산화막을 형성하는 단계, 상기 삼불화질소계_고밀도플라즈마산화막 중에 잔류하는 불소를 제거하기 위한 열처리 단계, 및 상기 열처리된 삼불화질소계_고밀도플라즈마산화막 상에 상기 트렌치를 완전히 갭필하도록 제2헬륨계_고밀도플라즈마산화막을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 삼불화질소계_고밀도플라즈마산화막을 형성하는 단계는, 실레인, 산소, 삼불화질소 및 수소의 혼합가스의 플라즈마를 이용하는 것을 특징으로 하며, 상기 삼불화질소계_고밀도플라즈마산화막중에 잔류하는 불소를 제거하기 위한 열처리 단계는 확산로에서 900℃∼1050℃의 온도로 30분∼60분동안 진행하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
일반적으로 고밀도플라즈마방식의 산화막을 이용하여 트렌치를 갭필하는 방법은, 증착성분, 스퍼터링성분이 혼합된 혼합가스를 이용하여 갭필한다. 그러나, 스퍼터링 성분에 의해 발생된 분자들이 다시 트렌치 측면에 재증착되어 보이드를 생성하게 된다.
따라서 본 발명에서는 이러한 스퍼터링 성분 대신, 재증착성이 없는 화학적 식각성분을 도입하여 트렌치의 갭필 특성을 향상시킨다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 트렌치 갭필 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 실리콘기판(21) 상에 패드산화막(22)과 패드질화막(23)을 차례로 형성한 후, 패드질화막(23) 상에 소자분리영역을 정의하는 감광막패턴(도시 생략)을 형성한다. 이어서, 감광막패턴을 식각마스크로 패드질화막(23)과 패드산화막(22)을 식각하여 실리콘기판(21) 표면을 노출시킨다. 다음에, 감광막패턴을 제거한 후, 패드질화막(23)을 식각마스크로 실리콘기판(21)을 소정 깊이로 식각하여 트렌치(24)를 형성한다.
다음에, 트렌치(24) 식각시 발생된 손상을 제거하기 위해 희생산화 및 희생산화막 제거 공정을 진행하고, 이어서 측벽산화를 실시하여 트렌치(24)의 바닥 및 측벽에 측벽산화막(25)을 형성한다.
다음으로, 트렌치(24)를 포함한 전면에 라이너막(26)을 형성한다. 이때, 라이너막(26)은 실리콘기판(21)이 받는 스트레스를 완화시켜주기 위한 것으로, 라이너질화막과 라이너산화막을 차례로 형성한 것이다.
위와 같은 라이너막(26)까지 증착된 후 트렌치(24)의 종횡비는 5:1 이상이 되고, 이러한 높은 종횡비를 갖는 트렌치(24)를 갭필하기 위해 고밀도플라즈마방식의 산화막을 증착하여 트렌치(24)를 갭필한다. 예를 들어, 라이너막(26)이 형성된 실리콘기판(21)을 고밀도플라즈마 챔버로 이송시킨 후, 트렌치(24)를 갭필하는 산화막을 증착한다. 잘 알려진 바와 같이, 고밀도플라즈마방식의 증착 공정은 스퍼터(sputter) 식각과 실레인 산화막 증착이 동시에 수행된다. 즉, 트렌치(24)의 하부를 채우면서 상부에 먼저 증착되는 산화막을 계속해서 식각한다. 따라서, 스퍼터 식각을 발생시키는 비활성 가스로 아르곤(Ar) 또는 헬륨(He)을 이용하며, 실레인 산화막 증착 가스로 실레인(SiH4)과 산소(O2) 가스를 이용한다.
먼저, 제1헬륨계_고밀도플라즈마산화막(27)을 증착한다. 이때, 증착가스는 실레인(SiH4), 산소(O2), 헬륨(He), 수소(H2)를 혼합하여 사용하고, 증착가스의 유량은 비교적 낮은 증착속도를 유지하여 단차피복성이 우수하도록 실레인(SiH4)의 유량은 40sccm∼50sccm 범위, 산소(O2)의 유량은 50sccm∼60sccm 범위, 헬륨(He)의 유량은 400sccm∼600sccm 범위, 수소(H2)의 유량은 50sccm∼150sccm 범위로 유지한다. 여기서, 수소(H2)는 단차피복성(step coverage)을 개선하기 위해 도입된 가스이다.
그리고, 플라즈마를 발생시키기 위한 인가전력은 저주파(400kHz)일 때 3000W∼3500W이고, 고주파(13.56MHz)일 때 500W∼600W이다.
위에서 살펴 본 것처럼, 제1헬륨계_고밀도플라즈마산화막(27) 증착시 실레인과 산소의 유량이 상대적으로 매우 작은데, 증착가스의 유량이 작으면 증착량에 대한 스퍼터 식각량이 증가하여 증착속도가 낮아져 트렌치(24)의 바닥 및 측벽에서 동일한 증착량을 유지할 수 있다. 아울러, 실레인(SiH4)에 대한 산소(O2)의 비율이 1:1.2 정도로 낮은데, 이는 산소의 비율을 줄여 식각된 물질이 재증착(redepositon)되는 양을 줄일 수 있어 단차피복성을 향상시킨다.
다음으로, 도 2b에 도시된 바와 같이, 동일한 고밀도플라즈마 챔버내에서 트렌치(24)를 부분 매립하도록 제1헬륨계_고밀도플라즈마산화막(27) 상에 삼불화질소계(NF3)_고밀도플라즈마산화막(28)을 10nm∼150nm 두께로 증착한다. 여기서, 삼불화질소계_고밀도플라즈마산화막(28)은 트렌치의 바닥에 형성되는 매립부(28a)와 라이너막(26) 상부에 형성되는 돌출부(28b)를 갖고 형성된다.
증착조건을 살펴보면, 증착가스는 실레인(SiH4), 산소(O2), 삼불화질소(NF3), 수소(H2)를 혼합하여 사용하고, 증착가스의 유량은 실레인(SiH4)의 유량은 50sccm∼70sccm 범위, 산소(O2)의 유량은 100sccm∼150sccm 범위, 삼불화질소(NF3)의 유량은 10sccm∼100sccm 범위, 수소(H2)의 유량은 20sccm∼80sccm 범위로 유지한다. 그리고, 플라즈마를 발생시키기 위한 인가전력은 저주파(400kHz)일 때 4000W∼6000W이고, 고주파(13.56MHz)일 때 900W∼1000W이다.
전술한 바에 따르면, 삼불화질소계_고밀도플라즈마산화막(28)과 제1헬륨계_고밀도플라즈마산화막(27) 증착시 증착조건이 서로 다름을 알 수 있다.
증착가스의 유량을 비교해보면, 삼불화질소계 고밀도플라즈마산화막(28) 증착 공정에서는 제1헬륨계_고밀도플라즈마산화막(27) 증착 공정에 비해 실레인(SiH4)과 산소(O2)의 유량이 증가하고, 헬륨(He)과 수소(H2)의 유량은 감소한다.
그리고, 인가전력을 비교해보면, 삼불화질소계 고밀도플라즈마산화막(28) 증착 공정에서는 제1헬륨계_고밀도플라즈마산화막(27) 증착 공정에 비해 인가전력이 저주파 및 고주파일때 모두 증가함을 알 수 있다.
위에서 비교한 바에 따르면, 삼불화질소계_고밀도플라즈마산화막(28) 증착 공정에서는 실질적으로 증착에 기여하는 실레인(SiH4)과 산소(O2)의 유량을 증가시키고, 인가전력을 증가시키므로써 트렌치(24) 바닥에서의 증착속도를 최대한 높이고 트렌치(24) 측벽에서의 증착속도를 최대한 낮춘 조건을 설정한다. 따라서, 삼불화질소계_고밀도플라즈마산화막(28)이 매립부(28a)와 돌출부(28b)의 형태를 갖고 증착되는 것이다.
한편, 삼불화질소계_고밀도플라즈마산화막(28)은 증착가스중에 삼불화질소 (NF3)가 포함되어 있으므로, 증착후 막내에 다량의 불소(F)가 잔류할 수 있다. 이러한 다량의 잔류 불소는 후속 공정에서 반도체 구조물, 예를 들어 게이트산화막을 열화시키는 원인으로 작용하므로 잔류 불소(F)의 농도를 최소화시켜야 한다.
따라서, 도 2c에 도시된 바와 같이, 본 발명은 잔류 불소(F)의 농도를 최소화시키기 위해 후속 어닐링을 진행한다.
후속 어닐링 공정은, 확산로(Diffusion furnace)에서 900℃∼1050℃의 온도로 30분∼60분동안 어닐링한다. 이때, 어닐링 온도가 증가할수록 불소(F)의 농도가 감소한다.
도 3은 어닐링 온도에 따른 불소농도를 도시한 도면이다. 도 3에서 가로좌표는 스퍼터시간(sputter time)이고, 세로좌표는 어닐링온도에 따른 불소의 농도값이며, 불소농도는 삼불화질소계_고밀도플라즈마산화막을 스퍼터링시켜 탈리되는 불소를 검출한 것이다.
도 3을 참조하면, 어닐링 공정이 생략된 경우(p1)에 불소농도가 가장 크고, 어닐링 온도가 750℃인 경우(p2)에 비해 어닐링 온도가 900℃인 경우(p3)가 불소농도가 작다.
결국, 도 3에 따르면, 어닐링 온도가 증가할수록 불소농도가 감소함을 알 수 있다.
전술한 바와 같은 일련의 삼불화질소계_고밀도플라즈마산화막(28)의 증착 공정시 트렌치(24)의 바닥에서의 증착속도가 트렌치(24)의 측벽에서의 증착속도보다 높기 때문에 좁은 트렌치(24)를 충분히 갭필할 수 있다.
도 2d에 도시된 바와 같이, 트렌치(24)를 충분히 갭필하도록 삼불화질소계_고밀도플라즈마산화막(28) 상에 제2헬륨계_고밀도플라즈마산화막(29)을 증착한다. 이때, 증착가스는 실레인(SiH4), 산소(O2), 헬륨(He)을 혼합하여 사용하고, 증착가스의 유량은 비교적 높은 증착속도를 유지하도록 실레인(SiH4)의 유량은 150sccm∼250sccm 범위, 산소(O2)의 유량은 300sccm∼400sccm 범위, 헬륨(He)의 유량은 400sccm∼600sccm 범위로 유지한다. 여기서, 수소를 혼합하지 않는 이유는, 후속 공정을 진행하는데 있어 고밀도플라즈마산화막의 물성이 바뀌면 필연적으로 각각의 공정 조건을 바꿔야 하므로, 고밀도플라즈마산화막의 물성을 그대로 유지시키기 위한 것이다.
그리고, 플라즈마를 발생시키기 위한 인가전력은 비교적 높은 증착속도를 유지하도록 저주파(400kHz)일 때 2000W∼3000W이고, 고주파(13.56MHz)일 때 2000W∼3000W이다.
전술한 바에 따르면, 제2헬륨계_고밀도플라즈마산화막(29)의 증착이 트렌치(24)의 바닥을 어느 정도 채운 상태에서 진행되므로 보이드없이 트렌치(24)를 충분히 매립할 수 있다.
도 2e에 도시된 바와 같이, 후속 공정으로 공지된 기술을 이용하여 패드질화막(23) 표면이 드러날때까지 화학적기계적연마(Chemical Mechanical Polishing)을 진행한 후, 패드질화막(23)과 패드산화막(22)을 제거하여 트렌치 구조의 소자분리막(30)을 완성한다. 여기서, 소자분리막(30)은 트렌치(24) 표면에 형성된 측벽산화막(25), 측벽산화막(25) 상에 형성된 라이너막(26), 라이너막(26) 상에 형성된 제1헬륨계_고밀도플라즈마산화막(27), 제1헬륨계_고밀도플라즈마산화막(27) 상에 형성되어 트렌치(24)를 일부 갭필하는 삼불화질소계_고밀도플라즈마산화막의 매립부(28a), 삼불화질소계_고밀도플라즈마산화막의 매립부(28a) 상에 형성되어 트렌치를 완전히 갭필하는 제2헬륨계_고밀도플라즈마산화막(29)으로 구성된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 종횡비가 5:1 이상인 갭을 보이드없이 갭필할 수 있으므로 0.1㎛급 이하의 고집적 반도체 소자 제조시 높은 종횡비를 갖는 갭을 충분히 갭필할 수 있는 효과가 있다.
또한, 소자분리막내 잔류하는 불소의 농도를 최소화시키므로써 반도체 소자의 특성을 향상시킬 수 있는 효과가 있다.
도 1은 종래 기술에 따른 갭필방법의 문제점을 보여주는 도면,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 트렌치 갭필 방법을 도시한 공정 단면도,
도 3은 어닐링 온도에 따른 불소농도를 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 패드산화막
23 : 패드질화막 24 : 트렌치
25 : 측벽산화막 26 : 라이너막
27 : 제1헬륨계_고밀도플라즈마산화막
28 : 삼불화질소계_고밀도플라즈마산화막
29 : 제2헬륨계_고밀도플라즈마산화막

Claims (8)

  1. 반도체 기판에 트렌치를 형성하는 단계;
    상기 트렌치의 바닥 및 측벽에서 동일한 증착속도를 갖도록 하여 제1헬륨계 _고밀도플라즈마산화막을 형성하는 단계;
    상기 제1헬륨계_고밀도플라즈마산화막 상에 상기 트렌치의 바닥을 채우도록 삼불화질소계_고밀도플라즈마산화막을 형성하는 단계;
    상기 삼불화질소계_고밀도플라즈마산화막 중에 잔류하는 불소를 제거하기 위한 열처리 단계; 및
    상기 열처리된 삼불화질소계_고밀도플라즈마산화막 상에 상기 트렌치를 완전히 갭필하도록 제2헬륨계_고밀도플라즈마산화막을 형성하는 단계
    를 포함하는 반도체 소자의 트렌치 갭필 방법.
  2. 제1항에 있어서,
    상기 제1헬륨계_고밀도플라즈마산화막을 형성하는 단계는,
    실레인, 산소, 헬륨 및 수소의 혼합가스의 플라즈마를 이용하는 것을 특징으로 하는 반도체 소자의 트렌치 갭필 방법.
  3. 제2항에 있어서,
    상기 실레인의 유량은 40sccm∼50sccm 범위, 상기 산소의 유량은 50sccm∼60sccm 범위, 상기 헬륨의 유량은 400sccm∼600sccm 범위, 상기 수소의 유량은 50sccm∼150sccm 범위로 유지하고, 상기 플라즈마를 발생시키기 위한 인가전력은 저주파(400kHz)일 때 3000W∼3500W이고, 고주파(13.56MHz)일 때 500W∼600W로 인가하는 것을 특징으로 하는 반도체 소자의 트렌치 갭필 방법.
  4. 제1항에 있어서,
    상기 삼불화질소계_고밀도플라즈마산화막을 형성하는 단계는,
    실레인, 산소, 삼불화질소 및 수소의 혼합가스의 플라즈마를 이용하는 것을 특징으로 하는 반도체 소자의 트렌치 갭필 방법.
  5. 제4항에 있어서,
    상기 실레인, 산소, 삼불화질소 및 수소의 유량은 각각 50sccm∼70sccm, 100sccm∼150sccm, 10sccm∼100sccm, 20sccm∼80sccm 범위로 유지하고, 상기 플라즈마를 발생시키기 위한 인가전력은 저주파(400kHz)일 때 4000W∼6000W이고, 고주파(13.56MHz)일 때 900W∼1000W로 인가하는 것을 특징으로 하는 반도체 소자의 트렌치 갭필 방법.
  6. 제1항에 있어서,
    상기 제2헬륨계_고밀도플라즈마산화막을 형성하는 단계는,
    실레인, 산소 및 헬륨의 혼합가스의 플라즈마를 이용하는 것을 특징으로 하는 반도체 소자의 트렌치 갭필 방법.
  7. 제6항에 있어서,
    상기 실레인, 산소 및 헬륨의 유량은 각각 150sccm∼250sccm, 300sccm∼400sccm, 400sccm∼600sccm 범위로 유지하고, 상기 프라즈마를 발생시키기 위한 인가전력은 저주파(400kHz)일 때 2000W∼3000W이고, 고주파(13.56MHz)일 때 2000W∼3000W로 인가하는 것을 특징으로 하는 반도체 소자의 트렌치 갭필 방법.
  8. 제1항에 있어서,
    상기 삼불화질소계_고밀도플라즈마산화막중에 잔류하는 불소를 제거하기 위한 열처리 단계는,
    확산로에서 900℃∼1050℃의 온도로 30분∼60분동안 진행하는 것을 특징으로 하는 반도체 소자의 트렌치 갭필 방법.
KR10-2003-0043098A 2003-06-30 2003-06-30 반도체 소자의 트렌치 갭필 방법 KR100524805B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0043098A KR100524805B1 (ko) 2003-06-30 2003-06-30 반도체 소자의 트렌치 갭필 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0043098A KR100524805B1 (ko) 2003-06-30 2003-06-30 반도체 소자의 트렌치 갭필 방법

Publications (2)

Publication Number Publication Date
KR20050002052A KR20050002052A (ko) 2005-01-07
KR100524805B1 true KR100524805B1 (ko) 2005-11-01

Family

ID=37217612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0043098A KR100524805B1 (ko) 2003-06-30 2003-06-30 반도체 소자의 트렌치 갭필 방법

Country Status (1)

Country Link
KR (1) KR100524805B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689826B1 (ko) 2005-03-29 2007-03-08 삼성전자주식회사 불소 함유된 화학적 식각 가스를 사용하는 고밀도 플라즈마화학기상증착 방법들 및 이를 채택하여 반도체 소자를제조하는 방법들
KR100678481B1 (ko) * 2005-10-14 2007-02-02 삼성전자주식회사 반도체소자의 트렌치 소자분리 방법
KR101311363B1 (ko) * 2007-02-09 2013-09-25 주식회사 원익아이피에스 반도체 소자간 갭-필 방법
CN113327886A (zh) * 2021-05-28 2021-08-31 上海华力微电子有限公司 避免层间介质填充过程中形成缝隙的方法

Also Published As

Publication number Publication date
KR20050002052A (ko) 2005-01-07

Similar Documents

Publication Publication Date Title
KR100536604B1 (ko) 고밀도 플라즈마 증착법을 이용한 갭필 방법
KR100655845B1 (ko) 트렌치절연방법
US7033945B2 (en) Gap filling with a composite layer
US6211040B1 (en) Two-step, low argon, HDP CVD oxide deposition process
KR100689826B1 (ko) 불소 함유된 화학적 식각 가스를 사용하는 고밀도 플라즈마화학기상증착 방법들 및 이를 채택하여 반도체 소자를제조하는 방법들
KR100899393B1 (ko) 반도체 소자의 소자분리막 형성방법
US20020052119A1 (en) In-situ flowing bpsg gap fill process using hdp
US6372672B1 (en) Method of forming a silicon nitride layer in a semiconductor device
US6872633B2 (en) Deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to ≦0.10 microns
JP2007258266A (ja) 半導体装置の製造方法
US20050136686A1 (en) Gap-fill method using high density plasma chemical vapor deposition process and method of manufacturing integrated circuit device
KR100477810B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법
US6143625A (en) Protective liner for isolation trench side walls and method
KR100524805B1 (ko) 반도체 소자의 트렌치 갭필 방법
JP3601988B2 (ja) 絶縁膜の形成方法
KR100599437B1 (ko) 반도체소자의 소자분리 방법
KR100656281B1 (ko) 디이이디 방식을 이용한 반도체소자의 갭필 방법
KR20010106956A (ko) 반도체 장치의 트렌치내 버블 결함을 방지하는 방법
KR20060075928A (ko) 반도체소자의 갭필 방법
KR20060011416A (ko) 반도체소자의 트렌치 매립 방법
KR100780686B1 (ko) 반도체소자의 제조방법
US6887767B2 (en) Method for manufacturing semiconductor device
KR100877257B1 (ko) 반도체 소자의 트렌치 매립방법
KR100713896B1 (ko) 절연막 형성방법
KR101039865B1 (ko) 반도체소자의 갭필 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee