CN104810277B - 一种晶圆表面平坦化工艺 - Google Patents

一种晶圆表面平坦化工艺 Download PDF

Info

Publication number
CN104810277B
CN104810277B CN201410037579.9A CN201410037579A CN104810277B CN 104810277 B CN104810277 B CN 104810277B CN 201410037579 A CN201410037579 A CN 201410037579A CN 104810277 B CN104810277 B CN 104810277B
Authority
CN
China
Prior art keywords
layer
spin
teos
photoresist
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410037579.9A
Other languages
English (en)
Other versions
CN104810277A (zh
Inventor
由云鹏
潘光燃
王焜
石金成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201410037579.9A priority Critical patent/CN104810277B/zh
Publication of CN104810277A publication Critical patent/CN104810277A/zh
Application granted granted Critical
Publication of CN104810277B publication Critical patent/CN104810277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种晶圆表面平坦化工艺，包括以下步骤：在有台阶的晶圆表面形成第一正硅酸乙酯层；在所述第一正硅酸乙酯层上形成旋涂玻璃层，所述旋涂玻璃层在非台阶处的厚度大于在台阶处的厚度；对形成旋涂玻璃层后的晶圆依次进行烘烤和离子注入；在离子注入后的所述旋涂玻璃层上形成第二正硅酸乙酯层；在所述第二正硅酸乙酯层上形成光刻胶层；对所述光刻胶层和所述第二正硅酸乙酯层进行回刻；去除回刻残留的光刻胶，并对晶圆进行清洗。该工艺采用光刻胶层替代第二旋涂玻璃层，并采用光刻胶回刻技术，不但简化了工艺流程，极大程度的节约成本，而且大大降低了钨火山现象的发生，利于封装打线。

Description

一种晶圆表面平坦化工艺
技术领域
本发明涉及一种晶圆表面平坦化工艺，属于半导体制造技术领域。
背景技术
在集成电路制造过程中，在经过多步加工工艺之后，硅片表面已经很不平整，特别是在金属化引线孔边缘处会形成很高的台阶。通常，台阶的存在会影响沉积生长薄膜的覆盖效果。沉积薄膜的厚度将沿着孔壁离表面的距离增加而减薄，在底角处，薄膜有可能沉积不到，这就可能使金属化引线发生断路，从而引起整个集成电路失效。加之随着互连层数的增加和工艺特征的缩小，对硅片表面平整度的要求也越来越高。尤其随着数字技术已经进入亚微米阶段，平坦化互连工艺已经变得非常流行。在上世纪90年代CMP被广泛应用之前，旋涂玻璃（SOG：spin on glass）由于其具有良好的填充性被用来进行间隙填充和金属间介质层平坦化，以减小或者消除台阶的影响，改善台阶覆盖的效果。然而旋涂玻璃本身的高额成本与其本身具有极易吸潮的特性，又成为它的“不足”之处。
图1为一晶圆未经平坦化前的结构示意图，其结构组成为衬底1、场氧化层2、多晶硅层3、SiO2层4以及金属5，在CMOS工艺中由于场氧化层2和多晶硅层3的位置与其两侧结构位置在金属5刻蚀以后存在相当大的台阶。图2为另一晶圆未经平坦化前的结构示意图，其结构组成为衬底1、场氧化层2、多晶硅层3、SiO2层4、金属5以及介质层6，在金属5多层隔离介质层6材料沉积以后，金属5位置上的介质层6会形成突起，金属5间隙间的介质层6会下凹，导致晶圆表面整体均匀性变差。因此，高低台阶处层次平坦化的均匀性好坏程度将对后续金属工艺带来重要影响，即平坦化效果差会使金属存在相当大的金属残留风险，进而会导致器件可靠性问题的出现。
为了提高晶圆表面介质层均匀性，常规的平坦化工艺如图3所示，在有台阶的晶圆表面采用等离子体辅助化学气相沉积法（PECVD）沉积第一正硅酸乙酯层，其中，TEOS是正硅酸乙酯层的简称；然后在第一正硅酸乙酯层上旋涂第一旋涂玻璃层，其中，SOG是旋涂玻璃的简称；高温烘烤第一旋涂玻璃层，再通过离子注入工艺对第一旋涂玻璃层进行固化处理；接着旋涂第二旋涂玻璃层，高温烘烤第二旋涂玻璃层，再通过离子注入工艺对第二旋涂玻璃层进行固化处理，最后再在第二旋涂玻璃层上沉积第二正硅酸乙酯层。在现有技术的工艺中，借助旋涂玻璃良好的回流性能来弥补不同台阶位置的不均匀性，同时考虑旋涂玻璃极易吸潮性，通过高能离子注入来对其实现固化。
但是，上述常规的提高晶圆表面介质层均匀性的工艺中包括二次旋涂玻璃工艺，该旋涂玻璃工艺包括旋涂、高温烘烤以及高能离子注入的步骤，二次重复旋涂玻璃工艺的作业方式不利于成本的节约，与此同时，利用高能离子注入法对旋涂玻璃层的固化处理并不能完全穿过旋涂玻璃层的膜层厚度，未固化的旋涂玻璃仍具有吸潮性，易造成通孔形貌异常，如在CMOS工艺中，此种异常会造成钨火山现象，不利于封装打线。
发明内容
本发明提供一种晶圆表面平坦化工艺，该工艺采用光刻胶层替代第二旋涂玻璃层，并采用光刻胶回刻技术，不但简化了工艺流程，极大程度的节约成本，而且大大降低了钨火山现象的发生，利于封装打线。
本发明提供一种晶圆表面平坦化工艺，包括以下步骤：
在有台阶的晶圆表面形成第一正硅酸乙酯层；
在所述第一正硅酸乙酯层上形成旋涂玻璃层，所述旋涂玻璃层在非台阶处的厚度大于在台阶处的厚度；
对形成旋涂玻璃层后的晶圆依次进行烘烤和离子注入；
在离子注入后的所述旋涂玻璃层上形成第二正硅酸乙酯层；
在所述第二正硅酸乙酯层上形成光刻胶层；
对所述光刻胶层和所述第二正硅酸乙酯层进行回刻；
去除回刻残留的光刻胶，并对晶圆进行清洗。
进一步地，所述第一正硅酸乙酯层和所述第二正硅酸乙酯层均采用等离子体辅助化学气相沉积法形成，其中，等离子体辅助化学气相沉积法简称PECVD法。
进一步地，所述第一正硅酸乙酯层的厚度为所述第二正硅酸乙酯层的厚度为
进一步地，在所述第一正硅酸乙酯层上通过旋涂的方式形成所述旋涂玻璃层，所述旋涂玻璃层的厚度为
进一步地，对所述旋涂玻璃层进行高温烘烤，其烘烤的温度为200-400℃，烘烤的时间为30-90min。高温烘烤的目的是为了解决旋涂玻璃吸潮的问题，在该温度范围内，可以使旋涂玻璃中有机物质的O-H键发生断裂，有效阻碍了O-H和H原子结合成水分子，从而解决了旋涂玻璃吸潮的问题。
进一步地，所述对形成旋涂玻璃层后的晶圆依次进行离子注入，具体为：采用氩气或砷对形成旋涂玻璃层后的晶圆进行离子注入。
进一步地，所述离子注入的能量为70-200KEV。
进一步地，在第二正硅酸乙酯层上通过旋涂的方式形成所述光刻胶层，所述光刻胶层的厚度为
进一步地，对所述光刻胶层和所述第二正硅酸乙酯层进行回刻，其具体为：对所述光刻胶层进行完全刻蚀，并对所述第二正硅酸乙酯层进行部分刻蚀，其刻蚀后剩余的所述第二正硅酸乙酯层厚度为
进一步地，所述去除回刻残留的光刻胶，具体为：采用等离子体法去除回刻残留的光刻胶。
本发明提供一种晶圆表面平坦化工艺，该平坦化工艺采用光刻胶层替代第二旋涂玻璃层，并采用光刻胶回刻技术改善了晶圆表面平整度，获得了较好的晶圆表面平坦化效果，不仅如此，该工艺还简化了工艺流程，极大程度的节约成本，大大降低了钨火山现象的发生，利于封装打线。
附图说明
图1为一晶圆未经平坦化前的结构示意图。
图2为另一晶圆未经平坦化前的结构示意图。
图3为现有技术的晶圆表面平坦化工艺流程图。
图4为本发明的晶圆表面平坦化工艺流程图。
图5-图9为本发明的晶圆表面平坦化形成的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图和实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种晶圆表面平坦化工艺，工艺流程参见图4，具体包括以下步骤：
步骤1、在有台阶的晶圆表面形成第一正硅酸乙酯层6；
如图5所示，在有台阶的晶圆表面以等离子体辅助化学气相沉积法（PECVD）沉积第一正硅酸乙酯层6，其中，所述第一正硅酸乙酯层6的厚度为
在本实施例中，所指的有台阶的晶圆的结构组成为衬底1、场氧化层2、多晶硅层3、介质层4以及金属5。
步骤2、在所述第一正硅酸乙酯层6上形成旋涂玻璃层7，所述旋涂玻璃层7在非台阶处的厚度大于在台阶处的厚度；
如图6所示，在所述第一正硅酸乙酯层6上旋涂所述旋涂玻璃层7，所述旋涂玻璃层7的厚度为其中，旋涂玻璃层7的厚度视台阶的高度而定，一般应保证所述旋涂玻璃层7在非台阶处的厚度大于在台阶处的厚度。
本实施例中指的“台阶”指的是金属5，相对于介质层4的凸起部分，“非台阶”指的是在金属5之间的凹陷部分。
步骤3-步骤4、对形成旋涂玻璃层后的晶圆依次进行烘烤和离子注入；
对所述旋涂玻璃层7进行高温烘烤，其烘烤的温度为200-400℃，烘烤的时间为30-90min。高温烘烤的目的是为了解决旋涂玻璃吸潮的问题，在该温度范围内，可以使旋涂玻璃中的有机物质的O-H键发生断裂，有效阻碍了O-H和H原子结合成水分子，从而有效的解决了旋涂玻璃吸潮的问题。
利用高能离子注入工艺对旋涂玻璃层7进行固化处理，一般采用氩气或砷对形成旋涂玻璃层7后的晶圆进行离子注入，其中，离子注入的能量为70-200KEV。
步骤5、在离子注入后的所述旋涂玻璃层7上形成第二正硅酸乙酯层8；
如图7所示，在在离子注入后的所述旋涂玻璃层7上以等离子体辅助化学气相沉积法（PECVD）沉积第二正硅酸乙酯层8，其中，所述第二正硅酸乙酯层8的厚度为
步骤6、在所述第二正硅酸乙酯层8上形成光刻胶层9；
如图8所示，在第二正硅酸乙酯层8上通过旋涂的方式形成所述光刻胶层9（简称：PR层），所述光刻胶层9的厚度为
步骤7、对所述光刻胶层9和所述第二正硅酸乙酯层8进行回刻；
如图9所示，对所述光刻胶层9和所述第二正硅酸乙酯层8进行回刻，其具体为：对所述光刻胶层9刻蚀完全，并对所述第二正硅酸乙酯层8进行部分刻蚀，其刻蚀后剩余的所述第二正硅酸乙酯层8厚度为通过回刻的方式减少旋涂光刻胶之后的晶圆表面的台阶差，以获取满足要求的晶圆表面平整度。
步骤8、去除回刻残留的光刻胶，具体为：采用等离子体法去除回刻残留的光刻胶。
步骤9、对晶圆进行清洗。所用的清洗液为常用的有机溶剂，如乙醇、丙酮或者它们的混合液，其主要清洗的是在步骤8中，采用等离子体法去除残留光刻胶过程中的等离子体物质。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种晶圆表面平坦化工艺，其特征在于，包括以下步骤：
在有台阶的晶圆表面形成第一正硅酸乙酯层；
在所述第一正硅酸乙酯层上形成旋涂玻璃层，所述旋涂玻璃层在非台阶处的厚度大于在台阶处的厚度；所述旋涂玻璃层的厚度为
对形成旋涂玻璃层后的晶圆依次进行烘烤和离子注入；
在离子注入后的所述旋涂玻璃层上形成第二正硅酸乙酯层；
在所述第二正硅酸乙酯层上形成光刻胶层；所述光刻胶层的厚度为
对所述光刻胶层和所述第二正硅酸乙酯层进行回刻；
去除回刻残留的光刻胶，并对晶圆进行清洗。
2.根据权利要求1所述的晶圆表面平坦化工艺，其特征在于，所述第一正硅酸乙酯层和所述第二正硅酸乙酯层均采用等离子体辅助化学气相沉积法形成。
3.根据权利要求1或2所述的晶圆表面平坦化工艺，其特征在于，所述第一正硅酸乙酯层的厚度为所述第二正硅酸乙酯层的厚度为
4.根据权利要求1所述的晶圆表面平坦化工艺，其特征在于，所述烘烤的温度为200-400℃，烘烤的时间为30-90min。
5.根据权利要求1所述的晶圆表面平坦化工艺，其特征在于，所述对形成旋涂玻璃层后的晶圆依次进行离子注入，具体为：采用氩气或砷对形成旋涂玻璃层后的晶圆进行离子注入。
6.根据权利要求1或5所述的晶圆表面平坦化工艺，其特征在于，所述离子注入的能量为70-200KEV。
7.根据权利要求1所述的晶圆表面平坦化工艺，其特征在于，对所述光刻胶层和所述第二正硅酸乙酯层进行回刻，其具体为：
对所述光刻胶层进行完全刻蚀，并对所述第二正硅酸乙酯层进行部分刻蚀，其刻蚀后剩余的所述第二正硅酸乙酯层厚度为
8.根据权利要求1所述的晶圆表面平坦化工艺，其特征在于，所述去除回刻残留的光刻胶，具体为：采用等离子体法去除回刻残留的光刻胶。
CN201410037579.9A 2014-01-26 2014-01-26 一种晶圆表面平坦化工艺 Active CN104810277B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410037579.9A CN104810277B (zh) 2014-01-26 2014-01-26 一种晶圆表面平坦化工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410037579.9A CN104810277B (zh) 2014-01-26 2014-01-26 一种晶圆表面平坦化工艺

Publications (2)

Publication Number Publication Date
CN104810277A CN104810277A (zh) 2015-07-29
CN104810277B true CN104810277B (zh) 2017-10-31

Family

ID=53695008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410037579.9A Active CN104810277B (zh) 2014-01-26 2014-01-26 一种晶圆表面平坦化工艺

Country Status (1)

Country Link
CN (1) CN104810277B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997548B1 (en) * 2017-05-11 2018-06-12 Himax Technologies Limited Method of fabricating semiconductor display apparatus
CN110673445B (zh) * 2019-09-24 2022-05-17 浙江集迈科微电子有限公司 一种超厚胶膜的平坦化处理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0594298A1 (en) * 1992-09-22 1994-04-27 AT&T Corp. Integrated circuit doped dielectric, preventing contamination by mobile ions
US6184123B1 (en) * 1999-08-02 2001-02-06 Taiwan Semiconductor Manufacturing Company Method to prevent delamination of spin-on-glass and plasma nitride layers using ion implantation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3072040D1 (en) * 1979-07-23 1987-11-05 Fujitsu Ltd Method of manufacturing a semiconductor device wherein first and second layers are formed
US5429990A (en) * 1994-04-08 1995-07-04 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation
US5503882A (en) * 1994-04-18 1996-04-02 Advanced Micro Devices, Inc. Method for planarizing an integrated circuit topography
KR0159388B1 (ko) * 1995-09-30 1999-02-01 배순훈 평탄화 방법
JPH09260384A (ja) * 1995-10-03 1997-10-03 Texas Instr Inc <Ti> 平坦な誘電体層の形成方法および多層配線パターン
KR100383498B1 (ko) * 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
JPH10163317A (ja) * 1996-11-28 1998-06-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3248492B2 (ja) * 1998-08-14 2002-01-21 日本電気株式会社 半導体装置及びその製造方法
CN102054756A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 铜互连结构及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0594298A1 (en) * 1992-09-22 1994-04-27 AT&T Corp. Integrated circuit doped dielectric, preventing contamination by mobile ions
US6184123B1 (en) * 1999-08-02 2001-02-06 Taiwan Semiconductor Manufacturing Company Method to prevent delamination of spin-on-glass and plasma nitride layers using ion implantation

Also Published As

Publication number Publication date
CN104810277A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
US8916472B2 (en) Interconnect formation using a sidewall mask layer
CN103337475B (zh) 双结构接触孔同步刻蚀工艺
US20040213921A1 (en) Solution for FSG induced metal corrosion &amp; metal peeling defects with extra bias liner and smooth RF bias ramp up
US9105697B2 (en) Trench formation using rounded hard mask
KR20100014714A (ko) 비휘발성 메모리를 위한 제1 층간 유전체 스택
US20090140418A1 (en) Method for integrating porous low-k dielectric layers
CN102693931A (zh) 一种薄膜填充方法
TW202011459A (zh) Vnand拉伸厚teos氧化物
US9978634B2 (en) Method for fabricating shallow trench isolation and semiconductor structure using the same
US20190198337A1 (en) Semiconductor device and semiconductor device manufacturing method
CN104658964A (zh) 通孔的形成方法
JP2002539640A (ja) 半導体ウェーハ上のギャップの充填方法
CN102637590A (zh) 一种双应力薄膜的制备方法
US8703612B2 (en) Process for forming contact plugs
WO2007149720A2 (en) Semiconductive device having resist poison aluminum oxide barrier and method of manufacture
US9385086B2 (en) Bi-layer hard mask for robust metallization profile
CN104810277B (zh) 一种晶圆表面平坦化工艺
CN103066014A (zh) 一种铜/空气隙的制备方法
CN103050433A (zh) 半导体的接触孔结构及其制作方法
CN101752296A (zh) 一种改善金属层间介电层平坦度的方法
CN104810275B (zh) 一种晶圆表面平坦化工艺
CN104851835A (zh) 金属互连结构及其形成方法
US8354341B2 (en) Method for forming an interconnect structure
US7273824B2 (en) Semiconductor structure and fabrication therefor
KR100874429B1 (ko) 반도체소자 제조시의 갭 매립방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220721

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.