CN102412192A - 一种用于金属互连侧壁修补的工艺方法 - Google Patents
一种用于金属互连侧壁修补的工艺方法 Download PDFInfo
- Publication number
- CN102412192A CN102412192A CN2011101336073A CN201110133607A CN102412192A CN 102412192 A CN102412192 A CN 102412192A CN 2011101336073 A CN2011101336073 A CN 2011101336073A CN 201110133607 A CN201110133607 A CN 201110133607A CN 102412192 A CN102412192 A CN 102412192A
- Authority
- CN
- China
- Prior art keywords
- confining bed
- dielectric layer
- insulation confining
- metal
- insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开一种用于金属互连侧壁修补的工艺方法,先在包含有大量半导体器件的晶圆上淀积一层介质层,其特征在于,包括如下步骤:在所述介质层中刻蚀多个接触有源区或栅极的通孔;淀积一层绝缘封闭层在所述介质层表面,所述绝缘封闭层同时覆盖所述多个通孔的底部及侧壁;化学机械平坦化所述绝缘封闭层;刻蚀掉位于所述多个通孔底部的绝缘封闭层。本发明可以有效地封闭互连结构(如接触孔)侧壁上的孔洞,而杜绝孔洞造成后续金属栓的桥接短路。除此之外,致密完整的绝缘封闭层还可以修复侧壁的刻蚀损伤,进一步隔离外界的各种湿气化学成分对金属的腐蚀作用,阻止接触孔内金属的扩散,从而提高金属栓的性能和可靠性。
Description
技术领域
本发明涉及后段金属互连的制造工艺,尤其涉及一种用于金属互连侧壁修补的工艺方法。
背景技术
随着集成电路尺寸的缩小,芯片的特征尺寸越来越小,沟槽结构越来越深,高宽比越来越大,因此各薄膜工艺的填隙能力越来越受到挑战。而填隙能力的不足很容易在金属互连结构的侧壁上留下孔洞缺陷,造成后续的金属互连结构短路。而随着多孔超低介电常数介质材料在后段的广泛应用,多孔薄膜也容易在侧壁形成较长的孔洞。此外,刻蚀过程对侧壁的损伤也会影响到金属互连的可靠性。
以金属前介质层(Pre-metal dielectric,简称PMD)的填充为例,随着器件的密度越来越高,器件的间距越来越小,则在PMD填充时越容易出现孔洞,参考图1示出了根据现有技术的,一种介质层中有孔洞的器件的剖视图,孔洞101在介质层102中,而这些孔洞就可能会造成后续工艺的钨栓桥接而短路。
目前的做法是尽力提高PMD工序的填充能力,利用HARP(高高宽比工艺,亚大气压化学气相沉积)和多次“填充-刻蚀-填充”来实现消除孔洞的目的。然而收效不佳,而且费用高,产率低。
还有一种方法就是修改版图设计,保留更多的间距,但这会降低器件密度,不利于获得高性能芯片。
其他的可能途径是降低侧墙厚度,但器件本身对侧墙的尺寸就有要求,过薄会引起器件的性能下降甚至失效,也不具有可操作性。
美国专利US7855137B2中公开利用金属及其化合物作为阻挡层,可以有效地阻止金属扩散,提高金属互连的良率和寿命。然而由于侧壁的阻挡层是金属材料具有导电能力,因此不能对侧壁的空洞或缺陷进行有效的修复。这种情况下用金属阻挡层的互连依然后面临失效的危险。
发明内容
本发明是为了解决目前工艺中由于线宽不断变小薄膜生长工艺填隙能力不足,薄膜本身缺陷或刻蚀损伤等原因造成介质层中存在孔洞。后续的互连工艺会由于较长孔洞的存在而桥接短路,使芯片失效的问题。
针对现有技术的缺陷,本发明公开一种用于金属互连侧壁修补的工艺方法,先在包含有大量半导体器件的晶圆上淀积一层介质层,其中,包括如下步骤:
在所述介质层中刻蚀多个接触有源区或栅极的通孔;
淀积一层绝缘封闭层在所述介质层表面,所述绝缘封闭层同时覆盖所述多个通孔的底部及侧壁;
化学机械平坦化所述绝缘封闭层;
刻蚀掉位于所述多个通孔底部的绝缘封闭层。
上述的工艺方法,其中,所述刻蚀掉位于所述多个通孔底部的绝缘封闭层的步骤采用自对准的空白刻蚀(black etch)工艺。
上述的工艺方法,其中,所述介质层中有线性空洞或裂纹,所述通孔竖直穿过所述线性空洞或裂纹,所述通孔侧壁上形成孔洞或裂纹,所述绝缘封闭层淀积后封堵所述通孔侧壁上的线性空洞或裂纹。
上述的工艺方法,其中,完成上述步骤后,向所述通孔中填充金属,形成接触孔。
上述的工艺方法,其中,所述绝缘封闭层通过原子层沉积、炉管生长、或亚大气压化学气相沉积中任一种具有高填隙能力的工艺形成。
上述的工艺方法,其中,所述绝缘封闭层的材料至少包括如下任一种材料:氧化硅、氮化硅、氮氧化硅或掺碳氮氧化硅。
上述的工艺方法,其中,所述绝缘封闭层的厚度取值为1~15纳米。
根据本发明的另一个方面,还公开一种用于金属互连侧壁修补的工艺方法,其中,包括如下步骤:
在一衬底上沉积一介质层;
在所述介质层中刻蚀多个沟槽;
淀积一层绝缘封闭层在所述介质层表面,所述绝缘封闭层同时覆盖所述多个沟槽;
化学机械平坦化所述绝缘封闭层;
刻蚀掉位于所述多个沟槽底部的绝缘封闭层;
向所述沟槽中淀积一层阻挡层,使所述阻挡层覆盖所述沟槽底部和沟槽侧壁;
向所述沟槽中填充金属;
化学机械平坦化所述金属和所述阻挡层。
上述的工艺方法,其中,所述绝缘封闭层通过原子层沉积、炉管生长、或亚大气压化学气相沉积中任一种具有高填隙能力的工艺形成。
上述的工艺方法,其中,所述绝缘封闭层的材料至少包括如下任一种材料:氧化硅、氮化硅、氮氧化硅或掺碳氮氧化硅。
上述的工艺方法,其中,所述绝缘封闭层的厚度取值为1~15纳米。
本发明通过加入绝缘封闭层,可以有效地封闭互连结构(如接触孔)侧壁上的孔洞,而杜绝孔洞造成后续金属栓的桥接短路。除此之外,致密完整的绝缘封闭层还可以修复侧壁的刻蚀损伤,进一步隔离外界的各种湿气化学成分对金属的腐蚀作用,阻止接触孔内金属的扩散,从而提高金属栓的性能和可靠性。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图,重点在于示出本发明的主旨。在附图中,为清楚明了,放大了部分部件。
图1示出了根据现有技术的,一种介质层中有孔洞的器件的剖视图;
图2示出了根据现有技术的,目前业界所采用的金属前介质层填充的加工工艺过程示意图;
图3a示出了根据本发明的,一种用于金属互连侧壁修补的工艺方法修补接触孔的流程图;
图3b示出了根据本发明的,一种用于金属互连侧壁修补的工艺方法修补沟槽的流程图;以及
图4a至图4e示出了根据本发明的,一种用于金属互连侧壁修补的工艺方法应用在具有绝缘封闭层的接触孔制造工艺。
具体实施方式
以下结合附图及具体实施方式对本发明进行进一步详细说明。此处所描述的具体实施方式仅用于解释本发明,并不用于限定本发明的保护范围。
图2为现有技术,目前业界所采用的金属前介质层填充的加工工艺过程示意图,图3为本发明,一种用于金属互连侧壁修补的工艺方法的流程图。
参考图2和图3说明本发明的工艺过程在现有技术中的应用,具体地,先执行现有技术的第一个步骤S110:形成介质层(如形成PMD层),在半导体加工中,先在硅基底上淀积一层介质层。然后执行第二个步骤S111:刻蚀所述介质层形成接触孔。其中,所述接触孔是互连结构的一种,在这一步骤中,也可以是刻蚀所述介质层形成沟槽,这样的变化并不影响本发明的实施。
这时,参考图1所示的一种介质层中有孔洞的器件的剖视图,由于器件103的分布密度比较高,因此器件103之间间距小,介质层102中就会容易出现孔洞101。
本发明的金属互连侧壁修补的工艺方法,用于修补半导体互连结构侧壁的介质层中的孔洞,所述互连结构下方为半导体的栅极或有源区,具体地,就是在上述步骤S111之后,执行如图3所示的步骤S210:在所述介质层中刻蚀多个接触有源区或栅极的通孔;而不是按照现有技术继续执行如图2所示的步骤S112:钨栓填充。
在执行本发明的步骤S210时,所述线形孔洞贯通两相邻通孔,因此,需要对这种情况进行修补。接着执行步骤S211,淀积一层绝缘封闭层在所述介质层表面,所述绝缘封闭层同时覆盖所述多个通孔的底部及侧壁。
在这一个步骤中,绝缘封闭层能够完全覆盖住位于介质层中的孔洞,但是,同时也覆盖住了所述互连结构的底部和所述介质层上表面,而互连结构,例如接触孔,必须保持贯通才能起作用,
因此,继续执行步骤S212:化学机械平坦化所述绝缘封闭层,实际研磨过程中,部分厚度的所述介质层也可能被研磨掉。以及步骤S213,刻蚀掉位于所述多个通孔底部的绝缘封闭层。
在一个具体实施例中,所述刻蚀掉位于所述多个通孔底部的绝缘封闭层的步骤采用自对准的空白刻蚀(blank etch)工艺。
当进行修补的互连结构是沟槽时,完成步骤S213后,先向所述通孔中淀积一层阻挡层,再填充金属,形成为沟槽。
当进行修补的互连结构是接触孔时,参考图1,所述介质层102中有若干晶体管103,所述通孔的位置位于所述晶体管103的有源区上方,使所述通孔接触所述晶体管有源区。完成上步骤S213后,向所述通孔中填充金属,形成接触孔。
这样,绝缘层就隔离所述金属和所述孔洞。
本领域技术人员理解,所述绝缘封闭层必须保证其致密性,因此,需要采用高填隙能力的工艺来制造,在一个优选例中,采用具有优异沉积均匀性和一致性的原子层沉积技术,在一个变化例中,也可以采用炉管生长技术形成所述绝缘封闭层,在又一个变化例中,还可以用亚大气压化学气相沉积来淀积所述绝缘封闭层。
进一步地,为了保证所述绝缘封闭层的绝缘性,其材料可以采用如下材料:氧化硅、氮化硅、氮氧化硅或掺碳氮氧化硅中的任一种。
所述绝缘封闭层的厚度取值为1~15纳米,具体地厚度值可以根据实际需要采用不同的值,在此不予赘述。
在完成了本发明的步骤S213后,采用与现有技术中的步骤:化学机械平坦化,来磨平所述金属。
由于现有技术中缺少本发明所公开的步骤,无法解决孔洞101与金属接触而发生的短路现象,采用本发明的方法制得的互连结构可以有效进行电学互连的同时,避免短路发生,同时还能修复在刻蚀工艺过程中对互连结构侧壁造成的损伤。
以下结合图3b图4a至图4e示出了根据本发明的,一种用于金属互连侧壁修补的工艺方法应用在具有绝缘封闭层的沟槽制造工艺,来说明本发明的实现过程:
先执行步骤S310:在一衬底上沉积一介质层,在55纳米技术节点中,由于器件密度过大,介质薄膜填隙能力不足造成PMD(金属前介质层)中存在孔洞。
再执行步骤S311:在所述介质层中刻蚀多个沟槽,在所述介质层中刻蚀多个沟槽,本发明从PMD生长完毕,芯片经过光刻,刻蚀,去胶等工艺已经在PMD层上形成了尚未填充的通孔,这个通孔就是图4a中所要修补的沟槽,在一个具体实施例中,所述通孔的直径为70~100纳米;
接着执行步骤S312:淀积一层绝缘封闭层在所述介质层表面,所述绝缘封闭层同时覆盖所述多个沟槽,为了封闭通孔侧壁上可能会造成短路的空洞,采用原子层沉积的方法在整个形貌表面生长一层致密均匀的绝缘封闭层,该绝缘封闭层厚度的选择取决于能否有效地封闭所存在的孔洞以及不对后续接触孔中金属填充带来困难为准,本领域技术人员可以结合现有技术综合考虑绝缘封闭层的封闭性能、孔的尺寸以及PMD中能可能存在的空洞的尺寸的实际状况进行选择,在此不予赘述。
图4a中,孔洞401位于介质层402中,孔洞401的两端连接两个互连结构(图中未标示),通过本发明的方法,绝缘封闭层403覆盖所述介质层和所述互连结构,孔洞401两端被绝缘封闭层403所封闭。
然后执行步骤S313:化学机械平坦化所述绝缘封闭层,进一步地,在图4b示出的剖视图中,原本覆盖在介质层上表面的绝缘封闭层部分4032(参考图4a)被刻蚀去除。
接上步执行步骤S314:刻蚀掉位于所述多个沟槽底部的绝缘封闭层,由于孔洞都是存在于侧壁上,而高填隙能力的薄膜生长技术生长的薄膜厚度都是非常均匀的。因此采用自对准的空白刻蚀,就能达到去除底部不需要的绝缘薄膜,而不会对侧壁的封闭层造成太大影响。图4c中,原本覆盖住互连结构底部的绝缘封闭层部分4031(参考图4a)被刻蚀去除。
再依次执行步骤S315:向所述沟槽中淀积一层阻挡层,使所述阻挡层覆盖所述沟槽底部和沟槽侧壁;执行步骤S316:向所述沟槽中填充金属;和执行步骤S317:化学机械平坦化所述金属和所述阻挡层。参考图4d和图4e,形成一层阻挡层501,再填充金属502,化学机械抛光后就得到了图4e所示的剖视图。
在实施上述步骤时,所述绝缘封闭层的材料至少采用如下任一种材料:氧化硅、氮化硅、氮氧化硅或掺碳氮氧化硅,来保证绝缘特性。
且所述绝缘封闭层的厚度取值为1~15纳米,既满足隔绝的作用,又不会太厚影响工艺布局。
本发明可以广泛应用于所有金属互连侧壁中可能存在产生短路效果的空洞缺陷的情况。具体的处理过程可以参考图4a至图4e所示的实施例。
本领域技术人员应该理解,本领域技术人员结合现有技术以及上述实施例可以实现所述变化例,在此不予赘述。这样的变化例并不影响本发明的实质内容,在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (11)
1.一种用于金属互连侧壁修补的工艺方法,先在包含有大量半导体器件的晶圆上淀积一层介质层,其特征在于,包括如下步骤:
在所述介质层中刻蚀多个接触有源区或栅极的通孔;
淀积一层绝缘封闭层在所述介质层表面,所述绝缘封闭层同时覆盖所述多个通孔的底部及侧壁;
化学机械平坦化所述绝缘封闭层;
刻蚀掉位于所述多个通孔底部的绝缘封闭层。
2.根据权利要求1所述的工艺方法,其特征在于,所述刻蚀掉位于所述多个通孔底部的绝缘封闭层的步骤采用自对准的空白刻蚀(black etch)工艺。
3.根据权利要求1所述的工艺方法,其特征在于,所述介质层中有线性空洞或裂纹,所述通孔竖直穿过所述线性空洞或裂纹,所述通孔侧壁上形成孔洞或裂纹,所述绝缘封闭层淀积后封堵所述通孔侧壁上的线性空洞或裂纹。
4.根据权利要求1所述的工艺方法,其特征在于,完成上述步骤后,向所述通孔中填充金属,形成接触孔。
5.根据权利要求1所述的工艺方法,其特征在于,所述绝缘封闭层通过原子层沉积、炉管生长、或亚大气压化学气相沉积中任一种具有高填隙能力的工艺形成。
6.根据权利要求1所述的工艺方法,其特征在于,所述绝缘封闭层的材料至少包括如下任一种材料:氧化硅、氮化硅、氮氧化硅或掺碳氮氧化硅。
7.根据权利要求1至6中任一项所述的工艺方法,其特征在于,所述绝缘封闭层的厚度取值为1~15纳米。
8.一种用于金属互连侧壁修补的工艺方法,其特征在于,包括如下步骤:
在一衬底上沉积一介质层;
在所述介质层中刻蚀多个沟槽;
淀积一层绝缘封闭层在所述介质层表面,所述绝缘封闭层同时覆盖所述多个沟槽;
化学机械平坦化所述绝缘封闭层;
刻蚀掉位于所述多个沟槽底部的绝缘封闭层;
向所述沟槽中淀积一层阻挡层,使所述阻挡层覆盖所述沟槽底部和沟槽侧壁;
向所述沟槽中填充金属;
化学机械平坦化所述金属和所述阻挡层。
9.根据权利要求8所述的工艺方法,其特征在于,所述绝缘封闭层通过原子层沉积、炉管生长、或亚大气压化学气相沉积中任一种具有高填隙能力的工艺形成。
10.根据权利要求9所述的工艺方法,其特征在于,所述绝缘封闭层的材料至少包括如下任一种材料:氧化硅、氮化硅、氮氧化硅或掺碳氮氧化硅。
11.根据权利要求8至10中任一项所述的工艺方法,其特征在于,所述绝缘封闭层的厚度取值为1~15纳米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101336073A CN102412192A (zh) | 2011-05-23 | 2011-05-23 | 一种用于金属互连侧壁修补的工艺方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101336073A CN102412192A (zh) | 2011-05-23 | 2011-05-23 | 一种用于金属互连侧壁修补的工艺方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102412192A true CN102412192A (zh) | 2012-04-11 |
Family
ID=45914204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011101336073A Pending CN102412192A (zh) | 2011-05-23 | 2011-05-23 | 一种用于金属互连侧壁修补的工艺方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102412192A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105990218A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN107507865A (zh) * | 2017-08-04 | 2017-12-22 | 睿力集成电路有限公司 | 晶体管及其制备方法、半导体存储器件及其制备方法 |
CN108560030A (zh) * | 2018-06-01 | 2018-09-21 | 上海华力集成电路制造有限公司 | 金属钨的沉积方法 |
CN112331612A (zh) * | 2020-11-09 | 2021-02-05 | 歌尔微电子有限公司 | 半导体芯片的制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294634A (ja) * | 1999-04-07 | 2000-10-20 | Nec Corp | 半導体装置及びその製造方法 |
KR20030050951A (ko) * | 2001-12-20 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
US20050020093A1 (en) * | 2003-07-24 | 2005-01-27 | Sang-Tae Ahn | Method for forming flowable dielectric layer in semiconductor device |
CN1773690A (zh) * | 2004-11-10 | 2006-05-17 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
CN101443894A (zh) * | 2005-11-23 | 2009-05-27 | 德克萨斯仪器股份有限公司 | 在双镶嵌中集成多孔密封衬垫的方法和器件 |
-
2011
- 2011-05-23 CN CN2011101336073A patent/CN102412192A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294634A (ja) * | 1999-04-07 | 2000-10-20 | Nec Corp | 半導体装置及びその製造方法 |
KR20030050951A (ko) * | 2001-12-20 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
US20050020093A1 (en) * | 2003-07-24 | 2005-01-27 | Sang-Tae Ahn | Method for forming flowable dielectric layer in semiconductor device |
CN1773690A (zh) * | 2004-11-10 | 2006-05-17 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
CN101443894A (zh) * | 2005-11-23 | 2009-05-27 | 德克萨斯仪器股份有限公司 | 在双镶嵌中集成多孔密封衬垫的方法和器件 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105990218A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN107507865A (zh) * | 2017-08-04 | 2017-12-22 | 睿力集成电路有限公司 | 晶体管及其制备方法、半导体存储器件及其制备方法 |
CN107507865B (zh) * | 2017-08-04 | 2023-09-29 | 长鑫存储技术有限公司 | 晶体管及其制备方法、半导体存储器件及其制备方法 |
CN108560030A (zh) * | 2018-06-01 | 2018-09-21 | 上海华力集成电路制造有限公司 | 金属钨的沉积方法 |
CN108560030B (zh) * | 2018-06-01 | 2019-11-19 | 上海华力集成电路制造有限公司 | 金属钨的沉积方法 |
CN112331612A (zh) * | 2020-11-09 | 2021-02-05 | 歌尔微电子有限公司 | 半导体芯片的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1158709C (zh) | 半导体器件及其制造方法 | |
EP0948053A2 (en) | Semiconductor device with vertical transistor and buried word line | |
CN1208949A (zh) | 用牺牲可流动氧化物双嵌埋形成多共面金属/绝缘膜的方法 | |
CN109037224A (zh) | 存储器结构 | |
CN104488084B (zh) | 形成锥形氧化物的方法 | |
CN102412192A (zh) | 一种用于金属互连侧壁修补的工艺方法 | |
US10636798B2 (en) | Semiconductor device and method for fabricating the same | |
KR20000077429A (ko) | 선택적 에피택셜 성장에 의해 형성된 트렌치 벽을 갖는파워-게이트 디바이스 및 디바이스의 성형공정 | |
US20100227464A1 (en) | Method and structure foir performing a chemical mechanical polishing process | |
CN105679756B (zh) | 一种半导体器件顶层金属的终端结构及其制造方法 | |
CN100499064C (zh) | 半导体隔离结构及其形成方法 | |
CN101034709B (zh) | 高耐压半导体集成电路装置、电介质分离型半导体装置 | |
US8629514B2 (en) | Methods and structures for customized STI structures in semiconductor devices | |
CN111180526A (zh) | 瞬态电压抑制器及其制造方法 | |
CN110880472A (zh) | 具有浅沟槽隔离结构的半导体器件及其制备方法 | |
CN103050433A (zh) | 半导体的接触孔结构及其制作方法 | |
US20220352308A1 (en) | Selective polysilicon growth for deep trench polysilicon isolation structure | |
CN209029382U (zh) | 存储器结构 | |
CN209029383U (zh) | 存储器结构 | |
KR100791773B1 (ko) | 트랜치 게이트 모스 소자 제조 방법 | |
US11818884B2 (en) | Method for manufacturing non-volatile memory device | |
US11581267B2 (en) | Method for fabricating semiconductor device with protection structure and air gaps | |
US20240105504A1 (en) | Semiconductor device and method of manufacturing the same | |
US20230307526A1 (en) | Semiconductor device and method for manufacturing the same | |
TW468223B (en) | Method for improving the planarization of inter layer dielectric layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120411 |