CN105679756B - 一种半导体器件顶层金属的终端结构及其制造方法 - Google Patents

一种半导体器件顶层金属的终端结构及其制造方法 Download PDF

Info

Publication number
CN105679756B
CN105679756B CN201510827026.8A CN201510827026A CN105679756B CN 105679756 B CN105679756 B CN 105679756B CN 201510827026 A CN201510827026 A CN 201510827026A CN 105679756 B CN105679756 B CN 105679756B
Authority
CN
China
Prior art keywords
level metallic
dicing lane
semiconductor devices
groove
chip area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510827026.8A
Other languages
English (en)
Other versions
CN105679756A (zh
Inventor
张瑞丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HANGZHOU LION MICROELECTRONICS CO Ltd
Original Assignee
HANGZHOU LION MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HANGZHOU LION MICROELECTRONICS CO Ltd filed Critical HANGZHOU LION MICROELECTRONICS CO Ltd
Priority to CN201510827026.8A priority Critical patent/CN105679756B/zh
Publication of CN105679756A publication Critical patent/CN105679756A/zh
Application granted granted Critical
Publication of CN105679756B publication Critical patent/CN105679756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2229/00—Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种半导体器件顶层金属的终端结构，其中半导体器件包括实现半导体器件功能的芯片区域、围绕芯片区域的划片道、从芯片区域延伸至划片道的绝缘介质层，以及顶层金属；其中划片道为沟槽结构，该沟槽在外延层前表面开槽而设置，其沟槽侧壁位于划片道与芯片区域的交界处，即形成了本发明的顶层金属的终端。本发明还公开了一种制造本发明半导体器件顶层金属的终端的方法。本发明所形成的顶层金属的终端结构，其顶层金属的腐蚀界面形貌易控制，能够形成陡峭的腐蚀边界；且该结构设计使得顶层金属光刻和腐蚀的工艺窗口增大；还可以缩小划片道以节约成本；同时晶圆在有效管芯边缘的不完整管芯也能够在探针测试时被筛选出来。

Description

一种半导体器件顶层金属的终端结构及其制造方法
技术领域
本发明涉及半导体器件，尤其涉及一种半导体分立器件的顶层金属的终端结构及其制造方法。
背景技术
目前半导体器件中，其顶层金属的终端结构通常都是平面型的，即其顶层金属的终端为平坦的绝缘介质层的表面。如附图1所示为现有技术的半导体器件的顶层金属的终端结构的示意图，该半导体器件的主要结构可简单的划分为两个区域，即实现半导体功能的芯片区域100及划片道200，两个区域均形成在通常包括衬底31（例如N+硅片：N型重掺杂的硅片）及在衬底31上通过外延生长形成的外延层32（例如N-外延片：N型轻掺杂的硅外延层）的半导体基板300上。由图可以看到，芯片区域100的顶层金属，形成于从芯片区域100延伸至划片道200并覆盖整个划片道200的绝缘介质层12（例如二氧化硅）的上表面，且该顶层金属的终端11a为平坦的绝缘介质层12，即：绝缘介质层12从芯片区域100至划片区域为平坦延伸。现有技术采用这种平面的终端结构，主要是因为金属层台阶覆盖能力不佳，在存在高低落差的表面制备金属层，会在有落差处形成裂缝，从而影响器件性能和可靠性。
但是，很多半导体分立器件，如功率肖特基、功率MOS等，由于需要承受很大功率，作为电联接的顶层金属11往往由多层金属形成，如TiNiAg，TiWNiVAl等，这些复合金属层一般采用湿法腐蚀制备电极。在制作过程中，形成如图1这种顶层金属的平面终端结构，在多层顶层金属11的湿法腐蚀过程中，由于各层金属腐蚀速率的差异，造成顶层金属11边缘界面形貌不规则、各层金属边缘形成参差不齐的腐蚀界面。在生产过程中，平面终端结构的顶层金属的界面腐蚀形貌不容易控制，腐蚀及光刻工序的工艺窗口也非常的窄，要求严格控制在比较窄的工艺窗口内，稍有波动极易产生腐蚀界面缺陷，如易产生金属边缘过腐蚀或金属残留在划片道导致金属粘连等缺陷，这些缺陷势必导致芯片功能下降或失效。
综上可知，现有半导体器件的顶层金属的终端结构，在实际制作过程中，显然存在一定的不便及缺陷，有必要加以改进。
发明内容
针对上述现有技术的缺陷，本发明的目的在于提供一种半导体器件，该器件结构的顶层金属终端结构能够使多层金属腐蚀界面形貌容易控制、腐蚀工艺窗口更大、且同时可使划片道变窄，从而增加了同样面积晶圆上的芯片数，节约器件成本；同时还能避免由于金属台阶覆盖能力差造成的技术缺陷对器件可靠性的影响。
为了实现上述目的，本发明提供一种半导体器件顶层金属的终端结构，所述半导体器件包括：实现半导体器件功能的芯片区域；以及围绕芯片区域的划片道；芯片区域和划片道形成在半导体基板前表面，所述半导体基板包括衬底及在衬底上形成的外延层；所述半导体器件还包括绝缘介质层，绝缘介质层从芯片区域延伸至划片道并覆盖划片道的表面；所述半导体器件还包括覆盖于芯片区域表面的顶层金属；其中划片道为沟槽结构，所述划片道沟槽通过在位于划片道区域的外延层前表面开槽而设置；所述划片道沟槽侧壁位于划片道与芯片区域的交界处，即所述顶层金属的终端。
进一步地，所述划片道沟槽的开槽深度不小于所述顶层金属的厚度。
进一步地，所述半导体器件为一种在其实现半导体器件功能的芯片区域含沟槽结构的半导体器件。
进一步地，所述半导体器件为沟槽肖特基势垒二极管或者沟槽MOSFET。
进一步地，所述半导体基板还包括形成于衬底底面的阴极金属。
本发明还提供了一种半导体器件顶层金属的终端结构的制造方法，至少包括以下步骤：
步骤（1），在所述半导体基板的外延层前表面开设沟槽，沟槽位于划片道位置，所形成的沟槽的侧壁位于划片道与芯片区域的交界处，即顶层金属的终端；
步骤（2），形成绝缘介质层，绝缘介质层从芯片区域延伸至划片道并覆盖整个划片道沟槽的表面，包括覆盖划片道沟槽的侧壁及底部；
步骤（3），在半导体结构上形成顶层金属，覆盖步骤(2)的绝缘介质层；
步骤（4），顶层金属光刻腐蚀，暴露出划片道沟槽侧壁及底部的绝缘介质层；即形成了所述的顶层金属的终端结构。
进一步地，步骤(1)中形成沟槽的深度不小于顶层金属的厚度。
本发明的有益效果：
1）本发明所形成的顶层金属的终端结构，其顶层金属的腐蚀界面形貌容易控制，能够形成陡峭的顶层金属终端结构；避免了现有技术容易出现顶层金属界面层次不齐、金属过腐蚀、粘连等工艺缺陷，提高了器件的可靠性。
2）在形成本发明的顶层金属终端结构的工艺中，相比现有技术，在顶层金属光刻的工艺中，其对准精度允许较大的误差，减少了工艺难度。
3）同时，在顶层金属湿法腐蚀时，其腐蚀的工艺窗口扩大。
4）由于顶层金属腐蚀中工艺控制的精准，以及最后形成的陡峭的终端结构，因此，相应的，划片道可缩小以节约成本。
5）另外，形成本发明的顶层金属的终端结构的制造方法中，由于其结构特点，在顶层金属腐蚀时，存在边缘金属缺失的管芯，其整个顶层金属会被完全腐蚀掉，因此，晶圆在有效管芯边缘的不完整管芯能够在探针测试时被筛选出来，避免了流入后道的封装工序。
6）同时，虽然本发明这种沟槽结构，也会遇到顶层金属台阶覆盖能力不佳引起的沟槽处金属覆盖不好的问题，但是，因为在顶层金属终端最后形成时，沟槽侧壁及沟槽底部的顶层金属都需要腐蚀掉，因此，最终，金属覆盖台阶能力引起的产品最后可靠性问题在本发明中可以被避免掉。
附图说明
图1是现有技术中半导体器件的顶层金属终端结构的示意图。
图2是本发明的一种半导体器件的顶层金属的终端结构示意图。
图3是本发明的一种半导体器件的顶层金属的终端结构的形成的工艺步骤图。
图4为现有技术的沟槽肖特基势垒二极管的器件结构图。
图5是应用本发明的顶层金属的终端结构的沟槽肖特基势垒二极管的器件结构图。
图6是制造图5的沟槽肖特基势垒二极管器件的工艺流程图。
图7为本发明的半导体器件的顶层金属的终端结构在顶层金属湿法腐蚀前的示意图。
图8为晶片管芯分布示意图。
图9为图8中II的局部放大图。
图10现有技术中管芯的顶层金属边角缺失图。
各图中：100为芯片区域，200为划片道，31为衬底，32为外延层，300为半导体基板，11为顶层金属，12为绝缘介质层，11a为顶层金属的终端，33为阴极金属，21为划片道沟槽，32a为外延层前表面，13为有源区沟槽，14为多晶硅，15为势垒金属层，31b为衬底底面，4为光刻胶，5为有效管芯边缘线，6为晶片边缘线，III标示出位于有效管芯边缘线上的管芯，IV标示出管芯部分顶层金属缺失的位置。
具体实施方式
为了更加清楚的说明本发明的技术方案及发明目，下面结合附图及具体的实施例，对本发明进行进一步详细说明。
如图2所示为本发明一种半导体器件的顶层金属的终端结构示意图，所述半导体器件包括实现半导体器件功能的芯片区域100、以及围绕芯片区域100的划片道200；芯片区域100和划片道200均形成在半导体基板300前表面，半导体基板300通常包括衬底31（例如N+硅片：N型重掺杂的硅片）及在衬底31上通过外延生长形成的外延层32（例如N-外延片：N型轻掺杂的硅外延层）；当然，根据半导体器件的不同，半导体基板300不限于包括衬底31及外延层32，例如，目前通常使用的肖特基二极管芯片，其衬底面还沉积有作为电联接的器件阴极金属33。所述相邻的两个芯片区域100之间由划片道200分割，通过划片道200能对半导体基板300上的芯片进行切割。由图2还可以看到，所述半导体器件还包括绝缘介质层12（例如二氧化硅），绝缘介质层12从芯片区域100延伸至划片道200并覆盖划片道200的表面；还包括覆盖于芯片区域100表面的顶层金属11。与现有技术不同的是，本发明的划片道200为沟槽结构，划片道沟槽21通过在位于划片道200区域的外延层前表面32a开槽而设置。划片道沟槽21侧壁位于划片道200与芯片区域100的交界处，即顶层金属的终端11a。与现有技术中顶层金属的终端为平坦的绝缘介质层不同，本发明形成的顶层金属的终端处，为一沟槽侧壁，此处形成了绝缘介质层12一高低落差。优选的，划片道沟槽21深度不小于顶层金属11的厚度；所述划片道沟槽21深度即开槽深度H，即芯片区域100的外延层前表面与划片道沟槽底部外延层前表面的垂直距离，如图2所标示。
形成本发明的半导体器件的顶层金属的终端结构的方法至少包括图3的工艺步骤。
步骤1，在半导体基板的外延层前表面开设划片道沟槽，划片道沟槽位于划片道位置，所形成的沟槽侧壁位于划片道与芯片区域的交界处，即顶层金属的终端。该步骤优选的，在于形成沟槽的深度不小于顶层金属的厚度，以更好的达成本发明效果。
具体的，为了开设所述的划片道沟槽，需要在的半导体基板的外延层前表面上通过光刻或其他类似工艺设置一个掩膜，由该掩膜暴露出来的预定位置的划片道，通过干刻或其他方法刻蚀外延层到预定的沟槽深度来形成所述的划片道沟槽。
步骤2，形成绝缘介质层，绝缘介质层从芯片区域延伸至划片道并覆盖划片道沟槽的表面，包括覆盖划片道沟槽的侧壁及底部。
步骤3，在半导体结构上形成顶层金属，覆盖步骤2的绝缘介质层。
步骤4，顶层金属光刻腐蚀，暴露出划片道沟槽。具体的，通过光刻或其他类似工艺设置一个掩膜，由该掩膜暴露出来划片道沟槽位置，通过刻蚀顶层金属，暴露出划片道沟槽侧壁及沟槽底部的绝缘介质层，形成本发明的顶层金属的终端结构。
下面再通过具体的实例，对本发明作更详细的描述。
实例1
本实施例详细描述了本发明的顶层金属的终端结构应用在半导体器件沟槽肖特基势垒二极管上的器件结构及制造方法。如图4为现有技术的沟槽肖特基势垒二极管器件结构图；图5是本实施例的沟槽肖特基势垒二极管器件结构图，图5中该器件应用了本发明的顶层金属的终端结构，由两个图可清楚看出两者顶层金属的终端11a结构的变化。
如图6是制造本实施例如图5的沟槽肖特基势垒二极管的工艺流程图。具体描述如下：
参考图6，首先执行衬底准备步骤（S10）。在该衬底准备步骤中，准备衬底，任何制备方法制备的单晶硅片均可作为该衬底，例如：准备具有晶向为<111>的重掺杂磷的N型硅衬底。
接下来，执行外延层形成步骤（S20）。在该步骤中，在硅衬底上形成硅外延层，外延层32相对硅衬底为轻掺杂且具有与硅衬底同样导电类型，例如硅衬底具有晶向为<111>的重掺杂磷的N型硅衬底，则硅外延层为轻掺磷的N型导电的<111>晶向的单晶硅外延层。
接下来，执行牺牲氧化层的形成步骤（S30）。在该步骤中，通过热氧化或者CVD方法在硅外延层前表面形成一层二氧化硅作为牺牲氧化层，以保护后续开槽时外延层表面不受损伤。
接下来，执行沟槽形成步骤（S40）。在牺牲氧化层上涂上光刻胶后，通过光刻定义出沟槽图形，所述沟槽包括器件原有结构就包含有的有源区沟槽13（如图5所示）和为形成本发明顶层金属的终端结构的划片道沟槽21；通过干法刻蚀选择性除去未被光刻胶保护的牺牲氧化层，曝露出与沟槽图形对应的外延层后除去光刻胶，将保留下来的牺牲氧化层作为硬掩膜；以硬掩膜为保护，采用干法刻蚀选择性刻蚀曝露的外延层，在外延层中形成划片道沟槽21和有源区沟槽13。此步骤中，优选的，划片道沟槽的深度不小于顶层金属的厚度。
接下来，执行一次绝缘介质层形成步骤（S50）。首先采用湿法腐蚀等方法去除牺牲氧化层。然后在整个结构顶层生长作为隔离层的一次绝缘介质层；具体的，比如通过热氧化或者化学气相沉积二氧化硅作为绝缘介质层。然后，通过光刻腐蚀选择性的暴露出需要形成势垒金属层的区域；具体的，比如，通过光刻胶为掩模，采用湿法腐蚀选择性除去未被光刻胶保护的氧化层（一次绝缘介质层），曝露出与需要形成势垒金属层部分的图形对应的外延层后除去光刻胶。
接下来，执行多晶硅填充步骤（S60）。在整个结构顶层沉积多晶硅，使多晶硅14填充满有源区沟槽13；干法刻蚀选择性去除部分多晶硅，最后多晶硅14只填充在有源区沟槽13，最终填充状态如图5所示。
接下来，执行二次绝缘介质层形成步骤（S70）。在整个结构顶层形成二次绝缘介质层；具体的，比如通过化学气相沉积二氧化硅作为二次绝缘介质层。然后，通过光刻腐蚀选择性的暴露出需要形成势垒金属层以及芯片区域作为MOS功能的沟槽区域；具体的，比如，通过光刻胶为掩模，采用湿法腐蚀选择性除去未被光刻胶保护的氧化层（一次绝缘介质层），曝露出与图形对应区域后除去光刻胶。
接下来，执行势垒金属层形成步骤（S80）。在整个结构顶层沉积肖特基势垒金属层，湿法腐蚀去除绝缘介质层及多晶硅表面的势垒金属层，最后势垒金属层15的布置如图5所示。
接下来，形成顶层金属及终端步骤（S90）。具体的，先执行形成顶层金属步骤（S91）,即：在整个结构顶层通过热蒸发、金属溅射等方法沉积阳极金属层即顶层金属。然后，执行S92步骤，通过光刻定义图形，湿法腐蚀去除划片道沟槽区域的顶层金属，暴露出划片道侧壁及底部的绝缘介质层。此步骤结束，即形成了本发明的顶层金属的终端结构，如图5。
接下来，形成阴极金属步骤（S100）。采用研磨衬底底面31b的方法进行衬底31减薄，然后在衬底底面31b沉积阴极金属33。得到如图5 所示的半导体器件沟槽肖特基势垒二极管。
上述制造采用本发明的顶层金属终端结构的沟槽肖特基势垒二极管的过程中，相比制造现有技术的沟槽肖特基势垒二极管，在制备过程中，体现出下面优势。
1）在上述形成顶层金属及终端步骤（S80）过程中，进行所述光刻定义图形时，光刻对准精度允许较大的误差，比如制造现有技术顶层金属的终端为平面结构的沟槽肖特基势垒二极管时，其光刻套偏允许误差约5μm，而本实施例可允许10 μm或者更大的套偏误差。
2）也在上述形成顶层金属及终端步骤（S80）过程中，顶层金属光刻后，进行顶层金属湿法腐蚀的工艺窗口变宽了。例如，顶层金属为TiNiAg的肖特基二极管芯片，采用现有技术平面结构的顶层金属的终端，其顶层金属湿法腐蚀时，腐蚀工艺时间控制在NiAg腐蚀6min、Ti腐蚀15S，腐蚀时间控制稍有偏差，极易出现金属过腐蚀、或金属残留等缺陷；而本实施例的允许顶层金属腐蚀工艺窗口可以在较大范围实现：NiAg腐蚀：6-10min、Ti腐蚀：15-30S，只要控制在这样的工艺窗口范围，就能得到陡峭的顶层金属腐蚀边界。
3）顶层金属的终端的形貌会有改善。现有技术中，在多层顶层金属的湿法腐蚀过程中，由于腐蚀速率不相同造成顶层金属边缘界面形貌丑陋不规则，易产生腐蚀界面缺陷，引起产品的可靠性问题。采用本发明的顶层金属终端结构，在进行顶层金属湿法腐蚀时，如图7(顶层金属湿法腐蚀前示意图)所示，顶层金属11表面覆盖光刻胶4，由于划片道为沟槽结构，因此在刻蚀完沟槽侧壁金属后，不会爬坡刻蚀光刻胶4下的顶层金属11，尤其在该沟槽的深度不小于顶层金属的厚度的时候，效果最佳，最后可以形成如示意图5所显示的陡峭光滑的顶层金属的终端11a。
4）划片道可以变窄。如上面所述，在顶层金属湿法腐蚀时，由于划片道沟槽结构，能够形成陡峭的顶层金属终端，且其腐蚀易控制，因此相对现有技术，可以缩小划片道的宽度，以增加晶片同样面积上的芯片数量，节省成本。
5）如图8～9，图8为晶片上管芯分布图示意图，图9为图8中II区的局部放大图，如图，外圈表示为晶片边缘线6，里圈表示有效管芯边缘线5，落在有效管芯边缘线5外及该线上的管芯，往往在工艺过程中受设备、工艺等限制，会成为工艺不完整的管芯，例如通常落在有效管芯边缘线5上的管芯（如图9中标示III区域内的管芯），在顶层金属11形成过程中，该管芯落在有效管芯边缘线5外的部分，不能蒸发到顶层金属，即该管芯有顶层金属边角缺失，形成如图10中标示的IV区域的部分顶层金属缺失。现有技术的顶层金属终端由于采用平面结构，这种部分缺失金属的管芯在经过顶层金属腐蚀后，由于大部分顶层金属还存在，在测试时不能被筛选出来，容易流入后道封装工序，在管芯封装后，器件会有潜在可靠性的问题。采用本发明的顶层金属终端结构，由于划片道为沟槽结构，在管芯边角有顶层金属缺失时，进行顶层金属湿法腐蚀工序中，腐蚀液会从沟槽侧壁顶部进入金属缺失部位，使得整个管芯表面顶层金属会被整体腐蚀掉。因此，采用本发明顶层金属的终端结构，落在有效管芯边缘线5上的不完整管芯在电学参数筛选测试时，会测试失效，从而能被筛出进而打点打掉，避免了流入后道封装工序。
6）在原有结构中含沟槽的半导体器件中采用本发明的顶层金属的终端结构，由于划片道沟槽和半导体器件原有结构的沟槽可以同时完成，并不会增加工序，因此采用本发明的方案，虽然采用了更佳的结构，实现上述技术效果，但同时不会增加工艺成本。
当然，本发明的顶层金属的终端结构不限于应用于原有结构中含沟槽的半导体器件，也可以应用在平面半导体器件中，如平面肖特基二极管、平面MOSFET等；应用在这些平面结构半导体器件时，在生产工艺上会增加开槽工序及其对应的成本，因此，应用者需要从所达到的技术功效和所花费的成本中进行衡量应用的必要。
以上所述，将仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。例如，除了沟槽肖特基势垒二极管半导体器件上，沟槽MOSFET等半导体器件均可采用本发明的顶层金属终端结构，而达到以上发明效果。因此，凡是未脱离本发明的技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种半导体器件顶层金属的终端结构，所述半导体器件包括：
实现半导体器件功能的芯片区域；
以及围绕芯片区域的划片道；
芯片区域和划片道形成在半导体基板前表面，所述半导体基板包括衬底及在衬底上形成的外延层；
所述半导体器件还包括绝缘介质层，绝缘介质层从芯片区域延伸至划片道并覆盖划片道的表面；
所述半导体器件还包括覆盖于芯片区域表面的顶层金属；
其特征在于：划片道为沟槽结构，所述划片道沟槽通过在位于划片道区域的外延层前表面开槽而设置；所述划片道沟槽侧壁位于划片道与芯片区域的交界处，即所述顶层金属的终端；且所述划片道沟槽侧壁为陡壁；所述划片道沟槽的开槽深度不小于所述顶层金属的厚度。
2.根据权利要求1所述的一种半导体器件顶层金属的终端结构，其特征在于：所述半导体器件为一种在其实现半导体器件功能的芯片区域含沟槽结构的半导体器件。
3.根据权利要求2所述的一种半导体器件顶层金属的终端结构，其特征在于：所述半导体器件为沟槽肖特基势垒二极管或者沟槽MOSFET。
4.根据权利要求1所述的一种半导体器件顶层金属的终端结构，其特征在于：所述半导体基板还包括形成于衬底底面的阴极金属。
5.制造权利要求1至4任意一项所述的一种半导体器件顶层金属的终端结构的方法，其特征在于：制造所述半导体器件顶层金属的终端结构，至少包括以下步骤：
步骤1，在所述半导体基板的外延层前表面开设沟槽，沟槽位于划片道位置，所形成的沟槽的侧壁位于划片道与芯片区域的交界处，即顶层金属的终端；其中，所述开设沟槽，指在半导体基板的外延层前表面上设置掩膜、由该掩膜暴露出来的划片道预定位置、通过光刻将外延层刻蚀到预定的沟槽深度形成所述的划片道沟槽；
步骤2，形成绝缘介质层，绝缘介质层从芯片区域延伸至划片道并覆盖划片道沟槽的表面，包括覆盖划片道沟槽的侧壁及底部；
步骤3，在半导体结构上形成顶层金属，覆盖步骤2的绝缘介质层；
步骤4，顶层金属光刻腐蚀，暴露出划片道沟槽侧壁及底部的绝缘介质层；即形成了所述的顶层金属的终端结构。
6.根据权利要求5所述一种半导体器件顶层金属的终端结构的制造方法，其特征在于：步骤1中形成沟槽的深度不小于顶层金属的厚度。
CN201510827026.8A 2015-11-25 2015-11-25 一种半导体器件顶层金属的终端结构及其制造方法 Active CN105679756B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510827026.8A CN105679756B (zh) 2015-11-25 2015-11-25 一种半导体器件顶层金属的终端结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510827026.8A CN105679756B (zh) 2015-11-25 2015-11-25 一种半导体器件顶层金属的终端结构及其制造方法

Publications (2)

Publication Number Publication Date
CN105679756A CN105679756A (zh) 2016-06-15
CN105679756B true CN105679756B (zh) 2018-08-10

Family

ID=56947001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510827026.8A Active CN105679756B (zh) 2015-11-25 2015-11-25 一种半导体器件顶层金属的终端结构及其制造方法

Country Status (1)

Country Link
CN (1) CN105679756B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686654B (zh) * 2018-12-26 2021-11-26 上海芯钛信息科技有限公司 一种改善Lift-off工艺划片道形貌的方法
CN111081787B (zh) * 2019-11-20 2022-10-28 广微集成技术（深圳）有限公司 晶圆制备方法
CN113363240A (zh) * 2021-04-27 2021-09-07 北京智芯微电子科技有限公司 芯片金属线及其制作方法、晶圆
CN113130343B (zh) * 2021-06-17 2021-10-01 绍兴中芯集成电路制造股份有限公司 芯片间的导电桥及其制造方法、芯片测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1250223A (zh) * 1998-03-30 2000-04-12 通用半导体公司 具有以锯法完成的台面结构的半导体芯片
CN1484328A (zh) * 2002-06-24 2004-03-24 ������������ʽ���� 半导体元件及其制造方法
CN101809726A (zh) * 2007-10-05 2010-08-18 维西埃-硅化物公司 金属氧化物半导体场效应晶体管有源区和边缘终止区电荷平衡
CN103824854A (zh) * 2014-02-22 2014-05-28 石以瑄 改进线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3144817B2 (ja) * 1990-03-23 2001-03-12 株式会社東芝 半導体装置
CN103426908A (zh) * 2012-05-24 2013-12-04 上海宏力半导体制造有限公司 一种能保护硼磷硅玻璃层的半导体结构及其制造方法
DE102012220909A1 (de) * 2012-09-27 2014-05-15 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1250223A (zh) * 1998-03-30 2000-04-12 通用半导体公司 具有以锯法完成的台面结构的半导体芯片
CN1484328A (zh) * 2002-06-24 2004-03-24 ������������ʽ���� 半导体元件及其制造方法
CN101809726A (zh) * 2007-10-05 2010-08-18 维西埃-硅化物公司 金属氧化物半导体场效应晶体管有源区和边缘终止区电荷平衡
CN103824854A (zh) * 2014-02-22 2014-05-28 石以瑄 改进线宽均匀性及减少通道中缺陷，并基于高电子迁移率晶体管的交换电路及微波集成电路

Also Published As

Publication number Publication date
CN105679756A (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
CN105679756B (zh) 一种半导体器件顶层金属的终端结构及其制造方法
TWI718323B (zh) 具互連結構半導體裝置與其製作方法
US11495508B2 (en) Silicon carbide power device with improved robustness and corresponding manufacturing process
JP2010003970A (ja) 半導体装置の製造方法
CN105140354A (zh) 一种GaN基发光二极管芯片的制备方法
CN101419924B (zh) 半导体器件的制造方法
CN102856247A (zh) 一种背面硅通孔制作方法
CN111370368B (zh) 一种半导体芯片密封环及其制造方法
CN110867449B (zh) 三维存储器及其制备方法
CN101859847B (zh) 发光二极管及其制造方法
JP6736902B2 (ja) 半導体装置の製造方法
CN205385022U (zh) 一种半导体器件顶层金属的终端结构
CN113451127B (zh) 一种功率器件及其制备方法
CN102412192A (zh) 一种用于金属互连侧壁修补的工艺方法
CN111293047A (zh) 晶圆、半导体器件及其制造方法
WO2020258865A1 (zh) 晶圆及其制作方法、半导体器件
CN210015846U (zh) 晶圆及半导体器件
US11764110B2 (en) Moat coverage with dielectric film for device passivation and singulation
CN104701295A (zh) 电熔丝结构及其形成方法
CN213716906U (zh) 氮化镓半导体器件
CN110112067A (zh) 一种半导体器件及其制备方法
CN209822633U (zh) 测试结构
US8507378B2 (en) Method and structure for self aligned contact for integrated circuits
CN108987489A (zh) 一种晶圆结构、太阳能电池芯片及其制作方法
CN102543733A (zh) Dmos工艺流程中的对位标记方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant