CN113451127B - 一种功率器件及其制备方法 - Google Patents

一种功率器件及其制备方法 Download PDF

Info

Publication number
CN113451127B
CN113451127B CN202110718653.3A CN202110718653A CN113451127B CN 113451127 B CN113451127 B CN 113451127B CN 202110718653 A CN202110718653 A CN 202110718653A CN 113451127 B CN113451127 B CN 113451127B
Authority
CN
China
Prior art keywords
layer
window
field oxide
active region
wide bandgap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110718653.3A
Other languages
English (en)
Other versions
CN113451127A (zh
Inventor
郭飞
蔡文必
郭锦鹏
陶永洪
王勇
周永田
胡洪兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Sanan Semiconductor Co Ltd
Original Assignee
Hunan Sanan Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Sanan Semiconductor Co Ltd filed Critical Hunan Sanan Semiconductor Co Ltd
Priority to CN202110718653.3A priority Critical patent/CN113451127B/zh
Publication of CN113451127A publication Critical patent/CN113451127A/zh
Application granted granted Critical
Publication of CN113451127B publication Critical patent/CN113451127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请提供一种功率器件及其制备方法，涉及半导体技术领域，方法包括：器件结构包括宽带隙衬底和形成于宽带隙衬底上的宽带隙漂移层，其中，宽带隙漂移层包括有源区和形成于有源区外围的终端区；在宽带隙漂移层上形成覆盖有源区和终端区的场氧层；在场氧层上形成覆盖有源区和终端区的第一钝化层；刻蚀第一钝化层和场氧层，形成露出有源区的电极设置窗口；通过电极设置窗口形成金属层，金属层在沿宽带隙衬底向宽带隙漂移层的方向高于第一钝化层，金属层与有源区之间为肖特基接触。如此，在进行可靠性测试时，第一钝化层不会因为金属层形变发生开裂，从而增强了功率器件防水汽侵蚀的能力，提高了功率器件在高温高湿环境中长期工作的可靠性。

Description

一种功率器件及其制备方法
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种功率器件及其制备方法。
背景技术
宽带隙半导体器件由于其能够承受高阻断电压、提供低通态电阻、并且在比它们的窄带隙对应物更高的频率和温度下工作的能力而被优选用于多种应用。
现有功率器件通常包括衬底，在衬底上设置宽带隙漂移层，在宽带隙漂移层的有源区蒸镀金属层，然后在金属层上形成钝化层，其中，金属层在有源区的边缘会形成较陡的台阶，钝化层也会覆盖到金属层的台阶位置，在进行可靠性测试时，由于金属和钝化层的膨胀系数失配，容易使得钝化层在金属层的台阶位置开裂，导致功率器件的可靠性降低。
发明内容
本申请的目的在于，针对上述现有技术中的不足，提供一种功率器件及其制备方法，以改善钝化层容易在金属层的台阶位置发生开裂的问题。
为实现上述目的，本申请实施例采用的技术方案如下：
本申请的一方面，提供一种功率器件制备方法，方法包括：提供一种器件结构，器件结构包括宽带隙衬底和形成于宽带隙衬底上的宽带隙漂移层，其中，宽带隙漂移层包括有源区和形成于有源区外围的终端区；在宽带隙漂移层上形成覆盖有源区和终端区的场氧层；在场氧层上形成覆盖有源区和终端区的第一钝化层；刻蚀第一钝化层和场氧层，形成露出有源区的电极设置窗口；通过电极设置窗口形成覆盖电极设置窗口的金属层，金属层在沿宽带隙衬底向宽带隙漂移层的方向高于第一钝化层，金属层与有源区之间为肖特基接触。
本申请的另一方面，提供一种功率器件的制备方法，方法包括：提供一种器件结构，器件结构包括宽带隙衬底和形成于宽带隙衬底上的宽带隙漂移层，其中，宽带隙漂移层包括有源区和形成于有源区外围的终端区；在宽带隙漂移层上形成覆盖有源区和终端区的场氧层；在场氧层上形成覆盖有源区和终端区的第一钝化层；刻蚀覆盖于有源区的第一钝化层和场氧层形成电极设置窗口，第一钝化层在电极设置窗口的外围保留得到第一台面；通过电极设置窗口形成金属层，金属层填充电极设置窗口并凸出于第一台面，金属层与有源区形成肖特基接触。
本申请的再一方面，提供一种功率器件，包括宽带隙衬底；设置在宽带隙衬底上的宽带隙漂移层，宽带隙漂移层包括有源区和形成于有源区外围的终端区；设置在宽带隙漂移层上的场氧层，场氧层覆盖终端区；设置在场氧层上的第一钝化层，第一钝化层具有背离宽带隙漂移层的第一台面；设置在宽带隙漂移层上的电极设置窗口，电极设置窗口被配置为由场氧层、第一钝化层和有源区围合而成；填充的电极设置窗口的金属层，金属层凸出于第一台面，金属层与有源区之间为肖特基接触，金属层在沿宽带隙衬底向宽带隙漂移层的方向高于第一钝化层。
本申请的有益效果包括：
在进行可靠性测试时，能够改善第一钝化层发生开裂的现象，从而提高了功率器件在高温高湿环境中长期工作的可靠性。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种功率器件制备方法的流程示意图之一；
图2为本申请实施例提供的一种功率器件的状态示意图之一；
图3为本申请实施例提供的一种功率器件的状态示意图之二；
图4为本申请实施例提供的一种功率器件的状态示意图之三；
图5为本申请实施例提供的一种功率器件的状态示意图之四；
图6为本申请实施例提供的一种功率器件的状态示意图之五；
图7为本申请实施例提供的一种功率器件的状态示意图之六；
图8为本申请实施例提供的一种功率器件的状态示意图之七；
图9为本申请实施例提供的一种功率器件的状态示意图之八；
图10为本申请实施例提供的一种功率器件的状态示意图之九；
图11为本申请实施例提供的一种功率器件的状态示意图之十；
图12为本申请实施例提供的一种功率器件的状态示意图之十一；
图13为本申请实施例提供的一种功率器件的状态示意图之十二；
图14为本申请实施例提供的一种功率器件制备方法的流程示意图之二。
图标：100-宽带隙衬底；200-宽带隙漂移层；210-离子注入区；300-场氧层；310-损伤层；320-第二窗口；400-第一钝化层；410-第一子层；420-第二子层；430-第一窗口；500-第二钝化层；510-图形化光阻；600-电极设置窗口；700-金属层；710-加厚金属层；720-肖特基金属层；800-保护层。
具体实施方式
下文陈述的实施方式表示使得本领域技术人员能够实践所述实施方式所必需的信息，并且示出了实践所述实施方式的最佳模式。在参照附图阅读以下描述之后，本领域技术人员将了解本公开的概念，并且将认识到本文中未具体提出的这些概念的应用。应理解，这些概念和应用属于本公开和随附权利要求的范围内。
应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
应当理解，当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在介于中间的元件。同样，应当理解，当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。
诸如“在…下方”或“在…上方”或“上部”或“下部”或“水平”或“垂直”的相关术语在本文中可用来描述一个元件、层或区域与另一个元件、层或区域的关系，如图中所示出。应当理解，这些术语和上文所论述的那些术语意图涵盖装置的除图中所描绘的取向之外的不同取向。
本文中使用的术语仅用于描述特定实施方式的目的，而且并不意图限制本公开。如本文所使用，除非上下文明确地指出，否则单数形式“一(a)”、“一个(an)”和“所述”意图同样包括复数形式。还应当理解，当在本文中使用时，术语“包括”(“comprises”、“comprising”、“includes”和/或“including”)指明存在所述特征、整数、步骤、操作、元件和/或部件，但并不排除存在或者增添一个或多个其他特征、整数、步骤、操作、元件、部件和/或上述各项的组。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样定义。
本申请实施例的一方面，提供一种功率器件制备方法，如图1所示，方法包括：
S010：提供一种器件结构，器件结构包括宽带隙衬底和形成于宽带隙衬底上的宽带隙漂移层，其中，宽带隙漂移层包括有源区和形成于有源区外围的终端区。
S020：在宽带隙漂移层上形成覆盖有源区和终端区的场氧层。
S030：在场氧层上形成覆盖有源区和终端区的第一钝化层。
S040：刻蚀第一钝化层和场氧层，形成露出有源区的电极设置窗口。
S050：通过电极设置窗口形成覆盖电极设置窗口的金属层，金属层在沿宽带隙衬底向宽带隙漂移层的方向高于第一钝化层，金属层与有源区之间为肖特基接触。
在进行可靠性测试，例如TCT(温度循环)/TS(热冲击)时，即便金属和第一钝化层的膨胀系数失配，第一钝化层也不会因为金属层形变发生开裂，从而增强了功率器件防水汽侵蚀的能力，提高了功率器件在高温高湿环境中长期工作的可靠性。
在一些实施方式中，金属层位于电极设置窗口内，金属层700完全覆盖电极设置窗口且金属层的上表面高于第一钝化层的上表面。
在一些实施方式中，金属层位于电极设置窗口，金属层完全覆盖电极设置窗口且金属层的外周缘部分位于第一钝化层之上，同时，金属层的上表面高于第一钝化层的上表面。
在一些实施方式中，如图2所示，在S010中：首先提供一器件结构，该器件结构包括宽带隙衬底100和宽带隙漂移层200。在一些实施方式中，宽带隙衬底100可以是碳化硅、氮化镓、氮化铝、氧化锌等由宽带隙半导体材料形成的基底，宽带隙半导体材料即指在室温下带隙大于2.0eV的半导体材料。在一些实施方式中，在宽带隙衬底100上通过外延生长形成宽带隙漂移层200，宽带隙漂移层200包括有源区和形成于有源区周围的终端区。在一些实施方式中，可以在有源区设置有源结构，在终端区设置终端结构，其中，有源结构和终端结构可以通过离子注入区210隔离。
在一些实施方式中，如图2所示，在S020中：在宽带隙漂移层200上形成整层的场氧层300，其中，场氧层300覆盖宽带隙漂移层200上的有源区和终端区。在一些实施方式中，场氧层300可以是由氧化硅或氮化硅等绝缘材料形成。在一些实施方式中，场氧层300的厚度可以是1μm至1.5μm，例如1μm、1.25μm、1.5μm等，当然在其它实施例中场氧层300的厚度还可以根据实际需求进行合理设置，本申请对其不做限制。
在一些实施方式中，如图2所示，在S030中：在场氧层300上形成整层的第一钝化层400，其中，第一钝化层400覆盖宽带隙漂移层200上的有源区和终端区。在一些实施方式中，第一钝化层400可以是单层外延结构，也可以是双层外延结构、三层外延结构等等，本实施例对其不做限定。
在一些实施方式中，如图6或图11所示，在S040中：通过蚀刻工艺对覆盖于有源区上的第一钝化层400和场氧层300进行去除，从而在场氧层300和第一钝化层400上定义出电极设置窗口600，使得宽带隙漂移层200上的有源区在电极设置窗口600底部露出，此时，刻蚀后的第一钝化层400和场氧层300依然覆盖于宽带隙漂移层200上的终端区，鉴于第一钝化层400的形式工艺，刻蚀后的第一钝化层400较为平坦。在一些实施方式中，刻蚀第一钝化层400和场氧层300时，可以是通过一次构图工艺形成电极设置窗口600，也可以是通过两次、或多次构图工艺形成电极设置窗口600，本实施例对其不做限定。
在一些实施方式中，如图7或图12所示，在S050中：在第一钝化层400和场氧层300上形成电极设置窗口600后，可以在电极设置窗口600内的宽带隙漂移层200的有源区的表面沉积金属材料，从而形成与宽带隙漂移层200的有源区形成肖特基接触的金属层700，且金属层700高于第一钝化层400的台面，如此，便可以使得刻蚀后的第一钝化层400先于金属层700形成，且第一钝化层400不覆盖金属层700所产生的台阶，例如形成如图7所示或图12所示的第一钝化层400位于金属层700之下的器件结构，如此，在可靠性测试中，即便金属层700和第一钝化层400的膨胀系数失配，第一钝化层400也不会因为金属层700形变发生开裂，从而增强了功率器件防水汽侵蚀的能力，提高了功率器件在高温高湿环境中长期工作的可靠性。
在一些实施方式中，如图7或图12所示，金属层700可以包括肖特基金属层720和加厚金属层710，形成时，可以先在电极设置窗口600内通过蒸镀或溅镀金属材料，经退火使得金属材料与有源区形成肖特基接触的肖特基金属层720，然后再在肖特基金属层720上继续通过蒸镀或溅镀金属材料形成加厚金属层710。在一些实施方式中，退火温度可以是在300℃至500℃之间，退火时间可以是在60s至300s之间。在一些实施方式中，肖特基金属层720可以是Ti、W，Ta、Ni、Mo和Pt等任意一种或者多种金属的组合。在一些实施方式中，肖特基金属层720的厚度可以是在100nm至500nm之间。在一些实施方式中，加厚金属层710可以是Al、Ag、Cu和Au等任意一种或者多种金属的组合。在一些实施方式中，加厚金属层710的厚度可以是2μm至5μm。
在一些实施方式中，金属层700在宽带隙衬底100上的正投影面积大于电极设置窗口600的顶部开口在宽带隙衬底100上的正投影面积，如图7或图12所示，金属层700在高于第一钝化层400的基础上，金属层700的正投影面积大于电极设置窗口600的顶部开口的正投影面积的部分位于第一钝化层之上，即形成第一钝化层400位于金属层700之下的器件结构。
在一些实施方式中，通过S040刻蚀覆盖于有源区的第一钝化层400和场氧层300形成电极设置窗口600时，可以通过以下步骤进行：如图3所示，先刻蚀覆盖于有源区的第一钝化层400，从而在第一钝化层400上定义出第一窗口430，在刻蚀第一钝化层400的过程中，为了使得第一钝化层400去除的较为彻底，因此，还会对第一窗口430内露出的场氧层300形成损伤，即在第一窗口430内，会由场氧层300表面向内会形成一定深度的损伤层310。在第一钝化层400形成第一窗口430后，如图6所示，继续在第一窗口430内对损伤层310和场氧层300进行刻蚀，从而在场氧层300上形成第二窗口320，此时，第一窗口430和第二窗口320相互连通，作为电极设置窗口600，使得宽带隙漂移层200上的有源区在电极设置窗口600内露出，便于后续蒸镀或溅镀金属层700形成金属层700高于第一钝化层400台面的结构。
在一些实施方式中，如图6或图11所示，在第一钝化层400上形成第一窗口430的顶部开口的面积可以大于在场氧层300上形成的第二窗口320的顶部开口的面积，如此，形成台阶状轮廓。
在一些实施方式中，如图4所示，在对第一窗口430内的损伤层310和场氧层300进行刻蚀之前，可以先在第一窗口430内的损伤层310上形成第二钝化层500，利用第二钝化层500来修复场氧层300上形成的损伤层310。其中，在一些实施方式中，第二钝化层500可以是仅在第一窗口430内形成。在一些实施方式中，也可以是如图4中所示，形成整层的第二钝化层500，即第二钝化层500覆盖第一钝化层400的上表面、第一窗口430的侧壁和底壁。
如图5所示，在第二钝化层上形成图形化光阻510(形成图形化光阻510的方式可以是涂胶、曝光、显影等)，从而使得图形化光阻510在第一窗口430内打开开口从而露出第一窗口430内的第二钝化层。
如图6所示，在第一窗口430内刻蚀露出的第二钝化层500、损伤层310和场氧层300从而形成第二窗口320，然后剥离图形化光阻510，形成电极设置窗口600，使得宽带隙漂移层200上的有源区在电极设置窗口600内露出。通过在刻蚀第一窗口430内的损伤层310和场氧层300之前，先至少在第一窗口430内的损伤层310表面形成第二钝化层500，以此来修复在刻蚀第一钝化层400时对第一窗口430内的场氧层300造成的损伤，而后再在第二钝化层500表面涂覆光阻时，光阻能够和第二钝化层形成良好的粘附性，因此，可以避免在刻蚀场氧层300时因为场氧层300的损伤与光阻粘附性不佳出现的钻蚀现象，有效的提高了器件的性能。
如图8所示，在图7中的器件结构上形成保护层800，保护层800可以是覆盖宽带隙漂移层200的终端区，并至少覆盖金属层700的侧壁，即保护层800可以覆盖终端区和金属层700的侧壁，也可以是如图8所示，保护层800覆盖终端区、金属层700的侧壁以及金属层700的顶部边缘区域。通过保护层800能够进一步的提高功率器件的防侵蚀能力，使得功率器件具有较好的性能。此外，保护层800还可以沿有源区向终端区的方向平滑过渡，即保护层800表面为弧形面，如此，能够避免在封装过程中应力过大导致开裂。
在一些实施方式中：如图9所示，可以先在第一钝化层400上形成图形化光阻510，并使得图形化光阻510在第一窗口430的位置打开开口，从而露出第一窗口430内的损伤层310。
如图10所示，通过氨水刻蚀损伤层310，从而在第一窗口430内露出位于损伤层310之下的场氧层300。
如图11所示，接着在第一窗口430内通过缓冲氧化物刻蚀液(BOE)整面刻蚀场氧层300从而形成第二窗口320，也即形成电极设置窗口600，使得位于场氧层300之下的宽带隙漂移层200上的有源区在电极设置窗口600内露出。通过氨水/BOE整面刻蚀，对损伤层310和场氧层300进行两次光刻去除，以此避免在刻蚀场氧层300时出现钻蚀现象，有效提高了器件的性能。即通过不同的溶液(第一溶液和第二溶液)对场氧层300上的损伤层310和场氧层300分两步刻蚀，以此避免出现钻蚀现象。
如图12所示，在电极设置窗口600内的宽带隙漂移层200的有源区上蒸镀或溅镀金属材料，形成金属层700。
在图12所示的器件结构上形成保护层800，保护层800可以是覆盖宽带隙漂移层200的终端区，并至少覆盖金属层700的侧壁，即保护层800可以覆盖终端区和金属层700的侧壁，也可以是如图13所示，保护层800覆盖终端区、金属层700的侧壁以及金属层700的顶部边缘区域。通过保护层800能够进一步的提高功率器件的防侵蚀能力，使得功率器件具有较好的性能。此外，保护层800还可以沿有源区向终端区的方向平滑过渡，即保护层800表面为弧形面，如此，能够避免在封装过程中应力过大导致开裂。
在一些实施方式中，保护层800可以是聚酰亚胺层。在一些实施方式中，第一钝化层400可以包括第一子层410和第二子层420。在一些实施方式中，第二钝化层500的材料可以是氧化硅。在一些实施方式中，可以是在场氧层300上形成第一子层410，然后在第一子层410上形成第二子层420，在第二子层420上形成第二钝化层500。在一些实施方式中，第一子层410的材料为氮化硅。在一些实施方式中，第二子层420的材料为氧化硅。
在一些实施方式中，第一子层410的厚度为0.5μm至0.7μm，例如0.5μm、0.6μm、0.7μm等。在一些实施方式中，第二子层420的厚度为0.1μm至0.2μm，例如0.1μm、0.15μm、0.2μm等。在一些实施方式中，第二钝化层500的厚度为0.05μm至0.1μm。
本申请的另一方面，提供一种功率器件的制备方法，如图14所示，方法包括：
S001：提供一种器件结构，器件结构包括宽带隙衬底和形成于宽带隙衬底上的宽带隙漂移层，其中，宽带隙漂移层包括有源区和形成于有源区外围的终端区。
S002：在宽带隙漂移层上形成覆盖有源区和终端区的场氧层。
S003：在场氧层上形成覆盖有源区和终端区的第一钝化层。
S004：刻蚀覆盖于有源区的第一钝化层和场氧层形成电极设置窗口，第一钝化层在电极设置窗口的外围保留得到第一台面。
S005：通过电极设置窗口形成金属层，金属层填充电极设置窗口并凸出于第一台面，金属层与有源区形成肖特基接触。
在进行可靠性测试，例如TCT(温度循环)/TS(热冲击)时，即便金属和第一钝化层的膨胀系数失配，第一钝化层也不会因为金属层形变发生开裂，从而增强了功率器件防水汽侵蚀的能力，提高了功率器件在高温高湿环境中长期工作的可靠性。
在一些实施方式中，金属层位于电极设置窗口且金属层凸出于第一台面，金属层完全覆盖电极设置窗口。
在一些实施方式中，金属层位于电极设置窗口且金属层凸出于第一台面，金属层完全覆盖电极设置窗口，同时，金属层的外周缘部分或全部位于第一台面之上。
在一些实施方式中，如图2所示，在S010中：首先提供一器件结构，该器件结构包括宽带隙衬底100和宽带隙漂移层200。在一些实施方式中，宽带隙衬底100可以是碳化硅、氮化镓、氮化铝、氧化锌等由宽带隙半导体材料形成的基底，宽带隙半导体材料即指在室温下带隙大于2.0eV的半导体材料。在一些实施方式中，在该宽带隙衬底100上通过外延生长形成宽带隙漂移层200，宽带隙漂移层200包括有源区和形成于有源区周围的终端区。在一些实施方式中，可以在有源区设置有源结构，在终端区设置终端结构，其中，有源结构和终端结构可以通过离子注入区210隔离。
在一些实施方式中，如图2所示，在S020中：在宽带隙漂移层200上形成整层的场氧层300，其中，场氧层300覆盖宽带隙漂移层200上的有源区和终端区。在一些实施方式中，场氧层300可以是由氧化硅或氮化硅等绝缘材料形成。在一些实施方式中，场氧层300的厚度可以是1μm至1.5μm，例如1μm、1.25μm、1.5μm等，当然在其它实施例中场氧层300的厚度还可以根据实际需求进行合理设置，本申请对其不做限制。
在一些实施方式中，如图2所示，在S030中：在场氧层300上形成整层的第一钝化层400，其中，第一钝化层400覆盖宽带隙漂移层200上的有源区和终端区。在一些实施方式中，第一钝化层400可以是单层外延结构，也可以是双层外延结构、三层外延结构等等，本实施例对其不做限定。
在一些实施方式中，如图6或图11所示，在S040中：通过蚀刻工艺对覆盖于有源区上的第一钝化层400和场氧层300进行去除，从而在场氧层300和第一钝化层400上定义出电极设置窗口600，使得宽带隙漂移层200上的有源区在电极设置窗口600底部露出，并且第一钝化层在电极设置窗口的外围保留得到第一台面。在一些实施方式中，刻蚀第一钝化层400和场氧层300时，可以是通过一次构图工艺形成电极设置窗口600，也可以是通过两次、或多次构图工艺形成电极设置窗口600，本实施例对其不做限定。
在一些实施方式中，如图7或图12所示，在S050中：在第一钝化层400和场氧层300上形成电极设置窗口600后，可以在电极设置窗口600内的宽带隙漂移层200的有源区的表面沉积金属材料，从而形成与宽带隙漂移层200的有源区形成肖特基接触的金属层700，且金属层700凸出于第一钝化层400，如此，便可以使得刻蚀后的第一钝化层400先于金属层700形成，且第一钝化层400不覆盖金属层700所产生的台阶，例如形成如图7所示或图12所示的第一钝化层400位于金属层700之下的器件结构，如此，在可靠性测试中，即便金属层700和第一钝化层400的膨胀系数失配，第一钝化层400也不会因为金属层700形变发生开裂，从而增强了功率器件防水汽侵蚀的能力，提高了功率器件在高温高湿环境中长期工作的可靠性。
在一些实施方式中，如图7或图12所示，金属层700可以包括肖特基金属层720和加厚金属层710，形成时，可以先在电极设置窗口600内通过蒸镀或溅镀金属材料，经退火使得金属材料与有源区形成肖特基接触的肖特基金属层720，然后再在肖特基金属层720上继续通过蒸镀或溅镀金属材料形成加厚金属层710。在一些实施方式中，退火温度可以是在300℃至500℃之间，退火时间可以是在60s至300s之间。在一些实施方式中，肖特基金属层720可以是Ti、W，Ta、Ni、Mo和Pt等任意一种或者多种金属的组合。在一些实施方式中，肖特基金属层720的厚度可以是在100nm至500nm之间。在一些实施方式中，加厚金属层710可以是Al、Ag、Cu和Au等任意一种或者多种金属的组合。在一些实施方式中，加厚金属层710的厚度可以是2μm至5μm。
在一些实施方式中，如图7或图12所示，金属层700的周缘延伸至第一台面的一部分区域，从而覆盖第一台面的部分，形成第一钝化层400位于金属层700之下的器件结构。在一些实施方式中，金属层700的周缘延伸至第一台面的全部区域，从而覆盖第一台面的全部，形成第一钝化层400位于金属层700之下的器件结构。
在一些实施方式中，通过S040刻蚀覆盖于有源区的第一钝化层400和场氧层300形成电极设置窗口600时，可以通过以下步骤进行：如图3所示，先刻蚀覆盖于有源区的第一钝化层400，从而在第一钝化层400上定义出第一窗口430，使得第一钝化层400在电极设置窗口600的外围保留得到第一台面，在刻蚀第一钝化层400的过程中，为了使得第一钝化层400去除的较为彻底，因此，还会对第一窗口430内露出的场氧层300形成损伤，即在第一窗口430内，会由场氧层300表面向内会形成一定深度的损伤层310。在第一钝化层400形成第一窗口430后，如图6所示，继续在第一窗口430内对损伤层310和场氧层300进行刻蚀，从而在场氧层300上形成第二窗口320，此时，第一窗口430和第二窗口320相互连通，作为电极设置窗口600，使得宽带隙漂移层200上的有源区在电极设置窗口600内露出，便于后续蒸镀或溅镀金属层700形成金属层700凸出于第一钝化层400台面的结构。
在一些实施方式中，如图6或图11所示，在第一钝化层400上形成第一窗口430的顶部开口的面积可以大于在场氧层300上形成的第二窗口320的顶部开口的面积，如此，形成台阶状轮廓。
在一些实施方式中，如图4所示，在对第一窗口430内的损伤层310和场氧层300进行刻蚀之前，可以先在第一窗口430内的损伤层310上形成第二钝化层500，利用第二钝化层500来修复场氧层300上形成的损伤层310。其中，在一些实施方式中，第二钝化层500可以是仅在第一窗口430内形成。在一些实施方式中，也可以是如图4中所示，形成整层的第二钝化层500，即第二钝化层500覆盖第一钝化层400的上表面、第一窗口430的侧壁和底壁。
如图5所示，在第二钝化层500上形成图形化光阻510(形成图形化光阻510的方式可以是涂胶、曝光、显影等)，从而使得图形化光阻510在第一窗口430内打开开口从而露出第一窗口430内的第二钝化层500。
如图6所示，在第一窗口430内刻蚀露出的第二钝化层500、损伤层310和场氧层300从而形成第二窗口320，然后剥离图形化光阻510，形成电极设置窗口600，使得宽带隙漂移层200上的有源区在电极设置窗口600内露出。通过在刻蚀第一窗口430内的损伤层310和场氧层300之前，先至少在第一窗口430内的损伤层310表面形成第二钝化层500，以此来修复在刻蚀第一钝化层400时对第一窗口430内的场氧层300造成的损伤，而后再在第二钝化层500表面涂覆光阻时，光阻能够和第二钝化层500形成良好的粘附性，因此，可以避免在刻蚀场氧层300时因为场氧层300的损伤与光阻粘附性不佳出现的钻蚀现象，有效的提高了器件的性能。
如图8所示，在图7中的器件结构上形成保护层800，保护层800可以是覆盖宽带隙漂移层200的终端区，并至少覆盖金属层700的侧壁，即保护层800可以覆盖终端区和金属层700的侧壁，也可以是如图8所示，保护层800覆盖终端区、金属层700的侧壁以及金属层700的顶部边缘区域。通过保护层800能够进一步的提高功率器件的防侵蚀能力，使得功率器件具有较好的性能。此外，保护层800还可以沿有源区向终端区的方向平滑过渡，即保护层800表面为弧形面，如此，能够避免在封装过程中应力过大导致开裂。
在一些实施方式中：如图9所示，可以先在第一钝化层400上形成图形化光阻510，并使得图形化光阻510在第一窗口430的位置打开开口，从而露出第一窗口430内的损伤层310。
如图10所示，通过氨水刻蚀损伤层310，从而在第一窗口430内露出位于损伤层310之下的场氧层300。
如图11所示，接着在第一窗口430内通过缓冲氧化物刻蚀液(BOE)整面刻蚀场氧层300从而形成第二窗口320，也即形成电极设置窗口600，使得位于场氧层300之下的宽带隙漂移层200上的有源区在电极设置窗口600内露出。通过氨水/BOE整面刻蚀，对损伤层310和场氧层300进行两次光刻去除，以此避免在刻蚀场氧层300时出现钻蚀现象，有效提高了器件的性能。即通过不同的溶液(第一溶液和第二溶液)对场氧层300上的损伤层310和场氧层300分两步刻蚀，以此避免出现钻蚀现象。
如图12所示，在电极设置窗口600内的宽带隙漂移层200的有源区上蒸镀或溅镀金属材料，形成金属层700。
在图12所示的器件结构上形成保护层800，保护层800可以是覆盖宽带隙漂移层200的终端区，并至少覆盖金属层700的侧壁，即保护层800可以覆盖终端区和金属层700的侧壁，也可以是如图13所示，保护层800覆盖终端区、金属层700的侧壁以及金属层700的顶部边缘区域。通过保护层800能够进一步的提高功率器件的防侵蚀能力，使得功率器件具有较好的性能。此外，保护层800还可以沿有源区向终端区的方向平滑过渡，即保护层800表面为弧形面，如此，能够避免在封装过程中应力过大导致开裂。
在一些实施方式中，保护层800可以是聚酰亚胺层。在一些实施方式中，第一钝化层400可以包括第一子层410和第二子层420。在一些实施方式中，第二钝化层500的材料可以是氧化硅。在一些实施方式中，可以是在场氧层300上形成第一子层410，然后在第一子层410上形成第二子层420，在第二子层420上形成第二钝化层500。在一些实施方式中，第一子层410的材料为氮化硅。在一些实施方式中，第二子层420的材料为氧化硅。
在一些实施方式中，第一子层410的厚度为0.5μm至0.7μm，例如0.5μm、0.6μm、0.7μm等。在一些实施方式中，第二子层420的厚度为0.1μm至0.2μm，例如0.1μm、0.15μm、0.2μm等。在一些实施方式中，第二钝化层500的厚度为0.05μm至0.1μm。
本申请的再一方面，提供一种功率器件，如图7或图12所示，包括宽带隙衬底；设置在宽带隙衬底上的宽带隙漂移层，宽带隙漂移层包括有源区和形成于有源区外围的终端区；设置在宽带隙漂移层上的场氧层，场氧层覆盖终端区；设置在场氧层上的第一钝化层，第一钝化层具有背离宽带隙漂移层的第一台面；设置在宽带隙漂移层上的电极设置窗口，电极设置窗口被配置为由场氧层、第一钝化层和有源区围合而成；填充的电极设置窗口的金属层，金属层凸出于第一台面，金属层与有源区之间为肖特基接触，金属层在沿宽带隙衬底向宽带隙漂移层的方向高于第一钝化层。
在进行可靠性测试，例如TCT(温度循环)/TS(热冲击)时，即便金属和第一钝化层的膨胀系数失配，第一钝化层也不会因为金属层形变发生开裂，从而增强了功率器件防水汽侵蚀的能力，提高了功率器件在高温高湿环境中长期工作的可靠性。
在一些实施方式中，宽带隙衬底100可以是碳化硅、氮化镓、氮化铝、氧化锌等由宽带隙半导体材料形成的基底，宽带隙半导体材料即指在室温下带隙大于2.0eV的半导体材料。在一些实施方式中，在该宽带隙衬底100上通过外延生长形成宽带隙漂移层200，宽带隙漂移层200包括有源区和形成于有源区周围的终端区。在一些实施方式中，可以在有源区设置有源结构，在终端区设置终端结构，其中，有源结构和终端结构可以通过离子注入区210隔离。
在一些实施方式中，场氧层300可以是由氧化硅或氮化硅等绝缘材料形成。在一些实施方式中，场氧层300的厚度可以是1μm至1.5μm，例如1μm、1.25μm、1.5μm等，当然在其它实施例中场氧层300的厚度还可以根据实际需求进行合理设置，本申请对其不做限制。
在一些实施方式中，第一钝化层400可以是单层外延结构，也可以是双层外延结构、三层外延结构等等，本实施例对其不做限定。
在一些实施方式中，如图7或图12所示，金属层700可以包括肖特基金属层720和加厚金属层710，形成时，可以先在电极设置窗口600内通过蒸镀或溅镀金属材料，经退火使得金属材料与有源区形成肖特基接触的肖特基金属层720，然后再在肖特基金属层720上继续通过蒸镀或溅镀金属材料形成加厚金属层710。在一些实施方式中，退火温度可以是在300℃至500℃之间，退火时间可以是在60s至300s之间。在一些实施方式中，肖特基金属层720可以是Ti、W，Ta、Ni、Mo和Pt等任意一种或者多种金属的组合。在一些实施方式中，肖特基金属层720的厚度可以是在100nm至500nm之间。在一些实施方式中，加厚金属层710可以是Al、Ag、Cu和Au等任意一种或者多种金属的组合。在一些实施方式中，加厚金属层710的厚度可以是2μm至5μm。
在一些实施方式中，保护层800可以是聚酰亚胺层。在一些实施方式中，第一钝化层400可以包括第一子层410和第二子层420。在一些实施方式中，第二钝化层500的材料可以是氧化硅。在一些实施方式中，可以是在场氧层300上形成第一子层410，然后在第一子层410上形成第二子层420，在第二子层420上形成第二钝化层500。在一些实施方式中，第一子层410的材料为氮化硅。在一些实施方式中，第二子层420的材料为氧化硅。
在一些实施方式中，第一子层410的厚度为0.5μm至0.7μm，例如0.5μm、0.6μm、0.7μm等。在一些实施方式中，第二子层420的厚度为0.1μm至0.2μm，例如0.1μm、0.15μm、0.2μm等。在一些实施方式中，第二钝化层500的厚度为0.05μm至0.1μm。
在一些实施方式中，宽带隙漂移层可以是宽带隙外延层。在一些实施方式中，电极设置窗口包括：设置在宽带隙外延层上的第四窗口，第四窗口被配置为由场氧层围合而成，第四窗口的底部露出有源区；设置在第四窗口上的第三窗口，第三窗口被配置为由第一钝化层围合而成并与第四窗口相连通。
在一些实施方式中，第四窗口包括具有靠近宽带隙外延层的第四底面和背离带隙外延层的第四顶面；第三窗口具有靠近宽带隙外延层的第三底面和背离宽带隙外延层的第三顶面；其中，第三顶面的面积大于第四顶面的面积，形成台阶结构。
在一些实施方式中，第四窗口被配置为沿第四底面向第四顶面的方向，第四窗口的开口面积逐渐增大。在一些实施方式中，第三窗口被配置为，沿第三底面向第三顶面的方向，所述第三窗口的开口面积逐渐增大。
在一些实施方式中，如图7或图12所示，金属层700的周缘延伸至第一台面的一部分区域，从而覆盖第一台面的部分，形成第一钝化层400位于金属层700之下的器件结构。在一些实施方式中，金属层700的周缘延伸至第一台面的全部区域，从而覆盖第一台面的全部，形成第一钝化层400位于金属层700之下的器件结构。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种功率器件制备方法，其特征在于，所述方法包括：
提供一种器件结构，所述器件结构包括宽带隙衬底和形成于所述宽带隙衬底上的宽带隙漂移层，其中，所述宽带隙漂移层包括有源区和形成于所述有源区外围的终端区；
在所述宽带隙漂移层上形成覆盖所述有源区和所述终端区的场氧层；
在所述场氧层上形成覆盖所述有源区和所述终端区的第一钝化层；
刻蚀所述第一钝化层和所述场氧层，形成露出所述有源区的电极设置窗口；
通过所述电极设置窗口形成覆盖所述电极设置窗口的金属层，所述金属层在沿所述宽带隙衬底向所述宽带隙漂移层的方向高于所述第一钝化层，所述金属层与所述有源区之间为肖特基接触；
刻蚀所述第一钝化层和所述场氧层，形成露出所述有源区的电极设置窗口的步骤包括：
刻蚀覆盖于所述有源区的第一钝化层形成第一窗口，在所述第一窗口底部露出表面被损伤的场氧层；
在所述第一窗口内刻蚀所述场氧层形成第二窗口，所述第一窗口和所述第二窗口连通作为所述电极设置窗口；
所述在所述第一窗口内刻蚀所述场氧层形成第二窗口的步骤包括：
在所述第一窗口内的所述场氧层上形成第二钝化层；
在所述第二钝化层上形成图形化光阻，露出所述第一窗口内的第二钝化层；
在所述第一窗口内刻蚀所述第二钝化层和所述场氧层形成第二窗口。
2.如权利要求1所述的功率器件制备方法，其特征在于，所述金属层在所述宽带隙衬底上的正投影面积大于所述电极设置窗口的顶部开口在所述宽带隙衬底上的正投影面积。
3.如权利要求1所述的功率器件制备方法，其特征在于，所述场氧层材料为氧化硅；
和/或，所述第一钝化层包括在所述场氧层上形成的第一子层和在所述第一子层上形成的第二子层，所述第一子层的材料为氮化硅，所述第二子层的材料为氧化硅；所述第一子层的厚度为0.5μm至0.7μm，所述第二子层的厚度为0.1μm至0.2μm；
和/或，所述第二钝化层材料为氧化硅；
和/或，所述场氧层厚度为1μm至1.5μm；
和/或，所述第二钝化层的厚度为0.05μm至0.1μm。
4.一种功率器件制备方法，其特征在于，所述方法包括：
提供一种器件结构，所述器件结构包括宽带隙衬底和形成于所述宽带隙衬底上的宽带隙漂移层，其中，所述宽带隙漂移层包括有源区和形成于所述有源区外围的终端区；
在所述宽带隙漂移层上形成覆盖所述有源区和所述终端区的场氧层；
在所述场氧层上形成覆盖所述有源区和所述终端区的第一钝化层；
刻蚀覆盖于所述有源区的第一钝化层和场氧层形成电极设置窗口，所述第一钝化层在所述电极设置窗口的外围保留得到第一台面；
通过所述电极设置窗口形成金属层，所述金属层填充所述电极设置窗口并凸出于所述第一台面，所述金属层与所述有源区形成肖特基接触；
刻蚀覆盖于所述有源区的第一钝化层和场氧层形成电极设置窗口的步骤包括：
刻蚀覆盖于所述有源区的第一钝化层形成第一窗口，在所述第一窗口底部露出表面被损伤的场氧层；
在所述第一窗口内刻蚀所述场氧层形成第二窗口，所述第一窗口和所述第二窗口连通作为所述电极设置窗口；
所述在所述第一窗口内刻蚀所述场氧层形成第二窗口的步骤包括：
在所述第一窗口内的所述场氧层上形成第二钝化层；
在所述第二钝化层上形成图形化光阻，露出所述第一窗口内的第二钝化层；
在所述第一窗口内刻蚀所述第二钝化层和所述场氧层形成第二窗口。
5.如权利要求4所述的功率器件制备方法，其特征在于，所述金属层覆盖所述第一台面的全部或部分边缘。
6.一种功率器件，其特征在于，采用如权利要求1至3或权利要求4至5任一项所述的功率器件制备方法制备，包括：
宽带隙衬底；
设置在所述宽带隙衬底上的宽带隙漂移层，所述宽带隙漂移层包括有源区和形成于所述有源区外围的终端区；
设置在所述宽带隙漂移层上的场氧层，所述场氧层覆盖所述终端区；
设置在所述场氧层上的第一钝化层，所述第一钝化层具有背离所述宽带隙漂移层的第一台面；
设置在所述宽带隙漂移层上的电极设置窗口，所述电极设置窗口被配置为由所述场氧层、所述第一钝化层和所述有源区围合而成；
填充所述的电极设置窗口的金属层，所述金属层凸出于所述第一台面，所述金属层与所述有源区之间为肖特基接触，所述金属层在沿所述宽带隙衬底向所述宽带隙漂移层的方向高于所述第一钝化层。
7.如权利要求6所述的功率器件，其特征在于，所述电极设置窗口包括：
设置在宽带隙漂移层上的第四窗口，所述第四窗口被配置为由所述场氧层围合而成，所述第四窗口的底部露出所述有源区；
设置在所述第四窗口上的第三窗口，所述第三窗口被配置为由所述第一钝化层围合而成并与所述第四窗口相连通。
8.如权利要求7所述的功率器件，其特征在于，
所述第四窗口具有靠近所述宽带隙漂移层的第四底面和背离所述宽带隙漂移层的第四顶面；
所述第三窗口具有靠近所述宽带隙漂移层的第三底面和背离所述宽带隙漂移层的第三顶面；
其中，所述第三顶面的面积大于所述第四顶面的面积。
9.如权利要求8所述的功率器件，其特征在于，
所述第四窗口被配置为，沿所述第四底面向第四顶面的方向，所述第四窗口的开口面积逐渐增大；
所述第三窗口被配置为，沿所述第三底面向第三顶面的方向，所述第三窗口的开口面积逐渐增大。
10.如权利要求6所述的功率器件，其特征在于，所述金属层覆盖所述第一台面的全部或部分边缘。
CN202110718653.3A 2021-06-28 2021-06-28 一种功率器件及其制备方法 Active CN113451127B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110718653.3A CN113451127B (zh) 2021-06-28 2021-06-28 一种功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110718653.3A CN113451127B (zh) 2021-06-28 2021-06-28 一种功率器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113451127A CN113451127A (zh) 2021-09-28
CN113451127B true CN113451127B (zh) 2023-03-24

Family

ID=77813293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110718653.3A Active CN113451127B (zh) 2021-06-28 2021-06-28 一种功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113451127B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116705712A (zh) * 2022-02-24 2023-09-05 华为数字能源技术有限公司 一种半导体器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690037B1 (en) * 2000-08-31 2004-02-10 Agere Systems Inc. Field plated Schottky diode
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US8716141B2 (en) * 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
CN106252244A (zh) * 2016-09-22 2016-12-21 全球能源互联网研究院 一种终端钝化方法及半导体功率器件

Also Published As

Publication number Publication date
CN113451127A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
US8748225B2 (en) Semiconductor device manufacturing method
US9385031B2 (en) Method for providing a self-aligned pad protection in a semiconductor device
EP2747147B1 (en) Systems and Methods for Ohmic Contacts in Silicon Carbide Devices
US9355958B2 (en) Semiconductor device having a corrosion-resistant metallization and method for manufacturing thereof
CN113451127B (zh) 一种功率器件及其制备方法
US20210104445A1 (en) Silicon carbide power device with improved robustness and corresponding manufacturing process
CN108133961A (zh) 一种基于氮化铝阻挡层的GaN_HEMT器件制备方法
CN110364489A (zh) 半导体器件和用于形成半导体器件的方法
CN113437136A (zh) 一种半导体器件及其制备方法
US10832984B2 (en) Environmental protection for wafer level and package level applications
CN113594038B (zh) 一种半导体器件制备方法
US20110180922A1 (en) Semiconductor chip, seal-ring structure and manufacturing process thereof
CN105679756B (zh) 一种半导体器件顶层金属的终端结构及其制造方法
CN106548941B (zh) 一种半导体器件及其制备方法
EP1864331B1 (en) Process for forming a planar diode using one mask
JP6080961B2 (ja) 半導体装置およびその製造方法
CN215644508U (zh) 功率二极管器件
CN210325805U (zh) 具有加强结构的边缘终端装置
CN113707710B (zh) 碳化硅功率器件及其制作方法
CN114496764B (zh) 一种半导体器件及其制备方法
CN213716906U (zh) 氮化镓半导体器件
CN113451417B (zh) 功率器件及其制备方法
JP2020009823A (ja) 半導体装置及び半導体装置の製造方法
CN110767650B (zh) 一种提高抗击穿能力的smim电容结构及制作方法
JP3620511B2 (ja) 半導体ウエハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230224

Address after: 410000 No. 399, Changxing Road, high tech Development Zone, Changsha, Hunan Province

Applicant after: Hunan San'an Semiconductor Co.,Ltd.

Address before: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province

Applicant before: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant