CN103426908A - 一种能保护硼磷硅玻璃层的半导体结构及其制造方法 - Google Patents

一种能保护硼磷硅玻璃层的半导体结构及其制造方法 Download PDF

Info

Publication number
CN103426908A
CN103426908A CN2012101629312A CN201210162931A CN103426908A CN 103426908 A CN103426908 A CN 103426908A CN 2012101629312 A CN2012101629312 A CN 2012101629312A CN 201210162931 A CN201210162931 A CN 201210162931A CN 103426908 A CN103426908 A CN 103426908A
Authority
CN
China
Prior art keywords
boron
glass layer
coating
semiconductor structure
oxide skin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101629312A
Other languages
English (en)
Inventor
汪洋
康军
王立斌
马占锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2012101629312A priority Critical patent/CN103426908A/zh
Publication of CN103426908A publication Critical patent/CN103426908A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种能保护硼磷硅玻璃层的半导体结构及其制造方法,在硅衬底上形成介电层、形成并刻蚀金属层以后,在半导体结构的划片区域上开设一个保护槽,使其位于半导体结构的芯片区域与划片槽之间,并且与所述芯片区域及划片槽分别有一定的间隔距离;所述保护槽还将从所述芯片区域延伸到划片区域的所述硼磷硅玻璃层和第一氧化物层都切断并延伸到所述硅衬底的顶面,由于将介电层中的硼磷硅玻璃层分为了两个部分,能够有效消减划片时的应力。并且,由于在保护槽内覆盖钝化层以后进一步形成了阻隔,因此能够保护芯片区域的硼磷硅玻璃层不被后段工艺中使用的HF等化学物质侵蚀,提高半导体结构的可靠性。

Description

一种能保护硼磷硅玻璃层的半导体结构及其制造方法
技术领域
本发明涉及半导体领域,特别涉及一种能保护硼磷硅玻璃层的半导体结构及其制造方法。
背景技术
目前,硼磷硅玻璃(BPSG)被广泛用作半导体芯片表面一种平坦性好的层间绝缘膜。
如图1所示是现有的一种半导体结构,首先设置有硅衬底100(Si)。再在硅衬底100上利用四乙基正硅酸盐(TEOS)形成有一个第一氧化物层220,还在第一氧化物层220上形成有一层硼磷硅玻璃层210(BPSG);所述的硼磷硅玻璃层210与第一氧化物层220构成为所述半导体结构的介电层200(ILD layer)。
通过刻蚀工艺,使得一个铝(Al)的金属层300仅仅覆盖在介电层200顶面的一部分。利用四乙基正硅酸盐(TEOS)形成有一个第二氧化物层410,在第二氧化物层410上还形成有氮化硅层420(SiN);所述的第二氧化物层410及氮化硅层420构成为钝化层400(PA layer),该钝化层400覆盖在金属层300的顶面及侧壁、和硼磷硅玻璃层210未被金属层覆盖的顶面。
介电层200以上布置有金属层300、第二氧化物410、氮化硅层410的区域是能够实现半导体结构具体功能的芯片区域111(die area),而位于芯片区域111(die area)周边,且只在介电层200以上布置有第二氧化物410、氮化硅层420的则被用作该半导体结构的划片区域222(scribe line area)。
然而,在划片区域222上远离芯片区域111的一端开设划片槽444时,一方面,划片槽444与芯片区域111有较长的一段距离,因此在划片时会产生很大的应力,容易使脆弱的硼磷硅玻璃层210破碎。另一方面,由于所述氮化硅层420、第二氧化物层410、硼磷硅玻璃层210和第一氧化物层220都被所述划片槽444切断,使得这些薄膜各自有一部分的侧壁从划片槽444内暴露出来,因此硼磷硅玻璃层210可能会被后段工艺中使用的氢氟酸(HF)等化学物质腐蚀。若硼磷硅玻璃层210一旦被腐蚀或破碎,则会导致半导体器件的性能不稳定,并极大地影响到产品的可靠性。
发明内容
本发明的目的是提供一种能保护硼磷硅玻璃层的半导体结构及其制造方法,主要通过在划片槽与芯片区域之间开设的一个保护槽,来减小划片时产生的应力,并利用开设保护槽之后形成的钝化层来覆盖硼磷硅玻璃层在保护槽内暴露的侧壁,从而避免硼磷硅玻璃层在后段工艺中被HF等化学物质的腐蚀,实现对硼磷硅玻璃层的保护。
为了达到上述目的,本发明的一个技术方案是提供一种能保护硼磷硅玻璃层的半导体结构,其特点是: 
所述半导体结构中分为具体实现半导体功能的芯片区域,和开设有划片槽的划片区域,所述划片槽位于所述划片区域上远离芯片区域的一端;
所述半导体结构中包含从所述芯片区域延伸到所述划片区域的硅衬底、利用四乙基正硅酸盐形成的覆盖在所述硅衬底上的第一氧化物层,以及覆盖在所述第一氧化物层上的硼磷硅玻璃层;其中,所述硼磷硅玻璃层与第一氧化物层构成为所述半导体结构的介电层;
所述半导体结构中还包含开设在所述划片区域上的保护槽,所述保护槽位于所述芯片区域与所述划片槽之间,并且与所述芯片区域及划片槽分别有一定的间隔距离;所述保护槽还将从所述芯片区域延伸到划片区域的所述硼磷硅玻璃层和第一氧化物层都切断并延伸到所述硅衬底的顶面。
所述半导体结构中还包含铝的金属层,所述金属层覆盖在所述硼磷硅玻璃层位于所述芯片区域的部分。
所述半导体结构中还包含利用四乙基正硅酸盐形成的第二氧化物层,以及覆盖在所述第二氧化物层上的氮化硅层,所述的第二氧化物层及氮化硅层构成该半导体结构的钝化层;
所述钝化层至少覆盖了所述硅衬底在保护槽内暴露的顶面,以及所述硼磷硅玻璃层及第一氧化物层各自在保护槽内暴露的侧面;并且,在覆盖了所述钝化层以后,所述保护槽的两个侧壁之间还留有一定的间隔距离(S)。
所述钝化层还覆盖在所述金属层的顶面和侧面,以及位于划片区域且在开设保护槽后留下的硼磷硅玻璃层的顶面。
所述划片槽将所述氮化硅层、第二氧化物层、硼磷硅玻璃层和第一氧化物层都切断,并使所述硅衬底的一部分顶面在该划片槽内暴露出来。
本发明的另一技术方案是提供一种能保护硼磷硅玻璃层的半导体结构的制造方法,用于制造上述的半导体结构,其特点是,所述制造方法包含以下步骤:
步骤1、设置一个从芯片区域延伸到划片区域的硅衬底,再利用四乙基正硅酸盐形成一个覆盖在硅衬底上的第一氧化物层,并形成一个覆盖在所述第一氧化物层上的硼磷硅玻璃层;所述的硼磷硅玻璃层与第一氧化物层构成为该半导体结构的介电层;
步骤2、形成覆盖在硼磷硅玻璃层上的铝膜,并通过刻蚀工艺保留位于芯片区域的铝膜作为金属层,还在金属层上形成了设定好的图案;
步骤3、在划片区域开设一个保护槽,该保护槽先后将所述硼磷硅玻璃层和第一氧化物层切断并延伸到硅衬底的顶面;所述保护槽的开设位置,与所述划片区域上靠近所述芯片区域的一侧,以及所述划片区域上远离所述芯片区域并预定开设划片槽的另一侧各自有一定的间隔距离。
步骤3中通过光刻工艺在步骤2之后的半导体结构上先设置一个掩膜,再在所述划片区域上由该掩膜暴露出来的预定位置,刻蚀所述硼磷硅玻璃层和第一氧化物层来形成所述保护槽。
步骤4、又利用四乙基正硅酸盐形成第二氧化物层,使其分别覆盖在所述金属层的顶面和侧面,所述硅衬底在保护槽内暴露的顶面,所述硼磷硅玻璃层及第一氧化物层各自在保护槽内暴露的侧壁,以及位于划片区域且在开设保护槽后留下的硼磷硅玻璃层的顶面;
步骤5、形成覆盖在所述第二氧化物层上的氮化硅层,并且,在覆盖了所述氮化硅层以后,在所述保护槽的两个侧壁之间还留有一定的间隔距离(S);所述的第二氧化物层及氮化硅层构成该半导体结构的钝化层。
步骤6、在所述划片区域上开设划片槽,划片槽先后将所述氮化硅层、第二氧化物层、硼磷硅玻璃层和第一氧化物层切断,并使所述硅衬底的一部分顶面在该划片槽内暴露出来。
本发明所述能保护硼磷硅玻璃层的半导体结构及其制造方法中,通过开设保护槽,尤其是将介电层中的硼磷硅玻璃层分为了两个部分,从而能够消减划片时的应力,保护脆弱的硼磷硅玻璃层不在划片时破损。并且,通过开设保护槽及保护槽内覆盖钝化层后形成了阻隔,因此,后段工艺中使用的HF等化学物质,最多只能侵蚀到划片区域上刻蚀保护槽后远离芯片区域的那部分硼磷硅玻璃层,而使得芯片区域等其他部分的硼磷硅玻璃层都能够得到保护,提高半导体结构的可靠性。
附图说明
图1是现有一种半导体结构的示意图;
图2是本发明所述能保护硼磷硅玻璃层的半导体结构的制造方法流程图;
图3~图5是本发明在图2所示制造方法中与关键步骤对应的结构示意图;其中图5是本发明所述能保护硼磷硅玻璃层的半导体结构的示意图。
具体实施方式
如图5所示,本发明所述能保护硼磷硅玻璃层21的半导体结构中,在所述半导体中分为具体实现半导体功能的芯片区域1(die area),和预定在远离芯片区域1的一端开设有划片槽4的划片区域2(scribe line area),主要特点是在划片区域2上位于芯片区域1边界到划片槽4之间的位置开设有一个保护槽3,并利用开设保护槽3之后才形成的钝化层40(PA layer)来覆盖硼磷硅玻璃层21(BPSG)在保护槽3内暴露的侧壁,来防止后段工艺中HF等化学物质的腐蚀,从而实现保护作用。
具体的,请配合参见图2所示的制造方法流程图,及图3~图5所示的结构示意图。本发明所述半导体结构的制造方法,包含以下步骤:
步骤1、设置一个硅衬底10(Si),再利用四乙基正硅酸盐(TEOS)形成一个覆盖在硅衬底10上的第一氧化物层22,并形成一个覆盖在所述第一氧化物层22上的硼磷硅玻璃层21;所述的硼磷硅玻璃层21与第一氧化物层22构成为该半导体结构的介电层20(ILD layer)。
步骤2、形成一层覆盖在硼磷硅玻璃层21上的铝膜(Al),并通过刻蚀工艺,将位于划片区域2的铝膜去除,只保留位于芯片区域1的铝膜作为金属层30。通过该刻蚀工艺还在金属层30上形成了设定好的图案。
步骤3、如图3所示,在划片区域2开设一个保护槽3,该保护槽3先后将硼磷硅玻璃层21和第一氧化物层22切断并延伸到硅衬底10的顶面。保护槽3的开设位置,处在芯片区域1与预定开设划片槽4的位置之间,并且距离芯片区域1及划片槽4都有一定的距离。
具体的,为了开设所述的保护槽3,需要在步骤2之后的半导体结构上通过光刻(PH)或其他类似工艺设置一个掩膜,再在划片区域2上由该掩膜暴露出来的预定位置,通过干刻或其他方法刻蚀硼磷硅玻璃层21和第一氧化物层22来形成所述的保护槽3。
步骤4、如图4所示,又利用四乙基正硅酸盐(TEOS)形成第二氧化物层41,使其分别覆盖在金属层30的顶面和侧面,硅衬底10在保护槽3内暴露的顶面,硼磷硅玻璃层21及第一氧化物层22各自在保护槽3内暴露的侧壁,以及位于划片区域2上刻蚀后留下的硼磷硅玻璃层21的顶面。
步骤5、如图5所示,形成覆盖在第二氧化物层41上的氮化硅层42(SiN),并且,应当使该氮化硅层42在保护槽3内覆盖的两个相对的侧壁之间留有一定的间隔距离S。所述的第二氧化物层41及氮化硅层42一起构成钝化层40(PA layer)。
步骤6、在划片区域2上开设划片槽4,该划片槽4位于划片区域2上远离芯片区域1一侧的位置,将该位置的氮化硅层42、第二氧化物层41、硼磷硅玻璃层21和第一氧化物层22切断,并使得各个薄膜在该划片槽4位置的侧壁及硅衬底10在该划片槽4位置的顶面都暴露出来。
至此,完成本发明所述能保护硼磷硅玻璃层21的半导体结构的制造。
即是说,在制成的所述半导体结构中,在芯片区域1包含从下至上依次布置的硅衬底10、第一氧化物层22、硼磷硅玻璃层21、铝的金属层30、第二氧化物层41及氮化硅层42。在划片区域2上开设划片槽4的位置,只包含暴露顶面的硅衬底10;在划片区域2上开设保护槽3的位置,包含从下至上依次布置的硅衬底10、第二氧化物层41及氮化硅层42;在划片区域2上没有开设保护槽3和划片槽4的位置,即在保护槽3的两侧(即靠近芯片区域1的一侧,和靠近划片槽4的一侧),各自包含从下至上依次布置的硅衬底10、第一氧化物层22、硼磷硅玻璃层21、第二氧化物层41及氮化硅层42。
本发明所述能保护硼磷硅玻璃层21的半导体结构中,开设的保护槽3能够切断原先延伸到划片槽4的介电层20,尤其是将介电层20中的硼磷硅玻璃层21分为了两个部分,从而能够消减划片时的应力,保护脆弱的硼磷硅玻璃层21不在划片时破损。并且,通过开设保护槽3及保护槽3内覆盖钝化层40后形成了阻隔,因此,后段工艺中使用的HF等化学物质,最多只能侵蚀到划片区域2上刻蚀保护槽3后远离芯片区域1的那部分硼磷硅玻璃层21,而使得芯片区域1等其他部分的硼磷硅玻璃层21都能够得到保护。
尽管本发明的内容已经通过上述优选实施例作了详细介绍,但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后,对于本发明的多种修改和替代都将是显而易见的。因此,本发明的保护范围应由所附的权利要求来限定。

Claims (9)

1.一种能保护硼磷硅玻璃层的半导体结构,其特征在于, 
所述半导体结构中分为具体实现半导体功能的芯片区域(1),和开设有划片槽(4)的划片区域(2),所述划片槽(4)位于所述划片区域(2)上远离芯片区域(1)的一端;
所述半导体结构中包含从所述芯片区域(1)延伸到所述划片区域(2)的硅衬底(10)、利用四乙基正硅酸盐形成的覆盖在所述硅衬底(10)上的第一氧化物层(22),以及覆盖在所述第一氧化物层(22)上的硼磷硅玻璃层(21);其中,所述第一氧化物层(22)与硼磷硅玻璃层(21)构成为所述半导体结构的介电层(20);
所述半导体结构中还包含开设在所述划片区域(2)上的保护槽(3),所述保护槽(3)位于所述芯片区域(1)与所述划片槽(4)之间,并且与所述芯片区域(1)及划片槽(4)分别有一定的间隔距离;所述保护槽(3)还将从所述芯片区域(1)延伸到划片区域(2)的所述硼磷硅玻璃层(21)和第一氧化物层(22)都切断并延伸到所述硅衬底(10)的顶面。
2.如权利要求1中所述能保护硼磷硅玻璃层的半导体结构,其特征在于,
所述半导体结构中还包含铝的金属层(30),所述金属层(30)覆盖在所述硼磷硅玻璃层(21)位于所述芯片区域(1)的部分。
3.如权利要求2中所述能保护硼磷硅玻璃层(21)的半导体结构,其特征在于,
所述半导体结构中还包含利用四乙基正硅酸盐形成的第二氧化物层(41),以及覆盖在所述第二氧化物层(41)上的氮化硅层(42),所述的第二氧化物层(41)及氮化硅层(42)构成该半导体结构的钝化层(40);
所述钝化层(40)至少覆盖了所述硅衬底(10)在保护槽(3)内暴露的顶面,以及所述硼磷硅玻璃层(21)及第一氧化物层(22)各自在保护槽(3)内暴露的侧面;并且,在覆盖了所述钝化层(40)以后,所述保护槽(3)的两个侧壁之间还留有一定的间隔距离(S)。
4.如权利要求3中所述能保护硼磷硅玻璃层的半导体结构,其特征在于,
所述钝化层(40)还覆盖在所述金属层(30)的顶面和侧面,以及位于划片区域(2)且在开设保护槽(3)后留下的硼磷硅玻璃层(21)的顶面。
5.如权利要求4中所述能保护硼磷硅玻璃层的半导体结构,其特征在于,
所述划片槽(4)将所述氮化硅层(42)、第二氧化物层(41)、硼磷硅玻璃层(21)和第一氧化物层(22)都切断,并使所述硅衬底(10)的一部分顶面在该划片槽(4)内暴露出来。
6.一种能保护硼磷硅玻璃层的半导体结构的制造方法,用于制造如权利要求1所述的半导体结构,其特征在于,所述制造方法包含以下步骤:
步骤1、设置一个从芯片区域(1)延伸到划片区域(2)的硅衬底(10),再利用四乙基正硅酸盐形成一个覆盖在硅衬底(10)上的第一氧化物层(22),并形成一个覆盖在所述第一氧化物层(22)上的硼磷硅玻璃层(21);所述的第一氧化物层(22)与硼磷硅玻璃层(21)构成为该半导体结构的介电层(20);
步骤2、形成覆盖在硼磷硅玻璃层(21)上的铝膜,并通过刻蚀工艺保留位于芯片区域(1)的铝膜作为金属层(30),还在金属层(30)上形成了设定好的图案;
步骤3、在划片区域(2)开设一个保护槽(3),该保护槽(3)先后将所述硼磷硅玻璃层(21)和第一氧化物层(22)切断并延伸到硅衬底(10)的顶面;所述保护槽(3)的开设位置,与所述划片区域(2)上靠近所述芯片区域(1)的一侧,以及所述划片区域(2)上远离所述芯片区域(1)并预定开设划片槽(4)的另一侧各自有一定的间隔距离。
7.如权利要求6中所述制造方法,其特征在于, 
步骤3中通过光刻工艺在步骤2之后的半导体结构上先设置一个掩膜,再在所述划片区域(2)上由该掩膜暴露出来的预定位置,刻蚀所述硼磷硅玻璃层(21)和第一氧化物层(22)来形成所述保护槽(3)。
8.如权利要求6或7中所述制造方法,其特征在于, 
所述制造方法进一步包含以下步骤:
步骤4、又利用四乙基正硅酸盐形成第二氧化物层(41),使其分别覆盖在所述金属层(30)的顶面和侧面,所述硅衬底(10)在保护槽(3)内暴露的顶面,所述硼磷硅玻璃层(21)及第一氧化物层(22)各自在保护槽(3)内暴露的侧壁,以及位于划片区域(2)且在开设保护槽(3)后留下的硼磷硅玻璃层(21)的顶面;
步骤5、形成覆盖在所述第二氧化物层(41)上的氮化硅层(42),并且,在覆盖了所述氮化硅层(42)以后,在所述保护槽(3)的两个侧壁之间还留有一定的间隔距离(S);所述的第二氧化物层(41)及氮化硅层(42)构成该半导体结构的钝化层(40)。
9.如权利要求8中所述制造方法,其特征在于, 
所述制造方法还包含以下步骤:
步骤6、在所述划片区域(2)上开设划片槽(4),划片槽(4)先后将所述氮化硅层(42)、第二氧化物层(41)、硼磷硅玻璃层(21)和第一氧化物层(22)切断,并使所述硅衬底(10)的一部分顶面在该划片槽(4)内暴露出来。
CN2012101629312A 2012-05-24 2012-05-24 一种能保护硼磷硅玻璃层的半导体结构及其制造方法 Pending CN103426908A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101629312A CN103426908A (zh) 2012-05-24 2012-05-24 一种能保护硼磷硅玻璃层的半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101629312A CN103426908A (zh) 2012-05-24 2012-05-24 一种能保护硼磷硅玻璃层的半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
CN103426908A true CN103426908A (zh) 2013-12-04

Family

ID=49651412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101629312A Pending CN103426908A (zh) 2012-05-24 2012-05-24 一种能保护硼磷硅玻璃层的半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103426908A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679756A (zh) * 2015-11-25 2016-06-15 杭州立昂微电子股份有限公司 一种半导体器件顶层金属的终端结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296745A (en) * 1990-03-23 1994-03-22 Kabushiki Kaisha Toshiba Semiconductor device having a moisture barrier around periphery of device
JPH08213458A (ja) * 1995-02-06 1996-08-20 Matsushita Electron Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296745A (en) * 1990-03-23 1994-03-22 Kabushiki Kaisha Toshiba Semiconductor device having a moisture barrier around periphery of device
JPH08213458A (ja) * 1995-02-06 1996-08-20 Matsushita Electron Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679756A (zh) * 2015-11-25 2016-06-15 杭州立昂微电子股份有限公司 一种半导体器件顶层金属的终端结构及其制造方法

Similar Documents

Publication Publication Date Title
CN101641776B (zh) 半导体器件
US9502354B2 (en) Semiconductor device with layout of wiring layer and dummy patterns
JP2006140404A (ja) 半導体装置
CN101093830B (zh) 具有用作识别标记的符号图案的半导体器件及其制造方法
CN103474583A (zh) 柔性显示基板及其制备方法、柔性显示装置
CN103377982A (zh) 半导体器件及其制造方法
US10297545B2 (en) Memory device having capped embedded wires
JP2001185626A (ja) 半導体素子のヒューズ部及びその形成方法
JP6234725B2 (ja) 半導体ウェハー、半導体icチップ及びその製造方法
CN102324427B (zh) 一种金属薄膜电阻结构及其制造方法
CN103855100A (zh) 具有金属绝缘体金属电容器的密封圈结构
CN206022345U (zh) 一种具有复合保护层的半导体结构
CN103187323A (zh) 一种半导体芯片及其压焊块金属层增厚制作方法
CN103426908A (zh) 一种能保护硼磷硅玻璃层的半导体结构及其制造方法
US9302907B2 (en) Micro-electro-mechanical-system device with guard ring and method for making same
US8969193B2 (en) Method of producing a semiconductor device having an interconnect through the substrate
EP3460835B1 (en) Method for manufacturing a semiconductor device and semiconductor device
CN102655127B (zh) 一种芯片保护结构以及形成方法
CN101819945B (zh) 具有熔丝组件的半导体装置的制造方法
JP5297859B2 (ja) 半導体装置
EP3288079A1 (en) Array substrate and preparation method therefor, display panel, and display device
US9275963B2 (en) Semiconductor structure having stage difference surface and manufacturing method thereof
CN105070748A (zh) 一种igbt栅极的制作方法
CN106531628B (zh) 一种集成离子刻蚀划片槽和密封环的制造方法
CN106682626A (zh) 指纹识别结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140421

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140421

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20131204